JP2019062160A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019062160A
JP2019062160A JP2017187744A JP2017187744A JP2019062160A JP 2019062160 A JP2019062160 A JP 2019062160A JP 2017187744 A JP2017187744 A JP 2017187744A JP 2017187744 A JP2017187744 A JP 2017187744A JP 2019062160 A JP2019062160 A JP 2019062160A
Authority
JP
Japan
Prior art keywords
semiconductor layer
trench
semiconductor device
electrode
outer peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017187744A
Other languages
English (en)
Other versions
JP2019062160A5 (ja
JP6791084B2 (ja
Inventor
務 伊奈
Tsutomu Ina
務 伊奈
幸久 上野
Yukihisa Ueno
幸久 上野
岡　徹
Toru Oka
徹 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2017187744A priority Critical patent/JP6791084B2/ja
Priority to US16/129,554 priority patent/US10403727B2/en
Priority to CN201811107461.3A priority patent/CN109585537B/zh
Publication of JP2019062160A publication Critical patent/JP2019062160A/ja
Publication of JP2019062160A5 publication Critical patent/JP2019062160A5/ja
Application granted granted Critical
Publication of JP6791084B2 publication Critical patent/JP6791084B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】トレンチの底面端部近傍における電界集中を緩和する技術を提供する。【解決手段】半導体装置において、非アクティブ領域は、第３の半導体層と第２の半導体層とを貫通し、第１の半導体層まで到達しており、アクティブ領域を囲む外周トレンチと、外周トレンチの表面を覆う第２の絶縁膜と、第２の絶縁膜に覆われた外周トレンチに形成され、制御電極及びコンタクト電極と電気的に絶縁された導電体と、外周トレンチの外側に位置し、第２の半導体層と接し、コンタクト電極と電気的に接続された外周電極と、を備える。【選択図】図１

Description

本発明は、半導体装置に関する。
従来より、半導体装置において、電界集中を緩和するための様々な構成が知られている（例えば、特許文献１から３など）。
特許文献１から３では、主電流が流れるアクティブ領域の外周領域である終端領域において、トレンチに絶縁膜を介して形成され、電位的にフローティング状態とした複数のゲート電極を備える構成が開示されている。特許文献２では、終端領域に形成された複数のゲート電極のうちの最外周のゲート電極が半導体層と接する構成が開示されている。また、特許文献３では、さらに、終端領域に形成されたゲート電極のさらに外周に、絶縁膜に覆われ、半導体層と接する端部電極を備える構成が開示されている。
特開２００９−０３２７３８号公報 特開２０１２−２３８８９８号公報 特開２００７−１２３５７０号公報
しかし、特許文献１から３のいずれの構成としても、アクティブ領域の最外周におけるトレンチの底面端部近傍に電界集中が生じるため、電界集中を緩和する効果が十分では無かった。このため、電界集中を緩和する他の技術が望まれていた。なお、シリコン（Ｓｉ）を用いた半導体装置では、絶縁膜よりも半導体層が先に絶縁破壊が起きるが、窒化ガリウム（ＧａＮ）などのワイドバンドギャップ半導体を用いた半導体装置では、半導体層の電界強度が高いため、絶縁膜の電界強度についても考慮する必要があった。
本発明は、上述の課題を解決するためになされたものであり、以下の形態として実現することが可能である。
（１）本発明の一形態によれば、アクティブ領域と、前記アクティブ領域の外周を囲む非アクティブ領域と、を備える半導体装置が提供される。この半導体装置は、第１導電型を有し、面方向に広がる第１の半導体層と、前記第１の半導体層の上に形成され、前記第１導電型とは異なる第２導電型を有する第２の半導体層と、前記第２の半導体層の上に形成され、前記第１導電型を有する第３の半導体層と、を備え、前記第１の半導体層と、前記第２の半導体層と、前記第３の半導体層とは、ワイドバンドギャップ半導体により形成されており、前記アクティブ領域は、前記第３の半導体層と前記第２の半導体層とを貫通し、前記第１の半導体層まで到達したトレンチと、前記トレンチの表面を覆う第１の絶縁膜と、前記第１の絶縁膜に覆われた前記トレンチに形成された制御電極と、前記第３の半導体層と接するコンタクト電極と、を備え、前記非アクティブ領域は、前記第３の半導体層と前記第２の半導体層とを貫通し、前記第１の半導体層まで到達しており、前記アクティブ領域を囲む外周トレンチと、前記外周トレンチの表面を覆う第２の絶縁膜と、前記第２の絶縁膜に覆われた前記外周トレンチに形成され、前記制御電極及び前記コンタクト電極と電気的に絶縁された導電体と、前記外周トレンチの外側に位置し、前記第２の半導体層と接し、前記コンタクト電極と電気的に接続された外周電極と、を備える。この形態の半導体装置によれば、導電体と外周電極とを備えるため、アクティブ領域の最外周に位置する外周トレンチの底面端部近傍における電界集中を緩和できる。
（２）上述の半導体装置において、前記第２の絶縁膜の誘電率は、前記第１の絶縁膜の誘電率よりも大きくてもよい。この形態の半導体装置によれば、最外周に位置するトレンチの外周側の底面付近における電界集中を、より効果的に緩和できる。
（３）上述の半導体装置において、前記面方向に直交する厚み方向から見たとき、前記制御電極は、多角形を隙間無く並べた網目状の形状となっており、前記多角形の角のうち、最も前記導電体に近い角において、前記導電体に向かって突出する突出部を備えてもよい。この形態の半導体装置によれば、より大きな電流を流すことができる。
（４）上述の半導体装置において、前記面方向に直交する厚み方向から見たとき、前記制御電極は、多角形を隙間無く並べた網目状の形状となっており、前記導電体は、前記多角形を隙間無く並べた形状の外周に沿った形状となっており、前記導電体は、前記導電体の前記多角形の角のうち、最も前記制御電極に近い角において、前記制御電極に向かって突出する突出部を備えもよい。この形態の半導体装置においても制御電極の最も導電体に近い角におけるトレンチ底面付近の電界集中をより効率的に緩和できる。
（５）上述の半導体装置において、前記コンタクト電極を複数備え、前記制御電極よりも外周側に配置され、前記導電体よりも内側に配置された複数の前記コンタクト電極において、隣接する前記コンタクト電極を電気的に接続する接続部を備えてもよい。この形態の半導体装置によれば、より大きな電流を流すことができる。
（６）上述の半導体装置において、前記トレンチの最も外周側の端部は、前記外周トレンチまでの距離が一定となるように形成されていてもよい。この形態の半導体装置によれば、トレンチの最も外周側の端部底面付近における電界集中を、より効果的に緩和できる。
本発明は、半導体装置以外の種々の形態で実現することも可能である。例えば、半導体装置の製造方法や、上述の製造方法を用いて半導体装置を製造する装置などの形態で実現することができる。
本願発明の半導体装置によれば、導電体と外周電極とを備えるため、外周トレンチの底面端部近傍における電界集中を緩和できる。
第１実施形態における半導体装置の構成を模式的に示す断面図。 厚み方向（Ｚ軸方向）から見た図。 トレンチ底面端部における電界強度比を示す図。 第１の絶縁膜と第２の絶縁膜との誘電率の関係を示す図。 電界強度分布のシミュレーション結果を示す図。 電界強度分布のシミュレーション結果を示す図。 電界強度分布のシミュレーション結果を示す図。 第２実施形態における半導体装置の構成を模式的に示す断面図。 第３実施形態における半導体装置の構成を模式的に示す断面図。 第４実施形態における半導体装置の構成を模式的に示す断面図。 第５実施形態における半導体装置の構成を模式的に示す断面図。
Ａ．第１実施形態
Ａ−１．半導体装置の構成
図１は、第１実施形態における半導体装置１００の構成を模式的に示す断面図である。本実施形態では、半導体装置１００は、縦型トレンチＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。本実施形態では、半導体装置１００は、電力制御に用いられ、パワーデバイスとも呼ばれる。
図１には、相互に直交するＸＹＺ軸が図示されている。図１のＸＹＺ軸のうち、Ｘ軸は、図１の紙面左から紙面右に向かう軸である。＋Ｘ軸方向は、紙面右に向かう方向であり、−Ｘ軸方向は、紙面左に向かう方向である。図１のＸＹＺ軸のうち、Ｙ軸は、図１の紙面手前から紙面奥に向かう軸である。＋Ｙ軸方向は、紙面奥に向かう方向であり、−Ｙ軸方向は、紙面手前に向かう方向である。図１のＸＹＺ軸のうち、Ｚ軸は、図１の紙面下から紙面上に向かう軸である。＋Ｚ軸方向は、紙面上に向かう方向であり、−Ｚ軸方向は、紙面下に向かう方向である。
半導体装置１００は、基板１１０と、第１の半導体層１１２と、第２の半導体層１１４と、第３の半導体層１１６と、を備える。また、半導体装置１００は、さらに、第１の絶縁膜１３０と、第２の絶縁膜１３２と、第３の絶縁膜１５０と、ソース電極１４１と、ボディ電極１４４と、ゲート電極１４２と、ドレイン電極１４３と、導電体１４６と、外周電極１４８と、配線電極１６０と、を備える。ここで、「ゲート電極１４２」が、「課題を解決するための手段」における「制御電極」に相当し、「ソース電極１４１」と「ボディ電極１４４」とが、「課題を解決するための手段」における「コンタクト電極」に相当する。
本実施形態では、基板１１０、第１の半導体層１１２、第２の半導体層１１４、及び第３の半導体層１１６は、ワイドバンドギャップ半導体により形成されている。ワイドバンドギャップ半導体としては、例えば、窒化ガリウム（ＧａＮ）、ダイヤモンド（Ｃ）、炭化ケイ素（ＳｉＣ）、酸化ガリウム（ＧａＯ）が挙げられる。本実施形態では、基板１１０、第１の半導体層１１２、第２の半導体層１１４、及び第３の半導体層１１６は、窒化ガリウム（ＧａＮ）により形成されている。
基板１１０、第１の半導体層１１２、及び第３の半導体層１１６は、ｎ型およびｐ型のうちの一方である第１導電型を有し、第２の半導体層１１４は、ｎ型およびｐ型のうち第１導電型とは異なる第２導電型を有する。本実施形態では、基板１１０、第１の半導体層１１２、及び第３の半導体層１１６は、ｎ型の特性を有し、第２の半導体層１１４は、ｐ型の特性を有する。なお、基板１１０、第１の半導体層１１２、及び第３の半導体層１１６は、ｐ型の特性を有し、第２の半導体層１１４は、ｎ型の特性を有してもよい。
半導体装置１００の基板１１０及び第１の半導体層１１２は、Ｘ軸及びＹ軸に沿って面方向に広がる板状の半導体層である。本実施形態では、基板１１０及び第１の半導体層１１２は、ケイ素（Ｓｉ）をドナー元素として含有するｎ型半導体である。本実施形態では、基板１１０は、第１の半導体層１１２よりも高濃度のドナー元素を含有する。本実施形態では、第１の半導体層１１２は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）によって基板１１０の上に形成された層である。
半導体装置１００の第２の半導体層１１４は、第１の半導体層１１２の上（＋Ｚ軸方向側）に位置し、Ｘ軸およびＹ軸に沿って広がる半導体層である。本実施形態では、第２の半導体層１１４は、マグネシウム（Ｍｇ）をアクセプタ元素として含有するｐ型半導体である。
半導体装置１００の第３の半導体層１１６は、第２の半導体層１１４の上（＋Ｚ軸方向側）に位置し、Ｘ軸およびＹ軸に沿って広がる半導体層である。本実施形態では、第３の半導体層１１６は、ケイ素（Ｓｉ）をドナー元素として含有するｎ型半導体である。
半導体装置１００のコンタクト電極としてのボディ電極１４４は、第３の半導体層１１６を貫通するコンタクトホール１２４に形成された電極である。ボディ電極１４４は、第２の半導体層１１４と接する。本実施形態では、ボディ電極１４４は、第２の半導体層１１４とオーミック接触する。
本実施形態では、ボディ電極１４４は、パラジウム（Ｐｄ）から形成されている。なお、ボディ電極１４４を構成する材料は、これに限定されない。ボディ電極１４４は、例えば、（ｉ）ニッケル（Ｎｉ）などのパラジウム以外の材料から形成されていてもよく、（ｉｉ）第２の半導体層１１４と接する層から順に、チタン（Ｔｉ）から形成されている層と、アルミニウム（Ａｌ）から形成されている層と、を備えていてもよい。ボディ電極１４４は、単層であってもよく、２層以上であってもよい。
半導体装置１００のコンタクト電極としてのソース電極１４１は、第３の半導体層１１６の上（＋Ｚ軸方向側）に形成された電極である。ソース電極１４１は、第３の半導体層１１６と接する。本実施形態では、ソース電極１４１は、第３の半導体層１１６とオーミック接触する。
本実施形態では、ソース電極１４１は、第３の半導体層１１６と接する層から順に、チタン（Ｔｉ）から形成されている層と、アルミニウム（Ａｌ）から形成されている層と、を備える。なお、ソース電極１４１を構成する材料は、これに限定されない。ソース電極１４１は、例えば、第３の半導体層１１６と接する層から順に、チタン（Ｔｉ）から形成されている層と、アルミニウム（Ａｌ）から形成されている層と、ニッケル（Ｎｉ）から形成されている層と、金（Ａｕ）から形成されている層と、を備えていてもよい。また、ソース電極１４１は、単層であってもよいし、２層以上であってもよい。ソース電極１４１は、ボディ電極１４４と接触していてもよく、第３の半導体層１１６及び第２の半導体層１１４と接し、ソース電極１４１とボディ電極１４４としての２つの機能を有する一つの電極であってもよい。
半導体装置１００のトレンチ１２２は、第２の半導体層１１４と第３の半導体層１１６とを貫通し、第１の半導体層１１２まで到達している溝部である。本実施形態では、トレンチ１２２は、第１の半導体層１１２，第２の半導体層１１４，第３の半導体層１１６に対するドライエッチングによって形成される。
半導体装置１００の第１の絶縁膜１３０は、トレンチ１２２の表面を覆い、電気絶縁性を有する膜である。本実施形態では、第１の絶縁膜１３０は、トレンチ１２２の内側に加え、第３の半導体層１１６における＋Ｚ軸方向側の面の一部にわたって形成されている。
本実施形態では、第１の絶縁膜１３０は、二酸化ケイ素（ＳｉＯ２）から形成されている。第１の絶縁膜１３０を構成する材料は、電気絶縁性を有する材料であればよく、二酸化ケイ素（ＳｉＯ2）の他、窒化ケイ素（ＳｉＮｘ）、酸化アルミニウム（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、酸化ジルコニウム（ＺｒＯ2）、酸化ハフニウム（ＨｆＯ2）、酸窒化ケイ素（ＳｉＯＮ）、酸窒化アルミニウム（ＡｌＯＮ）、酸窒化ジルコニウム（ＺｒＯＮ）、酸窒化ハフニウム（ＨｆＯＮ）などの少なくとも１つであってもよい。また、第１の絶縁膜１３０は、単層であってもよいし、２層以上であってもよい。
半導体装置１００の制御電極としてのゲート電極１４２は、第１の絶縁膜１３０に覆われたトレンチ１２２に形成された電極である。ゲート電極１４２に電圧が印加された場合、第２の半導体層１１４に反転層が形成され、この反転層がチャネルとして機能することによって、ソース電極１４１とドレイン電極１４３との間に導通経路が形成される。
本実施形態では、ゲート電極１４２は、アルミニウム（Ａｌ）から形成されている。なお、ゲート電極１４２を構成する材料として、他の材料を用いてもよい。例えば、ゲート電極１４２は、チタン（Ｔｉ）から形成されていてもよく、ポリシリコンや、金属窒化物により形成されていてもよい。ゲート電極１４２は、単層であってもよいし、２層以上であってもよい。なお、図１には図示されていないが、例えば、図２に図示されているように、ゲート電極１４２同士は、互いに電気的に接続されている。
半導体装置１００は、アクティブ領域と、アクティブ領域の外周を囲む非アクティブ領域とを備える。アクティブ領域とは、半導体装置１００を駆動する際に主として電流が流れる領域をいう。外周トレンチ１２９と外周トレンチ１２９に隣接するトレンチ１２２との間に設けられたボディ電極１４４を境界にして、内周側がアクティブ領域であり、外周側が非アクティブ領域である。半導体装置１００は、アクティブ領域において、トレンチ１２２と、第１の絶縁膜１３０と、ゲート電極１４２と、ソース電極１４１とを備え、非アクティブ領域において、外周トレンチ１２９と、第２の絶縁膜１３２と、導電体１４６と、外周電極１４８とを備える。
半導体装置１００の外周トレンチ１２９は、アクティブ領域を囲み、ゲート電極１４２及びソース電極１４１の外周側に位置する溝部である。外周トレンチ１２９は、第３の半導体層１１６と第２の半導体層１１４とを貫通し、第１の半導体層１１２まで到達している溝部である。本実施形態では、外周トレンチ１２９は、トレンチ１２２と同じ深さである。このようにすることにより、トレンチ１２２を形成するエッチング工程において、外周トレンチ１２９を同時に作成することができる。なお、外周トレンチ１２９の深さは、トレンチ１２２の深さと異なっていてもよい。
本実施形態において、隣接するトレンチ１２２間の距離ａは、外周トレンチ１２９と外周トレンチ１２９に隣接するトレンチ１２２との距離ｂと等しい。ここで、隣接するトレンチ１２２間の距離ａは、複数のボディ電極１４４の中心軸を通る面において、隣接するトレンチ１２２の中心軸間の距離を言う。同様に、外周トレンチ１２９と外周トレンチ１２９に隣接するトレンチ１２２との距離ｂは、複数のボディ電極１４４の中心軸を通る面において、隣接するトレンチ１２２の中心軸から外周トレンチ１２９の中心軸までの距離を言う。ここで、図１に示す断面は、複数のボディ電極１４４の中心軸を通る面である。
半導体装置１００の第２の絶縁膜１３２は、外周トレンチ１２９の表面を覆い、電気絶縁性を有する膜である。本実施形態では、第２の絶縁膜１３２は、外周トレンチ１２９の内側に加え、第３の半導体層１１６における＋Ｚ軸方向側の面の一部にわたって形成されている。
本実施形態では、第２の絶縁膜１３２は、酸化アルミニウム（Ａｌ2Ｏ3）から形成されている。このため、本実施形態では、第２の絶縁膜１３２の誘電率は、第１の絶縁膜１３０の誘電率よりも大きい。このようにすることにより、最外周に位置するトレンチ１２２の外周側の底面付近における電界集中を、より効果的に緩和できる。第１の絶縁膜１３０よりも誘電率の大きい材料として、例えば、窒化アルミニウム（ＡｌＮ）、酸化ジルコニウム（ＺｒＯ2）、酸化ハフニウム（ＨｆＯ2）、酸窒化ケイ素（ＳｉＯＮ）、酸窒化アルミニウム（ＡｌＯＮ）、酸窒化ジルコニウム（ＺｒＯＮ）、酸窒化ハフニウム（ＨｆＯＮ）などを用いてもよい。なお、第２の絶縁膜１３２の材料として、第１の絶縁膜１３０と同じ材料を用いてもよい。このようにすることにより、第２の絶縁膜１３２を第１の絶縁膜１３０の作成時と同時に形成することができる。
半導体装置１００の導電体１４６は、第２の絶縁膜１３２に覆われた外周トレンチ１２９に形成された層である。導電体１４６は、ゲート電極１４２及びソース電極１４１と電気的に絶縁されている。つまり、導電体１４６は、電気的に浮遊状態となっている。本実施形態では、導電体１４６は、アルミニウム（Ａｌ）から形成されている。なお、導電体１４６を構成する材料として、他の材料を用いてもよい。例えば、導電体１４６は、チタン（Ｔｉ）等の他の金属から形成されていてもよく、ポリシリコンや、金属窒化物等の他の導電材料により形成されていてもよい。
半導体装置１００の外周電極１４８は、第３の半導体層１１６を貫通するコンタクトホール１２６に形成された電極である。外周電極１４８は、外周トレンチ１２９の外側に位置し、かつ、第２の半導体層１１４と接する。本実施形態では、外周電極１４８は、外周トレンチ１２９の外周を囲む。外周電極１４８は、ソース電極１４１と配線電極１６０を介して電気的に接続されている。本実施形態では、外周電極１４８は、パラジウム（Ｐｄ）から形成されている。なお、外周電極１４８を構成する材料は、これに限定されない。外周電極１４８は、例えば、（ｉ）ニッケル（Ｎｉ）等の他の金属から形成されていてもよく、（ｉｉ）第２の半導体層１１４と接する層から順に、チタン（Ｔｉ）から形成されている層と、アルミニウム（Ａｌ）から形成されている層と、を備えていてもよい。外周電極１４８は、単層から構成されていてもよく、複数の層から構成されていてもよい。また、外周電極１４８は、第２の半導体層１１４とオーミック接触する。
半導体装置１００のトレンチ１２８は、半導体層１１４，１１６の厚さ方向（−Ｚ軸方向）を深さ方向とする溝部である。トレンチ１２８は、第３の半導体層１１６と第２の半導体層１１４とを貫通し、第１の半導体層１１２まで到達している溝部である。本実施形態では、トレンチ１２８は、トレンチ１２２や外周トレンチ１２９よりも深い。トレンチ１２８は、半導体装置１００を他の素子から分離するために用いる。本実施形態では、トレンチ１２８は、外周電極１４８よりもさらに外周側に位置する。
半導体装置１００の第３の絶縁膜１５０は、半導体層１１２、１１４、１１６の表面（＋Ｚ軸方向側の面）を覆うように形成されている。第３の絶縁膜１５０は、ソース電極１４１、ボディ電極１４４、及びゲート電極１４２の一部が露出するように開口部が形成されている。本実施形態では、第３の絶縁膜１５０は、酸化アルミニウム（Ａｌ２Ｏ３）から形成されている。第３の絶縁膜１５０の材質は、電気絶縁性を有する材質であればよく、酸化アルミニウム（Ａｌ２Ｏ３）の他、二酸化ケイ素（ＳｉＯ2）、窒化ケイ素（ＳｉＮｘ）、窒化アルミニウム（ＡｌＮ）、酸化ジルコニウム（ＺｒＯ2）、酸化ハフニウム（ＨｆＯ2）、酸窒化ケイ素（ＳｉＯＮ）、酸窒化アルミニウム（ＡｌＯＮ）、酸窒化ジルコニウム（ＺｒＯＮ）、酸窒化ハフニウム（ＨｆＯＮ）などの少なくとも１つであってもよい。第３の絶縁膜１５０は、単層から構成されていてもよく、複数の層から構成されていてもよい。
配線電極１６０は、第３の絶縁膜１５０の上（＋Ｚ軸方向側）に形成された電極である。配線電極１６０により、ソース電極１４１、ボディ電極１４４、外周電極１４８が電気的に接続されている。配線電極１６０は、第３の絶縁膜１５０に覆われたトレンチ１２８の側壁及び底面においても形成されている。
半導体装置１００のドレイン電極１４３は、基板１１０の−Ｚ軸方向側の面に形成された電極である。ドレイン電極１４３は、基板１１０と接する。本実施形態では、ドレイン電極１４３は、基板１１０とオーミック接触する。
本実施形態では、ドレイン電極１４３は、基板１１０と接する層から順に、チタン（Ｔｉ）から形成されている層と、アルミニウム（Ａｌ）から形成されている層と、を備える。なお、ドレイン電極１４３を構成する材料として、他の材料を用いてもよい。例えば、ドレイン電極１４３は、基板１１０と接する層から順に、チタン（Ｔｉ）から形成されている層と、アルミニウム（Ａｌ）から形成されている層と、ニッケル（Ｎｉ）から形成されている層と、金（Ａｕ）から形成されている層と、を備えていてもよい。ドレイン電極１４３は、単層から構成されていてもよく、複数の層から構成されていてもよい。
図２は、図１を＋Ｚ軸方向から見た模式図である。つまり、図２は、面方向（Ｘ軸方向およびＹ軸方向）に直交する厚み方向（Ｚ軸方向）から見た平面図である。図２では、理解を容易にする観点から、第１の絶縁膜１３０、第２の絶縁膜１３２、第３の絶縁膜１５０及び配線電極１６０の記載が省略されている。図２におけるＩ−Ｉ断面が図１に相当する。
図２に示されるように、本実施形態では、ボディ電極１４４は、六角形状となっている。ソース電極１４１は、第３の半導体層１１６を介してボディ電極１４４を囲んでおり、ソース電極１４１の内周および外周は、いずれも六角形状となっている。本実施形態では、半導体装置１００は、複数のボディ電極１４４と複数のソース電極１４１とを備える。ソース電極１４１として、ゲート電極１４２よりも外周側に配置され、かつ、導電体１４６よりも内周側に配置されているソース電極１４１についても存在する。
本実施形態では、ゲート電極１４２は、第３の半導体層１１６を介してソース電極１４１を囲んでいる。ゲート電極１４２は、半導体装置１００の表面（＋Ｚ軸方向側の面）上でつながっており、六角形を隙間無く並べた網目状の形状となっている。
外周トレンチ１２９は、ゲート電極１４２及びソース電極１４１の外周側を途切れることなく連続的に囲んでもいるが、部分的に非連続となっていてもよい。本実施形態では、外周トレンチ１２９は、ゲート電極１４２及びソース電極１４１の外周側を一重に囲んでいるが、多重に囲んでいてもよい。なお、本実施形態のように一重とすることにより、非アクティブ領域の面積を少なくすることができる結果、アクティブ領域を相対的に広くすることができる。
Ａ−２．効果
以上説明したように、本実施形態の半導体装置１００によれば、導電体１４６に加えて外周電極１４８を備えるため、アクティブ領域の最外周に位置する外周トレンチ１２９の底面端部近傍の電界集中を緩和できる。以下、半導体装置１００により得られる効果について説明する。
図３は、最も電界集中が起こりやすいトレンチ底面端部における電界強度比を示す図である。ここで、電界強度が高いほど、電界集中が起こりやすく、一般に、最外周のトレンチ１２２の底面端部は、それ以外のトレンチ１２２の底面端部と比較して、電界集中が起こりやすい。
図３の縦軸として、最外周ではないトレンチ１２２の底面端部における電界強度を１とした場合の電界強度比を示す。図３では、（ｉ）最外周ではないトレンチ１２２の底面端部における電界強度比と、（ｉｉ）最外周のトレンチ１２２の底面端部における電界強度比と、（ｉｉｉ）外周トレンチ１２９の底面端部における電界強度比と、を示す。
図３において、（ｉ）外周トレンチ１２９を備えない場合と、（ｉｉ）第２の絶縁膜１３２に覆われた外周トレンチ１２９に導電体１４６を備えるが、導電体１４６が他の電極と接続されている場合と、（ｉｉｉ）第２の絶縁膜１３２に覆われた外周トレンチ１２９に導電体１４６を備え、導電体１４６は他の電極と接続されていない場合と、（ｉｖ）外周トレンチ１２９の内部に絶縁膜のみが設けられている場合と、を示す。
図３の結果から、以下のことが分かる。外周トレンチ１２９の内部に絶縁膜のみが設けられている場合、及び、外周トレンチ１２９を備えない場合、最外周のトレンチ１２２の底面端部における電界強度比が大きくなるため、好ましくない。また、外周トレンチ１２９に導電体１４６を備えるが、他の電極と接続されている場合、外周トレンチ１２９の底面端部における電界強度比が高くなるため、好ましくない。
一方、第２の絶縁膜１３２に覆われた外周トレンチ１２９に導電体１４６を備え、導電体１４６は他の電極と接続されていない場合、最外周ではないトレンチ１２２の底面端部における電界強度比と、最外周のトレンチ１２２の底面端部における電界強度比とが同等である。また、この場合、外周トレンチ１２９の底面端部における電界強度比は、最外周のトレンチ１２２の底面端部における電界強度比よりも低い。このため、この場合が図３の条件の中で一番好ましいことが分かる。
図４は、トレンチ１２２の表面を覆う第１の絶縁膜１３０と、外周トレンチ１２９の表面を覆う第２の絶縁膜１３２との誘電率の関係を示す図である。図４の縦軸として、図３と同様に、最外周ではないトレンチ１２２の底面端部における電界強度を１とした場合の電界強度比を示す。図４での電界強度とは、絶縁膜中における最大電界強度を示す。また、図４においても、図３と同様に、（ｉ）最外周ではないトレンチ１２２の底面端部における電界強度比と、（ｉｉ）最外周のトレンチ１２２の底面端部における電界強度比と、（ｉｉｉ）外周トレンチ１２９の底面端部における電界強度比と、を示す。
図４において、（ｉ）第２の絶縁膜１３２の誘電率が、第１の絶縁膜１３０の誘電率よりも大きい場合と、（ｉｉ）第２の絶縁膜１３２の誘電率が、第１の絶縁膜１３０の誘電率と同じ場合と、（ｉｉｉ）第２の絶縁膜１３２の誘電率が、第１の絶縁膜１３０の誘電率よりも小さい場合と、を示す。
図４の結果から、以下のことが分かる。第２の絶縁膜１３２の誘電率が、第１の絶縁膜１３０の誘電率よりも小さい場合、最外周のトレンチ１２２の底面端部における電界強度比は、最外周ではないトレンチ１２２の底面端部における電界強度比よりも大きい。さらに、外周トレンチ１２９の底面端部における電界強度比は、最外周のトレンチ１２２の底面端部における電界強度比よりも大きい。このため、最外周のトレンチ１２２の底面端部及び外周トレンチ１２９の底面端部において、電界集中が発生しているため好ましくない。
一方、本実施形態の構成である場合、つまり、第２の絶縁膜１３２の誘電率が、第１の絶縁膜１３０の誘電率よりも大きい場合、最外周ではないトレンチ１２２の底面端部における電界強度比よりも、最外周のトレンチ１２２の底面端部における電界強度比のほうが小さい。さらに、外周トレンチ１２９の底面端部における電界強度比は、最外周のトレンチ１２２の底面端部における電界強度比よりも小さい。このため、最外周のトレンチ１２２の底面端部及び外周トレンチ１２９の底面端部において、電界集中が緩和されていることが分かる。
図５から図７は、電界強度分布のシミュレーション結果を示す図である。図５は、本実施形態と同様に、導電体１４６と外周電極１４８を備える構造のシミュレーション結果を示す。図６は、本実施形態から外周電極１４８を除外した構造のシミュレーション結果を示す。図７は、本実施形態から外周電極１４８を除外し、導電体１４６を二重に備える構造のシミュレーション結果を示す。図５から図７において、第１の半導体層１１２内の太線は、図５から図７のいずれも同電位の等電位線を示す。
図６の場合、つまり、本実施形態から外周電極１４８を除外した構造の場合、電位がＸ軸方向に広がらず、図６の領域Ｔ１に示すように、外周トレンチ１２９の底面端部の近傍において電界が集中していることが分かる。同様に、図７の場合、つまり、及び本実施形態から外周電極１４８を除外し、導電体１４６を二重に備える構造の場合においても、図７の領域Ｔ２に示すように、外周トレンチ１２９の底面端部の近傍において電界が集中していることが分かる。一方、本実施形態のシミュレーション結果を示す図５では、電位がＸ軸方向に広がっているため、外周トレンチ１２９の底面端部の近傍への電界集中が緩和していることが分かる。つまり、本実施形態の半導体装置１００によれば、導電体１４６に加えて外周電極１４８を備えるため、外周トレンチ１２９の底面端部近傍の電界集中を緩和できる。
Ｂ．第２実施形態
図８は、第２実施形態における半導体装置１００ｂの構成を模式的に示す断面図である。図８及びそれ以降の図では、理解を容易にする観点から、第１の絶縁膜１３０、第２の絶縁膜１３２、第３の絶縁膜１５０及び配線電極１６０の記載が省略されている。半導体装置１００ｂは、第１実施形態における半導体装置１００と比較して、最外周のトレンチ１２２とゲート電極１４２の形状が異なる。
第２実施形態では、厚み方向（Ｚ軸方向）から見たとき、ゲート電極１４２は、ゲート電極１４２の角のうち、最も導電体１４６に近い角において、導電体１４６に向かって突出する突出部１４２ｂを備える。第２実施形態の半導体装置１００ｂによれば、突出部１４２ｂを備えるため、１チップあたりのゲート幅を増やすことができるため、大きな電流を流すことができる。
Ｃ．第３実施形態
図９は、第３実施形態における半導体装置１００ｃの構成を模式的に示す断面図である。半導体装置１００ｃは、第１実施形態における半導体装置１００と比較して、導電体１４６の形状が異なる。
第３実施形態では、厚み方向（Ｚ軸方向）から見たとき、導電体１４６は、導電体１４６の角のうち、最もゲート電極１４２に近い角において、ゲート電極１４２に向かって突出する突出部１４６ｃを備える。第３実施形態の半導体装置１００ｃによれば、突出部１４６ｃを備えるため、ゲート電極１４２の最も導電体１４６に近い角におけるトレンチ１２２底面付近の電界集中をより効果的に緩和できる。
Ｄ．第４実施形態
図１０は、第４実施形態における半導体装置１００ｄの構成を模式的に示す断面図である。半導体装置１００ｄは、第１実施形態における半導体装置１００と比較して、最も外周側のソース電極１４１の形状が異なる。
第４実施形態では、最も外周側に配置された複数のソース電極１４１において、隣接するソース電極１４１を電気的に接続する接続部１４１ｄを備える。第４実施形態の半導体装置１００ｄによれば、接続部１４１ｄを備えるため、接続部１４１ｄにおいても電流が流れるため、大きな電流を流すことができる。
Ｅ．第５実施形態
図１１は、第５実施形態における半導体装置１００ｅの構成を模式的に示す断面図である。半導体装置１００ｅは、第１実施形態における半導体装置１００と比較して、トレンチ１２２の外周の形状と、最も外周側のソース電極１４１ｅ及び最も外周側のボディ電極１４４ｅの形状とが異なる。
第５実施形態では、厚み方向（Ｚ軸方向）から見たとき、トレンチ１２２の最も外周側の端部は、外周トレンチ１２９までの距離が一定となるように形成されている。このため、本実施形態では、トレンチ１２２の最も外周側の端部と、外周トレンチ１２９とが平行となっている。
また、トレンチ１２２の最も外周側の端部と、最も外周側のソース電極１４１ｅとの距離が一定となるように形成されている。同様に、トレンチ１２２の最も外周側の端部と、最も外周側のボディ電極１４４ｅとの距離が一定となるように形成されている。本実施形態では、トレンチ１２２の最も外周側の端部と、最も外周側のソース電極１４１ｅと、最も外周側のボディ電極１４４ｅと、が平行となっている。
第５実施形態の半導体装置１００ｅによれば、トレンチ１２２の最も外周側の端部は、外周トレンチ１２９までの距離が一定となるように形成されているため、トレンチ１２２の最も外周側の端部底面付近における電界集中を、より効果的に緩和できる。
Ｆ．他の実施形態
本発明は、上述の実施形態や実施例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
本発明が適用される半導体装置は、上述の実施形態で説明した縦型トレンチＭＯＳＦＥＴに限られず、例えば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などのトレンチゲート構造を備える装置に適用できる。
上述の実施形態において、第２の半導体層１１４に含まれるアクセプタ元素は、マグネシウム（Ｍｇ）であるが、例えば、亜鉛（Ｚｎ）を用いてもよい。
上述の実施形態において、基板１１０、第１の半導体層１１２、及び第３の半導体層１１６に含まれるドナー元素は、ケイ素（Ｓｉ）であるが、例えば、ゲルマニウム（Ｇｅ）を用いてもよい。
上述の実施形態において、厚み方向からみたとき、ゲート電極１４２は、六角形を隙間無く並べた網目状の形状となっており、導電体１４６は、六角形を隙間無く並べた形状の外周に沿った形状となっている。しかし、六角形に限らず、例えば、三角形や四角形などの多角形でもよく、最密配列であることが好ましい。
第２実施形態から第４実施形態の各特徴は、任意に組み合わせてもよい。
１００…半導体装置
１００ｂ…半導体装置
１００ｃ…半導体装置
１００ｄ…半導体装置
１００ｅ…半導体装置
１１０…基板
１１２…第１の半導体層
１１４…第２の半導体層
１１６…第３の半導体層
１２２…トレンチ
１２４…コンタクトホール
１２６…コンタクトホール
１２８…トレンチ
１２９…外周トレンチ
１３０…第１の絶縁膜
１３２…第２の絶縁膜
１４１…ソース電極
１４１ｄ…接続部
１４１ｅ…ソース電極
１４２…ゲート電極
１４２ｂ…突出部
１４３…ドレイン電極
１４４…ボディ電極
１４４ｅ…ボディ電極
１４６…導電体
１４６ｃ…突出部
１４８…外周電極
１５０…第３の絶縁膜
１６０…配線電極
Ｔ１…領域
Ｔ２…領域
ａ…距離
ｂ…距離

Claims (6)

  1. アクティブ領域と、前記アクティブ領域の外周を囲む非アクティブ領域と、を備える半導体装置であって、
    第１導電型を有し、面方向に広がる第１の半導体層と、
    前記第１の半導体層の上に形成され、前記第１導電型とは異なる第２導電型を有する第２の半導体層と、
    前記第２の半導体層の上に形成され、前記第１導電型を有する第３の半導体層と、を備え、
    前記第１の半導体層と、前記第２の半導体層と、前記第３の半導体層とは、ワイドバンドギャップ半導体により形成されており、
    前記アクティブ領域は、
    前記第３の半導体層と前記第２の半導体層とを貫通し、前記第１の半導体層まで到達したトレンチと、
    前記トレンチの表面を覆う第１の絶縁膜と、
    前記第１の絶縁膜に覆われた前記トレンチに形成された制御電極と、
    前記第３の半導体層と接するコンタクト電極と、を備え、
    前記非アクティブ領域は、
    前記第３の半導体層と前記第２の半導体層とを貫通し、前記第１の半導体層まで到達しており、前記アクティブ領域を囲む外周トレンチと、
    前記外周トレンチの表面を覆う第２の絶縁膜と、
    前記第２の絶縁膜に覆われた前記外周トレンチに形成され、前記制御電極及び前記コンタクト電極と電気的に絶縁された導電体と、
    前記外周トレンチの外側に位置し、前記第２の半導体層と接し、前記コンタクト電極と電気的に接続された外周電極と、を備える、半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記第２の絶縁膜の誘電率は、前記第１の絶縁膜の誘電率よりも大きい、半導体装置。
  3. 請求項１または請求項２に記載の半導体装置であって、
    前記面方向に直交する厚み方向から見たとき、
    前記制御電極は、多角形を隙間無く並べた網目状の形状となっており、前記多角形の角のうち、最も前記導電体に近い角において、前記導電体に向かって突出する突出部を備える、半導体装置。
  4. 請求項１から請求項３のいずれか１項に記載の半導体装置であって、
    前記面方向に直交する厚み方向から見たとき、
    前記制御電極は、多角形を隙間無く並べた網目状の形状となっており、
    前記導電体は、前記多角形を隙間無く並べた形状の外周に沿った形状となっており、
    前記導電体は、前記導電体の前記多角形の角のうち、最も前記制御電極に近い角において、前記制御電極に向かって突出する突出部を備える、半導体装置。
  5. 請求項１から請求項４のいずれか１項に記載の半導体装置であって、
    前記コンタクト電極を複数備え、
    前記制御電極よりも外周側に配置され、前記導電体よりも内側に配置された複数の前記コンタクト電極において、隣接する前記コンタクト電極を電気的に接続する接続部を備える、半導体装置。
  6. 請求項１または請求項２に記載の半導体装置であって、
    前記トレンチの最も外周側の端部は、前記外周トレンチまでの距離が一定となるように形成されている、半導体装置。
JP2017187744A 2017-09-28 2017-09-28 半導体装置 Active JP6791084B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017187744A JP6791084B2 (ja) 2017-09-28 2017-09-28 半導体装置
US16/129,554 US10403727B2 (en) 2017-09-28 2018-09-12 Semiconductor device
CN201811107461.3A CN109585537B (zh) 2017-09-28 2018-09-21 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017187744A JP6791084B2 (ja) 2017-09-28 2017-09-28 半導体装置

Publications (3)

Publication Number Publication Date
JP2019062160A true JP2019062160A (ja) 2019-04-18
JP2019062160A5 JP2019062160A5 (ja) 2020-02-06
JP6791084B2 JP6791084B2 (ja) 2020-11-25

Family

ID=65807896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017187744A Active JP6791084B2 (ja) 2017-09-28 2017-09-28 半導体装置

Country Status (3)

Country Link
US (1) US10403727B2 (ja)
JP (1) JP6791084B2 (ja)
CN (1) CN109585537B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021048251A (ja) * 2019-09-18 2021-03-25 株式会社東芝 半導体装置
JP2021190579A (ja) * 2020-05-29 2021-12-13 豊田合成株式会社 半導体装置
JP2021190578A (ja) * 2020-05-29 2021-12-13 豊田合成株式会社 半導体装置の製造方法
JP2021190577A (ja) * 2020-05-29 2021-12-13 豊田合成株式会社 半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019165182A (ja) * 2018-03-20 2019-09-26 株式会社東芝 半導体装置
JP6946219B2 (ja) * 2018-03-23 2021-10-06 株式会社東芝 半導体装置
US10636902B2 (en) * 2018-09-13 2020-04-28 Ptek Technology Co., Ltd. Multiple gated power MOSFET device
DE102019101304B4 (de) * 2019-01-18 2023-04-27 Infineon Technologies Dresden GmbH & Co. KG Leistungshalbleitervorrichtung und Verfahren zum Bilden einer Leistungshalbleitervorrichtung
JP7295052B2 (ja) * 2020-02-28 2023-06-20 株式会社東芝 半導体装置
EP3971987A1 (en) * 2020-09-21 2022-03-23 Infineon Technologies AG Silicon carbide device with stripe-shaped gate electrode and source metallization

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008108844A (ja) * 2006-10-24 2008-05-08 Toyota Central R&D Labs Inc トレンチ構造またはメサ構造を有するｉｉｉ族窒化物半導体装置およびその製造方法
JP2012238898A (ja) * 2012-08-10 2012-12-06 Fuji Electric Co Ltd ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ
JP2015065238A (ja) * 2013-09-24 2015-04-09 トヨタ自動車株式会社 半導体装置
JP2016111253A (ja) * 2014-12-09 2016-06-20 豊田合成株式会社 半導体装置およびその製造方法
JP2016189369A (ja) * 2015-03-30 2016-11-04 サンケン電気株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1089343A3 (en) * 1999-09-30 2003-12-17 Kabushiki Kaisha Toshiba Semiconductor device with trench gate
JP2007123570A (ja) 2005-10-28 2007-05-17 Toyota Industries Corp 半導体装置
JP5315638B2 (ja) 2007-07-24 2013-10-16 サンケン電気株式会社 半導体装置
JP5609876B2 (ja) * 2009-08-28 2014-10-22 サンケン電気株式会社 半導体装置
US8564053B2 (en) * 2009-11-20 2013-10-22 Force Mos Technology Co., Ltd. Trench MOSFET with trenched floating gates in termination
DE102014112371B4 (de) * 2014-08-28 2023-11-23 Infineon Technologies Austria Ag Halbleitervorrichtung und elektronische anordnung mit einer halbleitervorrichtung
DE102016103384B4 (de) * 2016-02-25 2024-02-08 Infineon Technologies Austria Ag Halbleitervorrichtung mit nadelförmigen Feldplattenstrukturen in einem Transistorzellengebiet und in einem inneren Abschlussgebiet
CN106653824A (zh) * 2016-10-19 2017-05-10 珠海格力电器股份有限公司 一种沟槽型金属氧化物半导体功率器件及其制作方法
CN106298544B (zh) * 2016-11-04 2023-06-06 无锡新洁能股份有限公司 沟槽dmos器件的制造方法和结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008108844A (ja) * 2006-10-24 2008-05-08 Toyota Central R&D Labs Inc トレンチ構造またはメサ構造を有するｉｉｉ族窒化物半導体装置およびその製造方法
JP2012238898A (ja) * 2012-08-10 2012-12-06 Fuji Electric Co Ltd ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ
JP2015065238A (ja) * 2013-09-24 2015-04-09 トヨタ自動車株式会社 半導体装置
JP2016111253A (ja) * 2014-12-09 2016-06-20 豊田合成株式会社 半導体装置およびその製造方法
JP2016189369A (ja) * 2015-03-30 2016-11-04 サンケン電気株式会社 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021048251A (ja) * 2019-09-18 2021-03-25 株式会社東芝 半導体装置
JP7242489B2 (ja) 2019-09-18 2023-03-20 株式会社東芝 半導体装置
JP2021190579A (ja) * 2020-05-29 2021-12-13 豊田合成株式会社 半導体装置
JP2021190578A (ja) * 2020-05-29 2021-12-13 豊田合成株式会社 半導体装置の製造方法
JP2021190577A (ja) * 2020-05-29 2021-12-13 豊田合成株式会社 半導体装置
JP7327283B2 (ja) 2020-05-29 2023-08-16 豊田合成株式会社 半導体装置
JP7331783B2 (ja) 2020-05-29 2023-08-23 豊田合成株式会社 半導体装置の製造方法
JP7347335B2 (ja) 2020-05-29 2023-09-20 豊田合成株式会社 半導体装置

Also Published As

Publication number Publication date
CN109585537B (zh) 2021-09-14
US20190097004A1 (en) 2019-03-28
US10403727B2 (en) 2019-09-03
CN109585537A (zh) 2019-04-05
JP6791084B2 (ja) 2020-11-25

Similar Documents

Publication Publication Date Title
JP6791084B2 (ja) 半導体装置
WO2020031971A1 (ja) ＳｉＣ半導体装置
JP5633992B2 (ja) 半導体装置および半導体装置の製造方法
US20170200818A1 (en) Semiconductor device
WO2020235629A1 (ja) ＳｉＣ半導体装置
WO2017098547A1 (ja) 炭化珪素半導体装置
JP5720582B2 (ja) スイッチング素子
JP2020136472A (ja) 半導体装置
US9236438B2 (en) Semiconductor device
JP2013161918A (ja) 半導体装置
JP2021012934A (ja) 炭化ケイ素半導体装置
JP2020194881A (ja) 半導体装置
US20130221402A1 (en) Insulated gate bipolar transistor
JP6854598B2 (ja) 半導体装置
JP2014130896A (ja) 半導体装置
JP7188230B2 (ja) 半導体装置
JP2019140152A (ja) 半導体装置
JP6458994B2 (ja) 半導体装置
US20230215944A1 (en) Semiconductor device
JP2019040961A (ja) 窒化物半導体装置
US10978586B2 (en) Switching device
KR102183362B1 (ko) 높은 항복 전압을 갖는 트렌치 모스펫을 포함하는 반도체 장치
KR102531988B1 (ko) 반도체 장치
JP7352151B2 (ja) スイッチング素子
US20240136405A1 (en) Power semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201019

R150 Certificate of patent or registration of utility model

Ref document number: 6791084

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150