JP5924313B2 - ダイオード - Google Patents

ダイオード Download PDF

Info

Publication number
JP5924313B2
JP5924313B2 JP2013160707A JP2013160707A JP5924313B2 JP 5924313 B2 JP5924313 B2 JP 5924313B2 JP 2013160707 A JP2013160707 A JP 2013160707A JP 2013160707 A JP2013160707 A JP 2013160707A JP 5924313 B2 JP5924313 B2 JP 5924313B2
Authority
JP
Japan
Prior art keywords
diode
type region
voltage
diode element
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013160707A
Other languages
English (en)
Other versions
JP2014053596A (ja
Inventor
剛 深沢
剛 深沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013160707A priority Critical patent/JP5924313B2/ja
Priority to US13/959,904 priority patent/US9478672B2/en
Priority to DE102013215427.5A priority patent/DE102013215427B4/de
Publication of JP2014053596A publication Critical patent/JP2014053596A/ja
Application granted granted Critical
Publication of JP5924313B2 publication Critical patent/JP5924313B2/ja
Priority to US15/274,664 priority patent/US9853168B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T13/00—Sparking plugs
    • H01T13/02—Details
    • H01T13/04—Means providing electrical connection to sparking plugs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ignition Installations For Internal Combustion Engines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、ＰＮ接合を有するダイオードに関する。
特許文献１には、点火装置の二次コイルと点火プラグの間に定電圧素子を設ける技術が開示されている。これによれば、点火プラグでの放電電圧が定電圧素子の降伏電圧に達すると、二次電流の一部が定電圧素子からグランドに流れ込むようになる。そのため、放電電圧が上記降伏電圧より高くなることを回避でき、ひいては点火プラグの長寿命化が図られる。
この種の定電圧素子としてアバランシェダイオードが挙げられるが、アバランシェダイオードの降伏電圧は温度依存性が極めて高いので、点火装置の放電電圧が温度に依存して変化してしまう。
そこで本発明者は、特許文献２に記載の半導体素子（図１３参照）に備えられているダイオード素子３２ｘを、点火装置の定電圧素子として利用することを検討した。このダイオード素子３２ｘは、複数のＮ型領域３２ａ、３２ｃおよび複数のＰ型領域３２ｂ、３２ｄを有しており、シリコン基板４０の表面に設けられた酸化膜４１上に、Ｐ型領域およびＮ型領域が交互に直列にＰＮ接合を形成している。これにより、ダイオード素子３２ｘは、複数のツェナーダイオードＤａ、Ｄｂ、Ｄｃ（図５参照）が各々逆向きに直列接続された等価回路となる。
そして、ツェナーダイオードＤａ、Ｄｂ、Ｄｃの順方向に電圧を印加したときの電圧（順方向電圧ＶＦ）の温度特性（図６（ａ）参照）と、逆方向に電圧を印加したときのツェナー電圧（逆方向耐圧ＶＲ）の温度特性（図６（ｂ）参照）とは逆になる。つまり、順方向電圧は高温であるほど低くなり、逆方向耐圧は高温であるほど高くなる。そのため、逆向きに接続された向かい合う１組のツェナーダイオードＤａ、Ｄｂは、温度特性による電圧値の増減を互いにキャンセルし合う。よって、ダイオード素子３２ｘのツェナー電圧の温度特性を小さくできる。
特公平６−８０８１３号公報 米国特許第５３６５０９９号明細書
点火装置の場合、ツェナー電圧が極めて高いことが定電圧素子に要求されるが、特許文献２に記載の半導体素子に搭載されたダイオード素子３２ｘは、このような高いツェナー電圧で用いることを想定していない。そこで本発明者は、特許文献２に記載のダイオード素子３２ｘのＰＮ接合の数を増やすことで、高いツェナー電圧を発揮させつつ温度特性を小さくすることを検討した。
さて、特許文献２に記載の半導体素子には、図１３中の符号４２にて例示されるパワーＭＯＳＦＥＴ或いはＩＧＢＴ素子とともに、ダイオード素子３２ｘが集積されている。そのため、各種半導体素子を形成するシリコン基板４０上にダイオード素子３２ｘを搭載した構成となっている。
ここで、ダイオード素子３２ｘはシリコン酸化膜４１上に形成され、シリコン基板４０と絶縁されている。したがって、上記検討の如く、ＰＮ接合の数を増やすことでダイオード素子３２ｘのツェナー電圧を高くしようとしても、シリコンの熱酸化で形成される厚さ１μｍ前後のシリコン酸化膜４１では、絶縁耐圧を高くするのに限界（せいぜい８００Ｖ程度）があるため、特許文献２に記載のダイオード素子３２ｘの構造のままでは、ツェナー電圧を十分に高めることはできないことが分かった。
しかも、シリコン酸化膜４１の厚み寸法を大きくしてシリコン酸化膜４１の絶縁耐圧向上を図ろうとすると、シリコン基板４０と酸化膜４１とでは熱膨張係数が大きく異なるため、熱膨張差に起因してシリコン酸化膜４１界面に大きな応力が発生してしまう。また、シリコンの熱酸化ではそもそも１μｍを大きく超える膜厚の酸化膜を形成することは困難である。
なお、上記問題は、点火装置の二次側に設けられる定電圧素子への利用に限らず、一次側に設けられるダイオードや点火装置以外の装置に設けられるダイオード等、高耐圧が要求されるダイオードでは同様に生じるものである。
本発明は、上記問題を鑑みてなされたもので、その目的は、ツェナー電圧の温度依存が小さく、かつツェナー電圧の値を十分に高くできるダイオードを提供することにある。
開示されたひとつの発明は上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、開示された発明の技術的範囲を限定するものではない。
開示された発明のひとつは、複数のＮ型領域および複数のＰ型領域を有し、Ｎ型領域およびＰ型領域が交互に直列にＰＮ接合を形成したダイオード素子と、電気絶縁性を有する絶縁基板と、を備え、Ｎ型領域およびＰ型領域は、絶縁基板上に形成され、かつ、多結晶シリコンカーバイドまたは単結晶シリコンカーバイド中に形成され、１組のＮ型領域およびＰ型領域からなる単位ダイオードのツェナー電圧が、２０Ｖ以上２８Ｖ以下であることを特徴とする。
上記発明によれば、ＰＮ接合が交互に直列に接続されてダイオード素子を形成するので、ダイオード素子は、複数のダイオードＤａ、Ｄｂ、Ｄｃ（図５参照）が各々逆向きに直列接続された等価回路となる。そのため、逆向きに接続された向かい合う１組のダイオードＤａ、Ｄｂは、温度特性による電圧値の増減を互いにキャンセルし合う。よって、ツェナー電圧の温度依存性を小さくできる。
ここで、上記発明に反して、例えば半導体基板上に絶縁膜を介してＮ型領域およびＰ型領域を形成する場合（特許文献２参照）には、絶縁膜の耐圧を十分に大きくすることは困難である。これに対し上記発明では、Ｎ型領域およびＰ型領域を絶縁基板３１上に形成しているので、上述した絶縁膜を不要にできるとともに、絶縁基板の耐圧を十分に大きくすることを容易に実現できる。よって、絶縁基板の耐圧を十分に確保しつつ、ＰＮ接合の数を増やすことでダイオードのツェナー電圧の値を十分に高くできる。
本発明の第１実施形態にかかるダイオードが適用された、点火システムを示す図。 図１のダイオード単体を示す斜視図。 図２の平面図。 図３の断面図。 第１実施形態にかかるダイオードの等価回路図。 第１実施形態にかかるダイオードの温度特性を示す図。 本発明の第２実施形態にかかるダイオードを示す図。 本発明の第３実施形態にかかるダイオードを示す図。 本発明の第４実施形態にかかるダイオードを示す図。 本発明の第５実施形態にかかるダイオードを示す図。 本発明の第７実施形態にかかるダイオードを示す図。 本発明の第８実施形態にかかるダイオードを示す図。 従来のダイオード素子を示す断面図。
以下、本発明にかかるダイオードの各実施形態について、図面を参照しつつ説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付しており、同一符号の部分についてはその説明を援用する。
（第１実施形態）
図１に示すように、本実施形態にかかるダイオードＤ１は、内燃機関に搭載された点火システムに適用されている。この点火システムは、一次コイル１１および二次コイル１２を有する点火コイル１０と、一次コイル１１への通電オンオフを制御するイグナイタ１３と、二次コイル１２に接続された点火プラグ２０と、を備える。図１の例では、点火コイル１０にイグナイタ１３を内蔵させている。
イグナイタ１３は、ＩＧＢＴ等のスイッチング素子を有し、外部からの点火指令信号に基づきスイッチング素子をオンオフ作動させることで、一次コイル１１への通電オンオフを制御する。具体的には、先ず、スイッチング素子をオン作動させて一次コイル１１への通電を開始させる。その後、スイッチング素子をオフ作動させて一次コイル１１への通電を遮断させる。この遮断に伴い二次コイル１２の電圧（二次電圧）が昇圧され、点火プラグ２０にて放電が生じる。
さて、内燃機関での燃焼状態が高圧縮かつ希薄燃焼であるほど、点火プラグ２０における放電電圧（二次電圧）の要求値が高くなる。ここで、放電期間中、放電開始直後に放電電圧はピーク値（ピーク電圧）となるが、上記要求値が高くなるにしたがいピーク電圧も高くなる。すると、高いピーク電圧が点火プラグ２０に印加されることが原因で、点火プラグ２０等の損傷が懸念されるようになる。
この懸念を解消すべく、本実施形態では、点火コイル１０の二次側にダイオードＤ１を接続している。より具体的に説明すると、ダイオードＤ１は点火プラグ２０と並列に接続されており、ダイオードＤ１の一端は二次コイル１２に接続され、ダイオードＤ１の他端は接地されている。ダイオードＤ１は、複数のツェナーダイオードＤａ、Ｄｂ、Ｄｃ（図５参照）が各々逆向きに直列接続された等価回路となるように構成されている。
したがって、放電電圧がダイオードＤ１のツェナー電圧を超えて大きくなると、二次コイル１０を流れる二次電流は、ダイオードＤ１を通じて接地側へ流れ込むようになる。これにより、点火プラグ２０にツェナー電圧以上の電圧が印加されることは回避される。つまり、放電電圧のピーク値はツェナー電圧を超えないように制限される。要するに、ダイオードＤ１は、ツェナー電圧を超えた電圧を点火プラグ２０へ印加させないように機能する定電圧ダイオードであると言える。
図２に示すように、ダイオードＤ１は、半導体チップ３０および該半導体チップ３０に接続されたリード端子３０ｂ、３０ｃを、モールド樹脂３０ａでモールドして構成されている。図３および図４に示すように、半導体チップ３０は、絶縁基板３１と、該絶縁基板３１上に形成されたダイオード素子３２と、ダイオード素子３２を絶縁基板３１の反対側から被覆する絶縁被覆層３３と、ダイオード素子３２に接続された電極３４と、を備えて構成されている。
ダイオード素子３２は、複数のＮ型領域３２ａ、３２ｃおよび複数のＰ型領域３２ｂ、３２ｄを有し、これらのＮ型領域３２ａ、３２ｃおよびＰ型領域３２ｂ、３２ｄが交互に直列にＰＮ接合を形成している。隣接する１組のＮ型領域３２ａおよびＰ型領域３２ｂの、通電方向（図４の左右方向）の長さは、１．５μｍ〜５μｍであることが望ましい。
図３および図４の例では、これらの両領域が直線的に１列に並ぶように形成されている。そのため、モールド樹脂３０ａは、ダイオード素子３２の長手方向（図２〜図４の左右方向）に延びる円柱形状に形成されている。ダイオード素子３２の端部には電極３４が接続されている。ダイオード素子３２は、絶縁基板３１および絶縁被覆層３３に挟まれて密閉されているが、一対の電極３４は絶縁被覆層３３から露出している。図３および図４では図示を省略しているが、電極３４には図２に示すリード端子３０ｂ、３０ｃが接続されている。
絶縁基板３１は、ダイオード素子３２に比べて十分な厚みがあり、剛性を有している。絶縁基板３１の材質の具体例としては、石英ガラス、サファイア、セラミック等の絶縁体が挙げられる。特に、石英ガラスやサファイア或いはアルミナセラミックスをウェハ状に形成したものを絶縁基板３１に用いて好適である。
図４の例では、ダイオード素子３２の厚み寸法は１μｍ、通電方向長さは２０ｍｍ（３．５μｍ×５７００組）であり、ダイオード素子３２の材質には多結晶シリコンを採用している。
先述した通り、ダイオード素子３２は、複数のツェナーダイオードＤａ、Ｄｂ、Ｄｃ（図５参照）が各々逆向きに直列接続されている。ツェナーダイオードＤａ、Ｄｂ、Ｄｃの各々は、１組のＮ型領域３２ａおよびＰ型領域３２ｂから構成されており、以下、この構成による技術的意義を説明する。
ツェナーダイオードＤａ、Ｄｂ、Ｄｃの各々について、順方向に電圧を印加したときの電圧（順方向電圧）の温度特性（図６（ａ）参照）と、逆方向に電圧を印加したときのツェナー電圧（逆方向耐圧）の温度特性（図６（ｂ）参照）とは逆になる。つまり、順方向電圧は高温であるほど低くなり、逆方向耐圧は高温であるほど高くなる。そのため、逆向きに接続された向かい合う１組のツェナーダイオードＤａ、Ｄｂは、温度特性による電圧値の増減を互いにキャンセルし合う。よって、ダイオード素子３２（ダイオードＤ１）のツェナー電圧の温度特性を小さくできる。
図６（ｃ）は、上記構成によるダイオードＤ１を用いた本実施形態において、点火プラグ２０の放電電圧のピーク値と環境温度との関係を試験した結果を示す。この試験結果は、ダイオードＤ１の温度特性が小さくなっていることに起因して、点火プラグ２０の放電電圧（ピーク電圧）を温度に依存すること無く安定化できる。また、多数組（図４の例では５７００組）のＮ型およびＰ型領域を直列接続することで、ダイオードＤ１のツェナー電圧を所望の値（例えば３６ｋＶ）にまで高めている。
図４の例では、絶縁基板３１の厚み寸法は０．５ｍｍである。要するに、絶縁基板３１は膜状ではなく、ダイオード素子３２を変形させないように支持できる剛性を有している。また、図４の例では、絶縁基板３１が２００ｋＶの絶縁耐圧を有するように、絶縁基板３１の材質および厚み寸法は設定されている。要するに、ダイオードＤ１のツェナー電圧（例えば３６ｋＶ）に比べて十分に大きな耐圧を有するように、絶縁基板３１の材質および厚み寸法は設定されている。
次に、上述した構造のダイオードＤ１を製造する手順（製造方法）の、一実施例について説明する。
先ず、絶縁基板３１の母材となる石英ウェハ上に、多結晶シリコンをＣＶＤ（Chemical Vapor Deposition）法で堆積させる。次に、多結晶シリコンの全面にＢ（ボロン）をイオン注入して拡散させる。これにより、Ｐ型多結晶シリコンを石英ウェハ上に形成する。次に、ダイオード領域をエッチングし、レジストをマスクとしてＰ（リン）をイオン注入して拡散させる。この状態で熱処理することにより、絶縁基板３１上の所望する箇所にＮ型領域３２ａ、３２ｃおよびＰ型領域３２ｂ、３２ｄが交互に並ぶように形成される。つまり、絶縁基板３１上にダイオード素子３２が形成される。
次に、多結晶シリコンを熱酸化して、ダイオード素子３２の表面に二酸化シリコン（ＳｉＯ２）を形成する。次に、二酸化シリコンの上にＰＳＧ（リンシリケートガラス）をＣＶＤ法で堆積させる。次に、ＰＳＧにコンタクトホールを形成する。このコンタクトホールは、ダイオード素子３２の端部であって電極３４を形成させる位置にあけられる。次に、ＰＳＧ上にＡｕ／Ｎｉ／Ｔｉをスパッタリングする。次に、スパッタリングした金属層をフォトリソグラフィによりパターニングして、ダイオード素子３２の端部に電極３４を形成する。
次に、絶縁基板３１上のダイオード素子３２および電極３４に、ポリイミドを塗布して、フォトリソグラフィにより電極３４上に開孔部を形成した絶縁被覆層３３を形成する。以上により、ツェナーダイオードウェハが完成する。次に、このようにして完成したツェナーダイオードウェハをダイシングして１つ１つの半導体チップ３０に切り取る。次に、半導体チップ３０の電極３４にリード端子３０ｂ、３０ｃを半田付けにより接続する。次に、半導体チップ３０およびリード端子３０ｂ、３０ｃの全体をポリイミドでコーティングする。次に、コーティングされた半導体チップ３０の全体をトランスファーモールドする。これにより、半導体チップ３０を内包するモールド樹脂３０ａからリード端子３０ｂ、３０ｃが延出する形状の、図２に示すダイオードＤ１が完成する。
以上により、本実施形態によれば、ＰＮ接合が交互に直列に接続されてダイオード素子３２を形成する。そのため、逆向きに接続された向かい合う１組のダイオードＤａ、Ｄｂは、温度特性による電圧値の増減を互いにキャンセルし合うこととなり、見かけ上、ダイオードＤ１の温度特性を小さくでき、ツェナー電圧の温度依存を小さくできる。よって、点火プラグ２０の放電電圧（ピーク電圧）を温度に依存すること無く安定化できる。
また、本実施形態によれば、Ｎ型およびＰ型領域を絶縁基板３１上に形成しているので、絶縁基板３１の耐圧を十分に大きくすることを容易に実現できる。よって、Ｎ型領域３２ａ、３２ｃおよびＰ型領域３２ｂ、３２ｄが絶縁基板３１により短絡することを回避しつつ、ＰＮ接合の数を増やすことでダイオードＤ１のツェナー電圧の値を十分に高くできる。
さらに、本実施形態によれば、以下に列挙する（ａ）〜（ｃ）の効果も発揮される。
（ａ）本実施形態では、Ｎ型領域３２ａ、３２ｃおよびＰ型領域３２ｂ、３２ｄを、多結晶シリコン中に形成している。これによれば、Ｎ型領域３２ａ、３２ｃおよびＰ型領域３２ｂ、３２ｄを交互に直列に絶縁基板３１上に形成することを、ＣＶＤ法で容易に実現できるようになる。また、単結晶シリコンにＮ型領域およびＰ型領域を形成する場合には、単結晶シリコンの底部まで不純物を拡散させるための熱処理時間を要するが、多結晶シリコン中に形成する本実施形態によれば、熱処理時間を短くできる。つまり、多結晶シリコンは、粒界の存在により単結晶シリコンより不純物の拡散係数が大きいからである。
（ｂ）ここで、本実施形態に反して、図８に例示する如くＮ型領域３２ａ、３２ｃおよびＰ型領域３２ｂ、３２ｄを蛇行させた場合には、蛇行間のクリアランス（図８中の符号ＣＬ参照）を十分に大きく設定して、蛇行間で絶縁破壊することの回避を図る必要がある。これに対し本実施形態では、両領域を絶縁基板３１上で直線的に１列に並ぶように形成している。そのため、上記クリアランスＣＬにおける短絡の懸念を解消できる。
（ｃ）本実施形態では、点火コイル１０の二次側に接続され、ツェナー電圧を超えた電圧を点火プラグ２０へ印加させないように機能する定電圧ダイオードとして、ダイオードＤ１を適用させている。このように、二次側に接続されるダイオードの場合、極めて高い電圧（数十ｋＶ）が印加されることとなるので、ダイオードに高い耐圧が要求される。この点、ツェナー電圧の値を十分に高くできるといった本実施形態による先述した効果が、好適に発揮されるようになる。
（第２実施形態）
上記第１実施形態では、１つの半導体チップ３０（つまり１つのダイオード素子３２）をモールドしてダイオードＤ１を形成しているが、図７に示す本実施形態では、複数の半導体チップ３０を一体にするようモールドしてダイオードＤ２を形成している。
具体的には、図３および図４と同じ構造の半導体チップ３０を、リードフレーム３０ｄ上に複数並べて配置している。図７の例では、半導体チップ３０の長手方向が同一方向に揃うように並べて配置している。そして、これら複数の半導体チップ３０が直列に電気接続されるよう、各半導体チップ３０の電極３４をワイヤＷで接続している。リードフレーム３０ｄは銅等の金属製で電導性を有する。
ここで、ＰＮ接合の数を増やすことでダイオードＤ２のツェナー電圧の値を十分に高くしていることは、上記第１実施形態にて説明した通りであるが、図３および図４の如く１つの半導体チップ３０で構成しようとすると、上記数を増やすことに起因してダイオードの全長が長くなり、所定部位に搭載することが困難になる場合がある。
この点を鑑みた本実施形態では、Ｐ型領域およびＮ型領域が所定方向（図７の上下方向）に１列に並ぶように形成されたダイオード素子３２を有する半導体チップ３０を複数備える。そして、複数の半導体チップ３０をワイヤボンディングして直列に電気接続する。また、Ｎ型およびＰ型領域３２ａ、３２ｃ、３２ｂ、３２ｄが蛇行するように、複数の半導体チップ３０をリードフレーム３０ｄ上に配置している。
これにより、ダイオードＤ２の全長が所定方向に長い棒状になることを回避して、ダイオードＤ２の外形形状を矩形状にできる。よって、棒状では搭載しにくい所定部位に対しても容易に搭載可能となる。
（第３実施形態）
上記第２実施形態では、Ｎ型およびＰ型領域３２ａ、３２ｃ、３２ｂ、３２ｄが所定方向（図７の上下方向）に１列に並んだ状態の複数の半導体チップ３０を、所定方向と垂直な方向（図７の左右方向）に並べてワイヤボンディングすることで、Ｎ型およびＰ型領域３２ａ、３２ｃ、３２ｂ、３２ｄが蛇行するように配置している。これに対し、図８に示す本実施形態では、Ｎ型およびＰ型領域３２ａ、３２ｃ、３２ｂ、３２ｄが直列にＰＮ接合を形成することで１列になった状態の半導体チップ３０を、蛇行するように形成してリードフレーム３０ｄ上に配置している。なお、図８の例では、複数本の半導体チップ３０を並列に配置するとともに、電気的にも並列接続している。
このような構成による本実施形態によっても、上記第２実施形態と同様にしてダイオードＤ３の外形形状を矩形状にできる。よって、棒状では搭載しにくい所定部位に対しても容易に搭載可能となる。
（第４実施形態）
上記第２実施形態では、各半導体チップ３０の電極３４をワイヤＷで直接電気接続しているが、図９に示す本実施形態では、複数の半導体チップ３０の電極３４をリードフレーム３０ｄに接続することで、リードフレーム３０ｄを介して半導体チップ３０を直列に接続している。図９の例では、第１のダイオード素子および第２のダイオード素子の２つをダイオードＤ４は備える。なお、第１のダイオード素子３０の一端と電気接続されたプラス端子がリード端子３０ｂに相当し、第２のダイオード素子の一端と電気接続されたマイナス端子がリード端子３０ｃに相当する。なお、第１のダイオード素子３０の他端と第２のダイオード素子の他端とが、リードフレーム３０ｄおよびワイヤＷを介して接続されている。
第１のダイオード素子が有するＰＮ接合の数と、第２のダイオード素子が有するＰＮ接合の数は同じである。このことは、第１および第２のダイオード素子の中間位置で、リードフレーム３０ｄと電気接続されていることを意味する。そのため、プラス端子３０ｂの電位とマイナス端子３０ｃの電位の中間の値が、リードフレーム３０ｄの電位となる。
ここで、図９（ｂ）では図示を省略しているが、ダイオード素子３２とリードフレーム３０ｄとの間には絶縁基板３１が介在している。そのため、リードフレーム３０ｄとプラス端子３０ｂとの電位差、およびリードフレーム３０ｄとマイナス端子３０ｃとの電位差が大きいほど、絶縁基板３１に要求される耐圧が大きくなる。
この点を鑑みた本実施形態では、第１および第２のダイオード素子３２の中間位置で、リードフレーム３０ｄと電気接続させることで、第１および第２のダイオード素子３２のいずれにおいても、上記電位差が大きくなることの抑制を図ることができる。そのため、絶縁基板３１に要求される耐圧を小さくできる。
（第５実施形態）
上記第４実施形態では、第１および第２のダイオード素子３２の両方を、リードフレーム３０ｄの一方の面（表面）に搭載しているが、図１０に示す本実施形態では、第１のダイオード素子３２をリードフレーム３０ｄの表面に搭載し、第２のダイオード素子３２をリードフレーム３０ｄの裏面に搭載している。これによれば、リードフレーム３０ｄの幅方向（図９および図１０の左右方向）において、ダイオードＤ５を小型化できる。
（第６実施形態）
本実施形態では、図２に示すダイオードＤ１を点火プラグ２０上に搭載されるコイル、いわゆるプラグトップコイル（以下、ＰＴＣ１０Ｓと記載）に内蔵させている（図１１参照）。
ＰＴＣ１０Ｓは、先述した一次コイル１１、二次コイル１２、イグナイタ１３を、ダイオードＤ１とともに樹脂にて一体に形成した構造体である。なお、ＰＴＣ１０Ｓは、点火プラグ２０を接続するソケット１０ａを備える。また、一次コイル１１への電源供給ライン、およびイグナイタ１３への点火指令信号ラインを有するコネクタ１０ｂを備える。
本実施形態にかかるダイオードＤ１は円柱形状である。この円柱形状のダイオードＤ１は、一次コイル１１および二次コイル１２と並べて配置されている。すなわち、両コイル１１、１２の中心線とダイオードＤ１の中心線とが平行になるよう、ダイオードＤ１はＰＴＣ１０Ｓに内蔵されている。
（第７実施形態）
本実施形態では、図７〜図１０に記載のダイオードＤ２〜Ｄ５をＰＴＣ１０Ｓに内蔵させている（図１２参照）。
本実施形態にかかるダイオードＤ２〜Ｄ５は立方体形状である。この立方体形状のダイオードＤ２〜Ｄ５は、一次コイル１１および二次コイル１２と並べて配置されている。すなわち、ＰＴＣ１０Ｓのうち、二次コイル１２に対して一次コイル１１の反対側部分にダイオードＤ２〜Ｄ５は配置されている。
（第８実施形態）
ここで、点火プラグ２０の放電電圧が高すぎると、点火プラグ２０の電極消耗を抑制する点で望ましくない。一方、放電電圧が低すぎると、点火プラグ２０での安定した放電を維持させる点で望ましくない。これらの点を鑑みると、点火プラグ２０の放電電圧は、−３０℃〜１２０℃の使用温度範囲において３２〜３８ｋＶ（より好ましくは３３〜３７ｋＶ）であることが望ましい。
そして、ダイオードＤ１〜Ｄ５のツェナー電圧Ｖｚは、点火プラグ２０での放電電圧と等しくなる。したがって、ツェナー電圧Ｖｚは、−３０℃〜１２０℃の使用温度範囲において３２〜３８ｋＶ（より好ましくは３３〜３７ｋＶ）であることが望ましい。
ツェナー電圧Ｖｚは、温度に対して略直線的に変化し、Ｖｚ＝Ｖ０・（１＋Ｋ・Ｔ）との式で表される。Ｖ０は０℃でのＶｚ（３３．８ｋＶ）である。Ｋはツェナー電圧温度係数である。この式から、Ｋを７００ｐｐｍ／℃以下にすれば、放電電圧を先述した範囲３２〜３８ｋＶにすることができる。
これらの点を鑑み、本実施形態では、ツェナー電圧温度係数が７００ｐｐｍ／℃以下となるように製造されている。具体的には、Ｐ型領域およびＮ型領域のキャリア濃度を調整することで、ツェナー電圧温度係数が７００ｐｐｍ／℃以下となるように調整している。そのため、点火プラグ２０の電極消耗抑制と安定した放電の維持とを図ることができる。
（第９実施形態）
上記第１実施形態では、Ｎ型およびＰ型領域を多結晶シリコン中に形成している。これに対し、本実施形態では、Ｎ型およびＰ型領域を単結晶シリコン中に形成している。なお、複数のダイオードが各々逆向きに直列接続された等価回路になるように形成する点では、上記各実施形態と本実施形態とは同じ構成である。
本実施形態にかかるダイオードの製造方法の具体例を以下に説明する。先ず、サファイアウェハ上に単結晶シリコンをエピタキシャル成長させたＳＯＳ（Silicon On Sapphire）ウェハを製造する。次に、ＳＯＳウェハの単結晶シリコン層に対して、上記第１実施形態と同様のフォトリソグラフィ、イオン注入、拡散および電極形成等の処理を施して、ツェナーダイオードウェハを完成させる。さらに、上記第１実施形態と同様にしてツェナーダイオードウェハをダイシングして１つ１つの半導体チップ３０に切り取り、リード端子３０ｂ、３０ｃの半田付け、トランスファーモールド等を実施して、ダイオードＤ１を完成させる。
以上により、本実施形態によれば、Ｎ型およびＰ型領域を単結晶シリコン中に形成するので、動作抵抗を低く抑えた高性能のダイオードＤ１を製造できる。
（第１０実施形態）
上記第９実施形態では、サファイアウェハ上に単結晶シリコンを形成しているが、本実施形態では、絶縁膜を内包した貼り合せウェハによるＳＯＩ（Silicon On Insulator）層中に単結晶シリコンを形成している。次に、このウェハ全体をフッ酸水溶液中に浸し、ダイオードの形成されたＳＯＩ層のみを剥離（リフトオフ）させる。これにより、薄膜状のダイオードウェハが形成される。次に、この薄膜状ダイオードウェハを石英ガラス基板に載せ、熱処理を施す。次に、表面に電極を形成し、石英ガラス基板上の単結晶シリコンからなるダイオード素子が完成する。このダイオード素子は、複数のダイオードが各々逆向きに直列接続された等価回路となっている。さらに、上記第１実施形態と同様にしてツェナーダイオードウェハをダイシングして１つ１つの半導体チップ３０に切り取り、リード端子３０ｂ、３０ｃの半田付け、トランスファーモールド等を実施して、ダイオードＤ１を完成させる。
以上により、本実施形態によっても、Ｎ型およびＰ型領域を単結晶シリコン中に形成するので、順方向電圧ＶＦを低く抑えた高性能のダイオードＤ１を製造できる。
（第１１実施形態）
上記各実施形態では、絶縁基板３１上に多結晶シリコンまたは単結晶シリコンを形成し、そのシリコン中にＮ型領域３２ａ、３２ｃおよびＰ型領域３２ｂ、３２ｄを形成している。これに対し本実施形態では、絶縁基板３１上に多結晶シリコンカーバイドまたは単結晶シリコンカーバイドを形成し、そのシリコンカーバイド中にＮ型領域３２ａ、３２ｃおよびＰ型領域３２ｂ、３２ｄを形成している。例えば、図２〜図４に示すダイオードＤ１において、Ｎ型領域３２ａ、３２ｃおよびＰ型領域３２ｂ、３２ｄの形成に用いられるシリコンを、シリコンカーバイドに置き換えて、本実施形態に係るダイオードを製造する。
多結晶シリコンカーバイドを用いる場合、高温のＣＶＤ法によって絶縁基板３１上に多結晶シリコンカーバイドを形成する。そのため、絶縁基板３１には耐熱性の高いサファイアを用いることが望ましい。そして、多結晶シリコンカーバイド中へ不純物のイオンを注入してＮ型領域３２ａ、３２ｃおよびＰ型領域３２ｂ、３２ｄを形成する。上記不純物の具体例としては、Ｎ型領域３２ａ、３２ｃ形成の場合には窒素Ｎ、Ｐ型領域３２ｂ、３２ｄ形成の場合にはアルミニウムＡｌまたはボロンＢが挙げられる。
シリコンカーバイドの場合、シリコンに比べて不純物の拡散係数が極めて小さい。そのため、多段の高加速電圧でのイオン注入（多段イオン注入）を実施した後、活性化アニール処理を行なうことが望ましい。これによれば、イオン注入により導入された不純物が電気的に活性化され、その結果、深さ方向における不純物濃度の均一化を図ることができる。
ここで、ツェナー電圧温度係数Ｋが７００ｐｐｍ／℃以下であることが望ましいことは、上記第８実施形態にて先述した通りである。そして、シリコンカーバイドの場合、１組のＮ型領域およびＰ型領域からなる単位ダイオードのツェナー電圧を２０Ｖ以上２８Ｖ以下に製造すると、ツェナー電圧温度係数Ｋは略ゼロとなる。したがって、単位ダイオードのツェナー電圧を２４Ｖとすれば、３６ｋＶのツェナーダイオードを形成するためには、１５００組の単位ダイオードを直列接続すればよい。これに対し、シリコンを用いた上記第１実施形態では、３６ｋＶのツェナーダイオードを形成するためには５７００組の単位ダイオードを直列接続することを要する。
さて、単位ダイオードの通電方向長さ（ＰＮ接合のラインアンドスペース）が短すぎると、Ｐ型領域から延びた空乏層と、Ｎ型領域から延びた空乏層とがつながるパンチスルー現象が生じるようになり、所望のツェナー電圧が得られなくなる。このパンチスルーが生じない限界長さは、シリコンカーバイドの場合にはシリコンよりも短くなる。例えば、多結晶シリコンカーバイドにより製造された単位ダイオードの場合、パンチスルー限界長さは１．０μｍである。これに対し、多結晶シリコンにより製造された単位ダイオードの場合、パンチスルー限界長さは１．５μｍである。
このように、本実施形態によれば、単位ダイオードを直列接続する組数を少なくでき、かつ、単位ダイオードの全長を短くできる。よって、ダイオードの全長を短くして小型化を図ることができる。
（他の実施形態）
本発明は上記実施形態の記載内容に限定されず、以下のように変更して実施してもよい。また、各実施形態の特徴的構成をそれぞれ任意に組み合わせるようにしてもよい。
・上記第１実施形態では、絶縁基板３１の母材として石英ウェハを採用しているが、サファイアウェハを採用してもよい。また、上記第１０および第１０実施形態では、絶縁基板３１の母材としてサファイアウェハを採用しているが、石英ウェハを採用してもよい。また、絶縁基板としてサファイアと同じＡｌ２Ｏ３（酸化アルミニウム）を主成分とするセラミックスからなるアルミナウェハを使用してもよい。この場合、単結晶のサファイアよりも低コストにすることができる。
・上述した各種ダイオードＤ１〜Ｄ５は、複数の単位ダイオードを逆接続した回路と等価回路となるように構成されているが、上記単位ダイオードの耐圧が６Ｖ以上７Ｖ以下となるようにダイオードＤ１〜Ｄ５を製造することが望ましい。これによれば、図６（ｃ）に示す放電電圧（ツェナー電圧）の温度特性を小さくできる。つまり、放電電圧を温度に依存すること無く安定化させることを促進できる。
・上記単位ダイオードの通電方向長さは、１．５μｍ以上５μｍ以下であることが望ましい。これら数値の技術的意義を以下に説明する。単位ダイオードのツェナー電圧を６．３Ｖに設定すると、ダイオード素子３２全体のツェナー電圧の温度依存性を無くすことができる。そして、このようにツェナー電圧を６．３Ｖに設定した場合、単位ダイオードの長さを１．５μｍ未満にすると、Ｐ型領域から延びた空乏層と、Ｎ型領域から延びた空乏層とがつながるパンチスルー現象が生じるようになり、所望のツェナー電圧が得られなくなる。したがって、上述の如く１．５μｍ以上であることが望ましい。また、５μｍを超えて単位ダイオードを長くすると、全長が長くなるばかりでなく動作抵抗が大きくなるので、５μｍ以下であることが望ましい。
・上記第９実施形態ではダイオードを単結晶シリコン中に形成しているが、サファイア上にＣＶＤ法で成長させた多結晶シリコンであってもよい。
・上記第１１実施形態では、ＣＶＤ法により絶縁基板３１上にシリコンカーバイドを形成し、そのシリコンカーバイドにイオン注入法で不純物を添加している。これに対し、絶縁基板３１上にシリコンカーバイド（例えば多結晶シリコンカーバイド）をＣＶＤ法で堆積させる際に、原料ガス中に不純物を添加し、シリコンカーバイドの形成と同時に不純物によるキャリア形成を実施してもよい。この場合、絶縁基板３１にサファイア、シリコンカーバイドに多結晶シリコンカーバイドを用いることが望ましい。
・さらに、シリコンカーバイド膜をサファイア基板上に成長させる際に、成長温度を高め、エピタキシャル成長により単結晶シリコンカーバイドを形成するようにしてもよい。単結晶シリコンカーバイドを形成した場合、多結晶シリコンカーバイドに比べて動作抵抗を低減できる利点がある。
３１…絶縁基板、３２…ダイオード素子、３２ａ、３２ｃ…Ｎ型領域、３２ｂ、３２ｄ…Ｐ型領域、Ｄ１〜Ｄ５…ダイオード。

Claims (9)

  1. 複数のＮ型領域（３２ａ、３２ｃ）および複数のＰ型領域（３２ｂ、３２ｄ）を有し、前記Ｎ型領域および前記Ｐ型領域が交互に直列にＰＮ接合を形成したダイオード素子（３２）と、
    電気絶縁性を有する絶縁基板（３１）と、
    を備え、
    前記Ｎ型領域および前記Ｐ型領域は、前記絶縁基板上に形成され、かつ、多結晶シリコンカーバイドまたは単結晶シリコンカーバイド中に形成され、
    １組の前記Ｎ型領域および前記Ｐ型領域からなる単位ダイオードのツェナー電圧が、２０Ｖ以上２８Ｖ以下であることを特徴とするダイオード。
  2. 前記Ｎ型領域および前記Ｐ型領域を単結晶シリコンカーバイド中に形成することにより、前記ダイオード素子は薄膜状に形成され、
    当該薄膜状のダイオード素子を前記絶縁基板に貼り付けて構成されていることを特徴とする請求項１に記載のダイオード。
  3. 前記Ｐ型領域および前記Ｎ型領域が直列にＰＮ接合を形成することで１列になった状態の前記ダイオード素子を、蛇行するように配置したことを特徴とする請求項１または２に記載のダイオード。
  4. 前記ダイオード素子は、前記Ｐ型領域および前記Ｎ型領域が所定方向に１列に並ぶように形成されており、
    複数の前記ダイオード素子を、ワイヤボンディングして直列に電気接続するとともに、前記Ｐ型領域および前記Ｎ型領域が蛇行するように配置したことを特徴とする請求項１または２に記載のダイオード。
  5. 前記ダイオード素子は、前記Ｐ型領域および前記Ｎ型領域が前記絶縁基板上で直線的に１列に並ぶように形成されていることを特徴とする請求項１または２に記載のダイオード。
  6. 前記ダイオード素子を複数備えるとともに、
    前記複数のダイオード素子が前記絶縁基板を介して搭載されているリードフレームと、
    前記複数のダイオード素子のうち第１のダイオード素子の一端と電気接続されたプラス端子と、
    前記複数のダイオード素子のうち第２のダイオード素子の一端と電気接続されたマイナス端子と、
    を備え、
    前記第１のダイオード素子の他端と、前記第２のダイオード素子の他端とを、前記リードフレームを介して接続したことを特徴とする請求項１〜５のいずれか１つに記載のダイオード。
  7. 前記第１のダイオード素子は前記リードフレームの表面に搭載され、
    前記第２のダイオード素子は前記リードフレームの裏面に搭載されていることを特徴とする請求項６に記載のダイオード。
  8. 前記ダイオード素子のツェナー電圧をＶｚ、前記ダイオード素子の温度をＴ、その温度がゼロ℃の時の前記ツェナー電圧ＶｚをＶ０とし、Ｖｚ＝Ｖ０（１＋ＫＴ）との式で表されるＫをツェナー電圧温度係数Ｋとした場合において、
    前記ツェナー電圧温度係数Ｋが、７００ｐｐｍ／℃以下であることを特徴とする請求項１〜７のいずれか１つに記載のダイオード。
  9. 内燃機関に搭載された点火コイルの二次側に接続され、ツェナー電圧を超えた電圧を点火プラグへ印加させないように機能する定電圧ダイオードとして適用されていることを特徴とする請求項１〜８のいずれか１つに記載のダイオード。
JP2013160707A 2012-08-06 2013-08-01 ダイオード Active JP5924313B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013160707A JP5924313B2 (ja) 2012-08-06 2013-08-01 ダイオード
US13/959,904 US9478672B2 (en) 2012-08-06 2013-08-06 Diode
DE102013215427.5A DE102013215427B4 (de) 2012-08-06 2013-08-06 Diode
US15/274,664 US9853168B2 (en) 2012-08-06 2016-09-23 Diode

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012174282 2012-08-06
JP2012174282 2012-08-06
JP2013160707A JP5924313B2 (ja) 2012-08-06 2013-08-01 ダイオード

Publications (2)

Publication Number Publication Date
JP2014053596A JP2014053596A (ja) 2014-03-20
JP5924313B2 true JP5924313B2 (ja) 2016-05-25

Family

ID=49944209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013160707A Active JP5924313B2 (ja) 2012-08-06 2013-08-01 ダイオード

Country Status (3)

Country Link
US (2) US9478672B2 (ja)
JP (1) JP5924313B2 (ja)
DE (1) DE102013215427B4 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484338B2 (en) * 2013-10-09 2016-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Diode string implementation for electrostatic discharge protection

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA941515A (en) 1971-07-12 1974-02-05 Rca Corporation Gate protective device for insulated gate field-effect transistors
JPS4953667U (ja) * 1972-08-21 1974-05-11
JPS4953667A (ja) * 1972-09-25 1974-05-24
JPS4964375A (ja) * 1972-10-20 1974-06-21
JPS59175164A (ja) * 1983-03-24 1984-10-03 Seiko Epson Corp 半導体装置
JPH0680313B2 (ja) * 1985-02-04 1994-10-12 日本電装株式会社 内燃機関の点火装置
JPH02185069A (ja) * 1988-12-02 1990-07-19 Motorola Inc 高エネルギー阻止能力及び温度補償された阻止電圧を具備する半導体デバイス
DE4108611A1 (de) * 1990-12-22 1992-06-25 Bosch Gmbh Robert Hochspannungsbauelement
JPH05304282A (ja) 1991-07-25 1993-11-16 Nec Corp 集積回路装置
DE4133253A1 (de) 1991-10-08 1993-04-15 Bosch Gmbh Robert Zuendanlage fuer brennkraftmaschinen
JPH05251632A (ja) * 1992-03-05 1993-09-28 Fuji Electric Co Ltd 半導体装置
DE9206399U1 (de) 1992-05-12 1992-07-23 BASF Magnetics GmbH, 6800 Mannheim Stützkern für aufgewickelte Aufzeichnungsträger
EP1064684A1 (de) 1999-01-15 2001-01-03 Infineon Technologies AG Randabschluss für ein halbleiterbauelement, schottky-diode mit einem randabschluss und verfahren zur herstellung einer schottky-diode
JP4917709B2 (ja) * 2000-03-06 2012-04-18 ローム株式会社 半導体装置
JP4300223B2 (ja) * 2006-06-30 2009-07-22 株式会社 日立ディスプレイズ 照明装置および照明装置を用いた表示装置
JP2008177328A (ja) * 2007-01-18 2008-07-31 Denso Corp 半導体装置およびその製造方法
JP5213350B2 (ja) * 2007-04-26 2013-06-19 関西電力株式会社 炭化珪素ツェナーダイオード
US20090096073A1 (en) * 2007-10-16 2009-04-16 Kabushiki Kaisha Toshiba Semiconductor device and lead frame used for the same
JP2009130130A (ja) * 2007-11-22 2009-06-11 Denso Corp ダイオード及びその製造方法
US8174047B2 (en) * 2008-07-10 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101824124B1 (ko) * 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2011165833A (ja) * 2010-02-08 2011-08-25 Toshiba Corp Ｌｅｄモジュール
JP5708007B2 (ja) 2011-02-17 2015-04-30 セイコーエプソン株式会社 不揮発性記憶装置、集積回路装置、及び電子機器
US8492866B1 (en) * 2012-01-09 2013-07-23 International Business Machines Corporation Isolated Zener diode
JP6051534B2 (ja) 2012-02-08 2016-12-27 セイコーエプソン株式会社 容量検出回路、光学モジュール、及び電子機器

Also Published As

Publication number Publication date
DE102013215427A1 (de) 2014-02-06
US9853168B2 (en) 2017-12-26
US20140034967A1 (en) 2014-02-06
US20170012140A1 (en) 2017-01-12
JP2014053596A (ja) 2014-03-20
US9478672B2 (en) 2016-10-25
DE102013215427B4 (de) 2023-03-30

Similar Documents

Publication Publication Date Title
US2858489A (en) Power transistor
US10411087B2 (en) Semiconductor capacitor and power supply module
US8124983B2 (en) Power transistor
JP6795032B2 (ja) 半導体装置
JP5924313B2 (ja) ダイオード
KR20130082307A (ko) 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법
JP6771433B2 (ja) 半導体装置
JP2008516436A (ja) 半導体素子
JP4682501B2 (ja) 絶縁ゲート型半導体素子およびこれを備えた半導体集積回路装置
CN116314184B (zh) 氮化镓器件结构及其制备方法
EP4156241A1 (en) Silicon carbide power device with integrated resistance and corresponding manufacturing process
JP4418542B2 (ja) 半導体素子
CN109638012B (zh) 一种双向防护芯片及其制备方法
CN111263978B (zh) 半导体装置
US20020149055A1 (en) Semiconductor device including insulating substrate formed of single-crystal silicon chip
KR20180053123A (ko) 열전 모듈 및 이를 포함하는 열전 발전 장치
JP2003179230A (ja) 絶縁ゲートバイポーラトランジスタ
JP2010219311A (ja) 半導体装置および半導体モジュール
WO2020161958A1 (ja) キャパシタ素子
JP6169908B2 (ja) 静電破壊保護回路
KR100819852B1 (ko) 마이크로 열전 모듈 및 그 제조 방법
JP2007227711A (ja) 半導体バルク抵抗素子
US20200251645A1 (en) Thermoelectric conversion device
KR19990010738A (ko) 전력용 반도체소자 및 그 제조방법
KR100212466B1 (ko) 안티퓨즈 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160404

R151 Written notification of patent or utility model registration

Ref document number: 5924313

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250