JP4418542B2

JP4418542B2 - 半導体素子

Info

Publication number: JP4418542B2
Application number: JP22821598A
Authority: JP
Inventors: コンツェルマンゲルハルト; プフィツェンマイアーハインツ; アペルヴォルフガング; ドゥデクフォルカー; シュナイダーヘルムート
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1997-08-13
Filing date: 1998-08-12
Publication date: 2010-02-17
Anticipated expiration: 2018-08-12
Also published as: JPH11121465A; US5990539A; DE19734985B4; DE19734985A1

Description

【０００１】
【発明の属する技術分野】
本発明は、少なくとも１つの部分エミッタ領域から成るエミッタ領域と、該部分エミッタ領域に対応づけられたエミッタ抵抗およびエミッタ金属コンタクトが設けられている、基板上に配置された半導体素子に関する。
【０００２】
【従来の技術】
ヨーロッパ特許出願 EP 39 77 27 からすでに、個々の部分トランジスタに対する全電流の分配を安定化するためエミッタリード線に抵抗を有する電力トランジスタは公知である。しかしこの電力トランジスタの場合、このエミッタ抵抗は部分エミッタ領域に対し側方にずらされて配置されており、部分エミッタ領域とダイレクトな電気的接触状態にもないしダイレクトな熱的接触状態にもない。さらに Robert J. Widlar および Mineo Ymatake による論文 "A Monolithic Power Op Amp", IEEE Journal of Solid-State Circuits, Vol. 23, No.2, 4. 1988 により、ポリシリコンから成るエミッタ抵抗をそのために特別に設けられた平面に挿入することが知られている。個々の部分エミッタ領域と電気的に接触した状態におかれるエミッタ抵抗の金属コンタクト接続は、部分エミッタ領域すべてに共通の１つの個所において行われ、その際、この金属コンタクト接続はエミッタ抵抗と部分エミッタ領域とのコンタクト接続に対し側方にずらされて行われる。
【０００３】
【発明が解決しようとする課題】
本発明の課題は、トランジスタ素子において、エミッタフィンガとして構成された部分エミッタ領域を介して均等に分配された電流の流れが保証されるように構成し、高い周波数であっても大電流を制御するのに適したトランジスタ素子を提供することにある。
【０００４】
【課題を解決するための手段】
本発明によればこの課題は、エミッタ金属コンタクトは部分エミッタ領域およびエミッタ抵抗の上に配置されており、該エミッタ抵抗は部分エミッタ領域とエミッタ金属コンタクトとの間に設けられていることにより解決される。
【０００５】
【発明の実施の形態】
上述の構成を備えた本発明によるトランジスタ素子の有する利点とは、エミッタフィンガとして構成された部分エミッタ領域を介して均等に分配された電流の流れが保証されることである。このことにより、著しく長く構成されたエミッタフィンガないしは著しく高い電流密度が可能となる。有利には、殊に高周波電力トランジスタにおいて再充電容量が著しく小さくなる。なぜならば、定められた所要電流負荷能力において著しく短いエミッタフィンガを用いることができるからであり、さらに電流密度がいっそう均等にエミッタフィンガを介して分配されているからである。
【０００６】
エミッタ抵抗における負帰還による別の利点は、ベースコンタクトに対し垂直な電流密度の均等化であり、これによって部分エミッタ領域の作用幅をいっそう大きくすることができるようになる。また、電流抑圧作用（emitter-crowding）がさらに低減される。有限のベース経路抵抗ゆえに生じるエミッタフィンガ幅の上限は、大きい値にずらされる。選択的に、高周波トランジスタにおいてベースの Gummel 数を小さくすることができる。つまり、高周波（ドリフト）トランジスタの電流負荷能力を大きくする目的で、いっそう高いベース経路抵抗を甘受することができる。さらに有利には、不利な結果をもたらす容量増加を引き起こすことなく、エミッタ周縁部とエミッタ面積との比を小さくすることができる。つまり、同じ電流負荷能力に対し僅かな部分トランジスタしか必要としない。
【０００７】
また、エミッタ抵抗を個々の部分エミッタと金属コンタクトとの間に精確に配置することにより、スペースをとらない電力トランジスタ構造が得られる。
【０００８】
従属請求項には請求項１記載のトランジスタ素子の有利な実施形態が示されている。殊に有利であるのは、エミッタ抵抗と部分エミッタ領域との間の所定の熱的結合において、エミッタ抵抗に対し実質的に負でない温度係数をもつ材料を選択することである。このようにすることで場所ごとに局所的な温度に応じて、ベースエミッタ接合部における負の温度係数の補償が可能になる。
【０００９】
エミッタ抵抗を単結晶の半導体層として構成することにより、スペースをとらない適切な実現形態が可能となる。
【００１０】
部分エミッタ幅に整合されたエミッタ抵抗幅によって、高いベース経路抵抗に対する許容範囲に関して最適な実施形態が得られる。
【００１１】
エミッタ抵抗半導体層の厚さとドーピング濃度を適切に選定することにより、スペースをとらないようにしてエミッタ抵抗を実現することができる。
【００１２】
エミッタ抵抗半導体層のために材料、導電形ならびにドーパントを適切に選定することによって、容易に実現可能な集積構造が得られる。
【００１３】
本発明によるトランジスタ素子の別の有利な改良実施形態によれば、阻止層のないコンタクトが形成される。
【００１４】
また、エミッタ電流に比例する電圧を得るための出力結合抵抗を洗練された手法で集積することができ、したがって余分に電力を損失することなくエミッタ電流に関する情報をうまく捕捉することができる。
【００１５】
次に、図面を参照しながら本発明の実施例について詳細に説明する。
【００１６】
【実施例】
図１には従来技術による電力トランジスタの等価回路が示されており、この電力トランジスタは並列接続された個別トランジスタ１，２，．．．ｎを有しており、これらの個別トランジスタはそれぞれ部分エミッタ１１，１２，．．．１ｎおよびベース２１，２２，．．．２ｎならびにコレクタ３１，３２，．．．３ｎを備えている。この場合、コレクタはすべてコレクタ端子３０と、ベースはすべてベース端子２０と接続されており、さらに部分エミッタはエミッタ抵抗４１，４２，．．．４ｎを介してエミッタ端子４０と接続されている。この実例では、コレクタ端子３０は負荷として電機子６１と永久磁界６２を有する直流モータを介して、適用回路のプラス極と接続されている。エミッタ抵抗４１，４２，．．．４ｎは個別トランジスタを介した電流分配の安定化に用いられ、これは個別トランジスタを介した電流分配が均等であるときに、適用負荷ここでは直流モータを流れる最大の全電流を保証することを目的としている。
【００１７】
図２には、本発明によるトランジスタ素子の一部分が示されている。基板８０または低抵抗の埋め込み層の上に高抵抗のエピタキシャル層８１が配置されており、この層にはベースゾーン８２が埋め込まれている。さらにこのベースゾーン８２には、部分エミッタ幅９７をもつ部分エミッタ領域８３が埋め込まれている。図２には、トランジスタ素子の断面しか示されていない。この部分エミッタ領域は、たとえばヨーロッパ特許出願 EP 39 27 27 に記載されているような縦長のエミッタフィンガとして形成されている。主表面８４上には熱成長させられた酸化物８５が付着されている。この場合、熱成長させられた酸化物８５上にさらに別の酸化物８６を付着させることができる。ベースゾーン８２と電気的に接触するベース電極９０のために、ならびにエピタキシャル抵抗層として形成されたエミッタ抵抗８７のために、酸化層中に切り欠きが設けられており、その際、エミッタ抵抗８７はイオン注入された領域８８を有しており、この領域はエミッタ金属コンタクト８９と電気的にじかに接触している。この場合、エミッタ抵抗８７はエミッタ抵抗幅９８を有している。エミッタ抵抗８７は、図１に示したエミッタ抵抗４１，４２，．．．４ｎのうちの１つに関する本発明の実現形態を成すものである。エミッタ抵抗８７は部分エミッタ領域８３と、電気的にも熱的にもダイレクトな接触状態におかれている。このことにより、電力トランジスタの個々の部分エミッタ領域にわたる電流分配の最適な安定化も得られるし、電流負荷能力ならびに高周波特性も改善され、さらに冒頭で述べたようなその他の利点も得られる。エミッタ金属コンタクト８９に対する阻止層のない接触を保証する目的で、たとえばイオン注入により領域８８において電荷キャリア濃度が高められる。
【００１８】
図示されている有利な実施形態の場合、エミッタ抵抗幅９８は部分エミッタ幅９７にほぼ相応し、エミッタ抵抗８７は部分エミッタ領域８３の上にほぼ合同で載置されており、これによって部分エミッタ領域８３の各部分領域においてエミッタ抵抗８７に対する最適な熱的および電気的接触を得ることができるようになる。１つの有利な実施形態によればエミッタ抵抗は、エミッタの導電形をもつ適切な抵抗のエピタキシャル層として形成されている。そしてその厚さが実用的なμｍのオーダの範囲にあれば、つまり０．３〜３μｍの間にあれば、その比抵抗ひいてはそのドーピングを、電力トランジスタのエミッタ電流密度および負帰還の所要電圧から見積もることができる。エミッタ電流密度が１０^３〜１０^５Ａ／ｃｍ^２であり、負帰還のために必要な電圧が０．１〜１Ｖであれば、比抵抗の範囲は１０^−２〜１０Ωｃｍとなる。したがってこの抵抗は、ｃｍ^２あたり１０^１５〜１０^１９のドーピング濃度をもつ技術的に適当な範囲内にある。このようにドーピングされたエピタキシャル中間層は、十分に低い温度で選択性エピタキシャルによって形成できる。
【００１９】
熱成長による酸化物８５および別の酸化物８６の被着後、エピタキシャル層で覆われることになる領域において、まずはじめに酸化物層がエッチングされて除去され、したがってエミッタ抵抗のために設けられる領域においても除去される。そしてエミッタないし少なくとも１つの部分エミッタ領域の表面はエッチングされて露出し、残りの表面は多結晶または非結晶性であるとき、たとえば析出反応ガスにエッチャントとしてＨＣｌを添加することにより析出条件を変えることができ、この場合、それらの結合エネルギーがかなり高いことからエピタキシャル層だけが成長する一方、生じているポリシリコンはエッチングされ続けるようになる。エピタキシャル抵抗層が被着された後、殊にアルミニウムおよびその合金をエミッタ金属コンタクトの材料として使用する場合に、阻止層のない接触を保証する目的で、たとえばエミッタと同じ導電形のイオンを用いたイオン注入により、エピタキシャル抵抗層８７の表面に電荷キャリアが添加され、その結果、イオン注入された領域８８が生じる。そしてこのことによって、殊に低い接触抵抗が得られるようになる。
【００２０】
図３には電力トランジスタの等価回路図が示されており、これには部分エミッタに対応づけられたエミッタ抵抗および同様にそれらに対応づけられた測定抵抗７１，７２，．．．７ｎが設けられている。これらの測定抵抗は、１つの共通の出力結合ライン７０と接続されている。出力結合抵抗の他方の端子は、それに対応づけられた個別トランジスタ１，２，．．．ｎの部分エミッタと接続されている。出力結合抵抗７１，７２，．．．７ｎは、測定抵抗において付加的な電圧損失が生じるのを甘受する必要なく、エミッタ抵抗に比例する測定量を得るために用いられる。出力結合抵抗を使用すること自体は、従来技術によって知られていることである。
【００２１】
図４には、本発明による出力結合抵抗の実現形態が示されている。図４が図２と異なる点は、側方コンタクト９１，９２，９３，９４が設けられていることである。これは、出力結合抵抗７１，７２，．．．７ｎの物理的な実現形態の実例である。ベースゾーン８２および部分エミッタ領域８３においてベース電極９０とは反対の側は、エッチングされたトレンチ９１によって制限されている。このトレンチの内側は、部分エミッタ領域と向き合った部分を除いて酸化層９２で覆われており、さらにこのトレンチは、導電性材料９３たとえば部分エミッタ領域と同じ導電形のポリシリコンで満たされている。有利にはこのポリシリコンは、エミッタ領域といっしょに同時にドーピングされる。また、トレンチ自体は、図３の出力結合ラインに対応する図示されていないコンタクト領域の外側において、やはり図４には示されていない酸化層によってエミッタ抵抗８７およびエミッタコンタクト８９に対し電気的に絶縁されている。
【００２２】
本発明は、半導体素子としてトランジスタに限定されるものでなく、急峻な電流上昇における点孤動作をいっそう改善する目的でサイリスタにも適用できる。この場合、主電極のうちの少なくとも１つと、その上に位置しコンタクトとして用いられる金属被覆層との間にエピタキシャル抵抗層が配置される。そして有利にはこの場合も、エピタキシャル抵抗層の温度係数は０以上であり、あるいは０よりもほんの僅か小さい。
【図面の簡単な説明】
【図１】複数のエミッタ抵抗を備えた電力トランジスタの等価回路図である。
【図２】本発明によるトランジスタ素子の一部分を示す図である。
【図３】エミッタ抵抗と測定抵抗を備えた電力トランジスタの等価回路図である。
【図４】集積された出力結合抵抗を備えた本発明によるトランジスタ素子の別の実施例を示す図である。
【符号の説明】
１，２，．．．ｎ個別トランジスタ
１１，１２，．．．１ｎ部分エミッタ
２０ベース端子
２１，２２，．．．２ｎベース
３０コレクタ端子
３１，３２，．．．３ｎコレクタ
４０エミッタ端子
４１，４２，．．．４ｎエミッタ抵抗
６１電機子
６２永久磁界
８２ベースゾーン
８３部分エミッタ領域
８５，８６酸化物
８７エミッタ抵抗
８９エミッタ金属コンタクト
９７部分エミッタ幅
９８エミッタ抵抗幅

Claims

少なくとも１つの部分エミッタ領域（８３）から成るエミッタ領域と、
該部分エミッタ領域に対応づけられたエミッタ抵抗（４１，４２，．．．，４ｎ）およびエミッタ金属コンタクト（８９）が設けられている、
基板（８０）上に配置された半導体素子において、
前記エミッタ金属コンタクト（８９）は部分エミッタ領域（８３，．．．）およびエミッタ抵抗の上に配置されており、該エミッタ抵抗は部分エミッタ領域（８３，．．．）とエミッタ金属コンタクト（８９）との間に設けられており、
前記部分エミッタ領域（８３）の少なくとも１つに側方コンタクト（９１，９２，９３，９４）が設けられており、該側方コンタクトを介して少なくとも１つのエミッタ抵抗における電圧降下が測定され、
前記側方コンタクトはトレンチ（９１）として形成されており、該トレンチは、少なくとも１つの部分エミッタ領域に対する電気接続部分（９４）を除いて該トレンチを電気的に絶縁する酸化層（９２）を有しており、該トレンチは導電性材料（９３）によって充填されていることを特徴とする、
半導体素子。
前記エミッタ抵抗の温度係数は負ではない、請求項１記載の半導体素子。
前記エミッタ抵抗（４１，４２，．．．，４ｎ）は、ドーピングされた単結晶のエミッタ抵抗半導体層（８７，８８）を有する、請求項１または２記載の半導体素子。
前記部分エミッタ領域は部分エミッタ幅（９７）を有しており、前記エミッタ抵抗はエミッタ抵抗幅（９８）を有しており、該エミッタ抵抗幅（９８）は部分エミッタ幅（９７）に相応する、請求項３記載の半導体素子。
前記エミッタ抵抗半導体層（８７，８８）は、０．３〜３μｍの範囲の厚さと１０¹⁵〜１０¹⁹ｃｍ^-3の範囲のドーピング濃度を有する、請求項４記載の半導体素子。
前記エミッタ抵抗半導体層（８７，８８）は基板（８０）と同じ材料から成り、該エミッタ抵抗半導体層（８７，８８）はエミッタ領域と同じ導電形を有する、請求項３〜５のいずれか１項記載の半導体素子。
前記エミッタ抵抗半導体層（８７，８８）はエミッタ領域と同じドーパントによってドーピングされている、請求項６記載の半導体素子。
前記エミッタ抵抗は、エミッタ金属コンタクト（８９）に対し阻止層のない接触を形成する、請求項１〜７のいずれか１項記載の半導体素子。
前記エミッタ抵抗半導体層（８７，８８）に入れられるドーパントの濃度は、エミッタ金属コンタクト（８９）に向き合った領域（８８）においてエミッタ金属コンタクト（８９）とは反対側の領域のドーパント濃度よりも高い、請求項３〜８のいずれか１項記載の半導体素子。
前記エミッタ領域はシリコン電力トランジスタのエミッタである、請求項１〜９のいずれか１項記載の半導体素子。
前記トレンチ（９１）の電気接続部分（９４）は少なくとも１つの部分エミッタ領域とともに、該エミッタ領域に入れられたドーパントと同じドーパントでドーピングされている、請求項１記載の半導体素子。