CN116110905A - 半导体装置和半导体装置的制造方法 - Google Patents

半导体装置和半导体装置的制造方法 Download PDF

Info

Publication number
CN116110905A
CN116110905A CN202211188601.0A CN202211188601A CN116110905A CN 116110905 A CN116110905 A CN 116110905A CN 202211188601 A CN202211188601 A CN 202211188601A CN 116110905 A CN116110905 A CN 116110905A
Authority
CN
China
Prior art keywords
temperature sensing
cathode
semiconductor device
anode
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211188601.0A
Other languages
English (en)
Inventor
西村武义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN116110905A publication Critical patent/CN116110905A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K1/00—Details of thermometers not specially adapted for particular types of thermometer
    • G01K1/14—Supports; Fastening devices; Arrangements for mounting thermometers in particular locations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K1/00—Details of thermometers not specially adapted for particular types of thermometer
    • G01K1/02—Means for indicating or recording specially adapted for thermometers
    • G01K1/026—Means for indicating or recording specially adapted for thermometers arrangements for monitoring a plurality of temperatures, e.g. by multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K3/00—Thermometers giving results other than momentary value of temperature
    • G01K3/005—Circuits arrangements for indicating a predetermined temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体装置和半导体装置的制造方法，所述半导体装置具备设置于半导体基板的正面的上方的温度感测部，该温度感测部具有温度感测二极管部和与温度感测二极管部电连接的N型的电阻部，所述温度感测二极管部具有阳极部和与所述阳极部连结的阴极部，多个所述温度感测二极管部串联连接，阴极部与电阻部的电阻值之和大于阳极部的电阻值。半导体装置的制造方法包括在半导体基板的正面的上方形成温度感测部的阶段，该温度感测部串联连接的多个温度感测二极管部、以及与温度感测二极管部电连接的N型的电阻部，温度感测二极管部具有阳极部和与阳极部连结的阴极部，阴极部与电阻部的电阻值之和大于阳极部的电阻值。

Description

半导体装置和半导体装置的制造方法
技术领域
本发明涉及半导体装置和半导体装置的制造方法。
背景技术
以往，已知在形成有金属氧化物半导体场效应晶体管(MOSFET)等半导体元件的半导体基板上设置温度传感器的技术(例如，参考专利文献1～2)。
专利文献1：日本特开平7-153920号公报
专利文献2：日本特开2010-129707号公报
发明内容
技术问题
在半导体装置中，要求温度检测精度的提高。
技术方案
在本发明的第一方式中，提供一种半导体装置。半导体装置具备设置于半导体基板的正面的上方的温度感测部，温度感测部具有温度感测二极管部和与温度感测二极管部电连接的N型的电阻部，温度感测二极管部具有阳极部和与阳极部连结的阴极部，多个温度感测二极管部串联连接，阴极部与电阻部的电阻值之和大于阳极部的电阻值。
电阻部可以是N型多晶硅。
串联连接的多个温度感测二极管部可以还具有：阳极布线，其与阳极部电连接；以及阴极布线，其与阴极部电连接，电阻部可以设置于阳极布线与串联连接的多个温度感测二极管部之间。
串联连接的多个温度感测二极管部可以还具有：阳极布线，其与阳极部电连接；以及阴极布线，其与阴极部电连接，电阻部可以设置于阴极布线与串联连接的多个温度感测二极管部之间。
串联连接的多个温度感测二极管部可以还具有：阳极布线，其与阳极部电连接；以及阴极布线，其与阴极部电连接，电阻部可以具有：阳极侧电阻部，其设置于阳极布线与串联连接的多个温度感测二极管部之间；以及阴极侧电阻部，其设置于阴极布线与串联连接的多个温度感测二极管部之间。
电阻部可以设置于温度感测二极管部彼此之间。
电阻部可以与阴极部连结地设置。
阳极部和阴极部可以排列在与半导体基板的正面平行的面上。
电阻部的掺杂浓度可以为1E18cm-3以上且小于1E20cm-3。
温度感测二极管部的掺杂浓度可以为1E18cm-3以上且小于1E20cm-3。
电阻部的掺杂浓度可以为阴极部的掺杂浓度以下。
电阻部的掺杂浓度可以与阴极部的掺杂浓度相同。
半导体装置可以还具备设置于半导体基板的正面上的第一绝缘膜、设置于第一绝缘膜上的导电层以及覆盖导电层的第二绝缘膜，温度感测部可以设置于第二绝缘膜上。
导电层可以是N型多晶硅。
导电层的掺杂浓度可以为1E20cm-3以上。
导电层可以对应于各个温度感测二极管部和电阻部而配置，所述导电层具有相互分割开的多个区域。
在本发明的第二方式中，提供一种半导体装置的制造方法。半导体装置的制造方法包括在半导体基板的正面的上方形成温度感测部的阶段，该温度感测部具有：串联连接的多个温度感测二极管部、以及与多个温度感测二极管部电连接的N型的电阻部，温度感测二极管部具有阳极部和与阳极部连结的阴极部，阴极部与电阻部的电阻值之和大于阳极部的电阻值。
电阻部的掺杂浓度与阴极部的掺杂浓度相同，电阻部和阴极部可以通过相同的工序形成。
电阻部的掺杂浓度与阴极部的掺杂浓度不同，电阻部可以由掺杂浓度低于阴极部的掺杂浓度的N型的多晶硅而不进行离子注入来形成。
应予说明，上述发明内容并未列举本发明的全部特征。另外，这些特征组的子组合也能够成为发明。
附图说明
图1示出实施例的半导体装置100的俯视图的一例。
图2示出半导体装置100的XZ截面图的一例。
图3A示出实施例的温度感测部178的俯视图的一例。
图3B示出图3A的A-A’截面图的一例。
图3C示出图3A的B-B’截面图的一例。
图3D示出半导体装置100的等效电路的一例。
图4A示出比较例的温度感测二极管部的俯视图。
图4B示出比较例的半导体装置的等效电路。
图5A示出温度感测二极管部173的正向电压的温度依赖性。
图5B示出P型和N型多晶硅电阻的温度依赖性。
图5C示出与P型电阻部连接的温度感测二极管部173的正向电压的温度依赖性。
图5D示出与N型电阻部连接的温度感测二极管部173的正向电压的温度依赖性。
图6A示出实施例的温度感测部178的俯视图的另一例。
图6B示出半导体装置100的等效电路的另一例。
图6C示出实施例的温度感测部178的俯视图的另一例。
图7A示出实施例的温度感测部178的俯视图的另一例。
图7B示出图7A的B-B’截面图的一例。
图7C示出图7A的B-B’截面图的另一例。
图7D示出图7A的B-B’截面图的又一例。
图7E示出图7A的B-B’截面图的又一例。
图8A示出实施例的温度感测部178的俯视图的另一例。
图8B示出半导体装置100的等效电路的另一例。
图9A示出实施例的温度感测部178的俯视图的另一例。
图9B示出半导体装置100的等效电路的另一例。
图10A示出实施例的半导体装置200的俯视图的一例。
图10B示出半导体装置200的XZ截面图的一例。
图11A示出半导体装置100的制造方法的一例。
图11B示出半导体装置100的制造方法的一例。
图12示出半导体装置100的制造方法的另一例。
符号说明
10…半导体基板、12…源极区、13…发射区、14…基区、15…基区、16…积累区、18…漂移区、20…缓冲区、21…正面、22…漏极区、23…背面、24…漏极、25…集电区、26…集电极、30…虚设沟槽部、32…虚设绝缘膜、34…虚设导电部、36…第一绝缘膜、37…第二绝缘膜、38…层间绝缘膜、40…栅极沟槽部、42…栅极绝缘膜、44…栅极导电部、50…栅极焊盘、52…源极、53…发射极、54…接触孔、55…接触孔、56…接触孔、60…台面部、70…晶体管部、80…二极管部、82…阴极区、100…半导体装置、102…端边、110…电流感测部、120…有源部、130…阱区、170…多晶硅层、172…电流感测焊盘、173…温度感测二极管部、174…阳极焊盘、175…阳极部、176…阴极焊盘、177…阴极部、178…温度感测部、179…电阻部、180…阳极布线、181…连接部、182…阴极布线、183…连接部、185…导电层、190…抗蚀剂掩模、191…抗蚀剂掩模、192…抗蚀剂掩模、200…半导体装置
具体实施方式
以下，通过发明的实施方式对本发明进行说明，但以下的实施方式并不限定权利要求书所涉及的发明。另外，实施方式中说明的特征的全部组合并不一定是发明的技术方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“正面”或“上”，将另一侧称为“背面”或“下”。将基板、层或其他部件的两个主面中的一个面称为上表面，将另一个面称为下表面。“正面”、“上”、“背面”和“下”的方向不限于重力方向或安装半导体装置时的方向。
在本说明书中，有时使用X轴、Y轴和Z轴的正交坐标轴来说明技术事项。正交坐标轴只不过确定构成要素的相对位置，并不限定特定的方向。例如，Z轴并不限定地表示相对于地面的高度方向。应予说明，+Z轴方向和-Z轴方向是相互反向的方向。在不记载正负而记载为Z轴方向的情况下，是指与+Z轴和-Z轴平行的方向。另外，在本说明书中，有时将从+Z轴方向观察称为俯视。
在本说明书中，在称为“相同”或“相等”的情况下，也可以包括具有由制造偏差等引起的误差的情况。该误差例如为10％以内。
在本说明书中，将掺杂有杂质的掺杂区的导电型说明为P型或N型。但是，各掺杂区的导电型也可以为分别相反的极性。另外，在本说明书中，在记载为P+型或N+型的情况下，意味着掺杂浓度比P型或N型高，在记载为P-型或N-型的情况下，意味着掺杂浓度比P型或N型低。
在本说明书中，掺杂浓度是指作为施主或受主活化的杂质的浓度。在本说明书中，有时将施主和受主的浓度差设为施主或受主中较多一方的浓度。该浓度差可以通过电压-电容测定法(CV法)进行测定。另外，可以将通过扩展电阻测定法(SR)测量的载流子浓度作为施主或受主的浓度。另外，在施主或受主的浓度分布具有峰的情况下，可以将该峰值作为该区域中的施主或受主的浓度。在存在施主或受主的区域中的施主或受主的浓度大致均匀的情况下等，可以将该区域中的施主浓度或受主浓度的平均值作为施主浓度或受主浓度。
图1示出实施例的半导体装置100的俯视图的一例。半导体装置100具备半导体基板10、栅极焊盘50、电流感测焊盘172、温度感测部178、以及与温度感测部178电连接的阳极焊盘174和阴极焊盘176。
半导体基板10具有端边102。在本说明书中，将图1的俯视时的半导体基板10的1个端边102-1的方向设为X轴，将与X轴垂直的方向设为Y轴。在本例中，X轴取于端边102-1的方向。另外，将与X轴方向和Y轴方向垂直且形成右手系的方向称为Z轴方向。本例的温度感测部178设置于半导体基板10的+Z轴方向上。
半导体基板10由硅或化合物半导体等半导体材料设置。在半导体基板10中，将设置有温度感测部178的一侧称为正面，将对侧的面称为背面。在本说明书中，将连结半导体基板10的正面与背面的方向称为深度方向。本例的半导体基板10在正面具有大致矩形的形状，但也可以具有不同的形状。
半导体基板10在正面具有有源部120。有源部120是在使半导体装置100成为导通状态的情况下在半导体基板10的正面与背面之间主电流沿深度方向流动的区域。有源部120的后述的栅极导电部44通过栅极流道与栅极焊盘50连接。
在有源部120可以设置有MOSFET(Metal Oxide Semiconductor Field EffectTransistor，金属氧化物半导体场效应晶体管)等晶体管部70。
半导体装置100在正面，在比有源部120靠外侧的位置具有P型的阱区130。此外，在外侧还具有边缘终端结构部。边缘终端结构部例如具有以包围有源部120的方式设置为环状的保护环、场板以及将它们组合而成的结构。
温度感测部178可以配置于在半导体基板10的正面的中央附近设置的宽幅部。在宽幅部未设置有源部120。如果将半导体基板10的有源部120集成化，则由于来自形成于有源部120的开关元件的发热，半导体基板10的中央部变得容易加热。通过将温度感测部178设置于中央附近的宽幅部，能够监视晶体管部70的温度。由此，能够防止晶体管部70超过作为通常工作温度范围的接合温度Tj而过热。
温度感测部178具有后述的多个温度感测二极管部。温度感测二极管部具有与阳极部电连接的阳极布线180和与阴极部电连接的阴极布线182。阳极布线180和阴极布线182是包含金属的布线，该金属是铝或含铝的合金等。
阳极焊盘174和阴极焊盘176设置于有源部120的外周区域。阳极焊盘174经由阳极布线180与温度感测部178连接。阴极焊盘176经由阴极布线182与温度感测部178连接。在图1中，阳极焊盘174和阴极焊盘176沿着端边102-3并排地设置，阳极布线180和阴极布线182在X轴方向上延伸。阳极焊盘174和阴极焊盘176是包含金属的电极，该金属是铝或含铝的合金等。
电流感测焊盘172设置于有源部120的外周区域。电流感测焊盘172可以与栅极焊盘50、阳极焊盘174以及阴极焊盘176沿着Y轴方向(在图1中为端边102-3)排列设置。电流感测焊盘172与电流感测部110电连接。电流感测焊盘172是正面电极的一例。电流感测部110具有与有源部120的晶体管部70同样的结构，模拟晶体管部70的动作。在电流感测部110中流过与流过晶体管部70的电流成比例的电流。由此，能够监视在晶体管部70中流动的电流。
应予说明，在电流感测部110设置有栅极沟槽部。电流感测部110的栅极沟槽部与栅极流道电连接。在栅极沟槽部，与晶体管部70不同，可以存在未设置后述的源极区12的部分。
图2示出半导体装置100的XZ截面图的一例。图2示出有源部120的晶体管部70中的元件结构的XZ截面图的一例。在本例的有源部120，可以在整个面设置有晶体管部70。
晶体管部70在半导体基板10的正面21具有多个栅极沟槽部40。另外，半导体基板10在多个沟槽部彼此之间具有台面部60。台面部60经由接触孔54与源极52连接。
栅极沟槽部40具有由金属等导体构成的栅极导电部44和栅极绝缘膜42。栅极导电部44通过层间绝缘膜38与源极52绝缘。栅极导电部44通过栅极流道与栅极焊盘50电连接，并被设定为栅极电位。栅极导电部44与晶体管部70的栅极对应。作为示例，栅极电位可以高于源极电位。
晶体管部70从半导体基板10的正面21侧起具有第一导电型的源极区12、第二导电型的基区14、第一导电型的漂移区18和第一导电型的漏极区22。源极区12在半导体基板10的正面21设置于整个有源部120，可以设置为与栅极沟槽部40接触。在有源部120中相邻的源极区12之间，基区14可以在正面21露出。由此，基区14和源极区12经由接触孔54与源极52连接。
另外，在台面部60中，可以在隔着基区14而相邻的源极区12之间设置第二导电型的接触区(未图示)，接触区和源极52可以经由接触孔54与源极52连接。
作为一例，源极区12具有N+型的极性。即，在本例中，示出了将第一导电型设为N型、将第二导电型设为P型的例子，但也可以将第一导电型设为P型、将第二导电型设为N型。在该情况下，各实施例中的基板、层、区域等的导电型分别成为相反的极性。
本例的基区14具有P型的极性。在栅极导电部44被设定为栅极电位的情况下，在基区14中，电子被吸引到栅极沟槽部40侧。在基区14的与栅极沟槽部40接触的区域形成N型的沟道，并作为晶体管进行驱动。
在基区14的下方设置有N-型的漂移区18。在漂移区18之下设置有N+型的漏极区22。
漏极区22的下侧的面相当于半导体基板10的背面23。在半导体基板10的背面23设置有漏极24。漏极24由金属等导电材料设置或通过层叠金属等导电材料而设置。
图3A示出实施例的温度感测部178的俯视图的一例。本例的温度感测部178设置于半导体基板10的正面21的上方。温度感测部178具有串联连接的温度感测二极管部173和与温度感测二极管部173电连接的N型电阻部179。
温度感测二极管部173具有P型的阳极部175和与阳极部175连结(接合)的N型的阴极部177。阳极部175可以是掺杂有硼(B)的多晶硅。阴极部177可以是掺杂有砷(As)或磷(P)等的多晶硅。阳极部175和阴极部177的掺杂浓度可以为1E18cm-3以上且小于1E20cm-3。阳极部175和阴极部177具有大致相同的尺寸。在图3A中，四个温度感测二极管部173沿着X轴方向串联连接。
本例的电阻部179是N型的多晶硅。电阻部179可以是掺杂了砷(As)或磷(P)等的多晶硅。电阻部179的掺杂浓度可以为1E18cm-3以上且小于1E20cm-3。
本例的电阻部179的掺杂浓度为阴极部177的掺杂浓度以下。电阻部179的掺杂浓度可以与阴极部177的掺杂浓度相同。
本例的电阻部179设置于阴极布线182与温度感测二极管部173之间，并与温度感测二极管部173串联连接。电阻部179具有与阳极部175和阴极部177大致相同的尺寸。
在温度感测部178的上方设置有用于将相邻的温度感测二极管部173与电阻部179连接的连接部181。在图3A中，在温度感测二极管部173和电阻部179的-Y轴方向端部附近的上方设置有连接部181。连接部181是包含金属的部件，该金属是铝或含铝的合金等。
各个温度感测二极管部173和电阻部179经由贯穿层间绝缘膜38而设置的接触孔56与连接部181连接，并经由连接部181相互连接。应予说明，在图3A中省略了层间绝缘膜38。
温度感测部178经由阳极布线180和阴极布线182分别与阳极焊盘174和阴极焊盘176连接。在图3A中，阳极布线180经由贯穿层间绝缘膜38而设置的接触孔54与距阳极焊盘174最远(+X轴方向)的温度感测二极管部173的阳极部175连接。另外，阴极布线182经由贯穿层间绝缘膜38而设置的接触孔55与电阻部179连接，电阻部179经由接触孔56和连接部181与最接近的温度感测二极管部173的阴极部177连接。
图3B示出图3A的A-A’截面图的一例。A-A’截面图是通过阳极布线180和温度感测部178的XZ截面图。图3C表示图3A的B-B’截面图的一例。B-B’截面图是通过阴极布线182和温度感测部178的XZ截面图。
本例的温度感测部178设置于阱区130的上方。阳极部175和阴极部177排列在与半导体基板10的正面21平行的面上。本例的电阻部179、阳极部175和阴极部177设置于第一绝缘膜36上，且上方和侧方被层间绝缘膜38覆盖，所述第一绝缘膜36设置于半导体基板10的正面21上。第一绝缘膜36可以由与栅极绝缘膜42相同的氧化膜形成。
接触孔54和接触孔55在Y轴方向上位于与接触孔56对齐的位置。在图3A中，接触孔54、接触孔55和接触孔56在阴极布线182的延伸方向上排列设置。
图3D示出半导体装置100的等效电路的一例。图3D表示有源部120的元件结构和图3A所示的温度感测部178的电路构成的一例。应予说明，两者被层间绝缘膜38绝缘。本例的有源部120的元件结构为MOSFET(金属氧化物半导体场效应晶体管)。
本例的多个温度感测二极管部173和电阻部179串联连接在阳极焊盘174与阴极焊盘176之间。温度感测二极管部173可以是由阳极部175和阴极部177构成的齐纳二极管。
阳极布线180将阳极焊盘174与温度感测二极管部173的阳极部175连接，阴极布线182将阴极焊盘176与电阻部179连接。本例的电阻部179设置于阴极布线182与温度感测二极管部173之间。
在阳极焊盘174和阴极焊盘176之间的电路中，金属布线(阳极布线180、阴极布线182和连接部181)的电阻比多晶硅(电阻部179、阳极部175和阴极部177)的电阻小两个数量级。因此，该电路的电阻实质上依赖于多晶硅的电阻。
多晶硅的电阻依赖于其尺寸和杂质的掺杂浓度。另外，如上所述，电阻部179、阳极部175以及阴极部177的尺寸大致相同。在本例的温度感测部178中，N型区域的电阻值大于P型区域的电阻值。即，阴极部177和电阻部179的电阻值的总和大于阳极部175的电阻值。
图4A示出比较例的温度感测二极管部的俯视图。比较例的半导体装置除了未设置与温度感测二极管部电连接的N型的电阻部这一点以外，其结构与实施例的半导体装置100相同。因此，在比较例的说明中，对构成和功能与半导体装置100相同的要素标注相同的符号，并省略其说明。
在比较例中，多个温度感测二极管部173串联连接。多个温度感测二极管部173经由阳极布线180和阴极布线182分别与阳极焊盘174和阴极焊盘176连接。在图4A中，阳极布线180经由贯穿层间绝缘膜38而设置的接触孔54与距阳极焊盘174(+X轴方向)最远的温度感测二极管部173的阳极部175连接。另外，阴极布线182经由贯穿层间绝缘膜38而设置的接触孔55与距阴极焊盘176最近(-X轴方向)的温度感测二极管部173的阴极部177连接。
图4B示出比较例的半导体装置的等效电路。在比较例中，阳极焊盘174和阴极焊盘176之间的电路的电阻实质上依赖于多个温度感测二极管部173的电阻。另外，在多个温度感测二极管部173中，N型区域的电阻值与P型区域的电阻值大致相同。即，阴极部177的电阻值与阳极部175的电阻值大致相同。
图5A示出温度感测二极管部173的正向电压的温度依赖性。图5A示出横轴为正向电压VF[V]、纵轴为正向电流IF[A]的图表。正向电压VF是在温度感测二极管部173中流过正向电流IF时下降的电压。
由多晶硅形成的温度感测二极管部173的正向电压VF具有如果温度上升则其下降、如果温度下降则其上升的特性、即所谓的负的温度依赖性。如果将基准温度下的正向电流设为I0[A]，将正向电压设为VF1[V]，则在比基准温度高的高温区域，针对正向电流I0的正向电压VF1L小于VF1，在比基准温度低的低温区域，针对正向电流I0的正向电压VF1H大于VF1。
将相对于正向电压VF1的变化量ΔVF换算成温度变化量并进行监视。如果ΔVF超过预定的阈值，则判断为发热量超过了保证值。应予说明，ΔVF一般小至0.6～0.8V，因此采用将多个温度感测二极管部173串联连接并测定ΔVF的合计值来提高感测灵敏度的方法。
在测定多个温度感测二极管部173的ΔVF的合计值的方法中，各个ΔVF所包含的测定误差有可能扩大。另一方面，近年来，半导体装置100用于车辆的发动机室这样的高温区域并且要求高精度的温度检测的用途。进而，鉴于对安全性的要求的提高，在半导体装置100中，要求温度检测精度的提高。
图5B示出P型和N型多晶硅电阻的温度依赖性。图5B示出纵轴为相对于基准温度(室温)下的电阻值的相对值(将基准温度下的电阻值设为1的比)、横轴为温度[K]的图表。
如图5B所示，关于P型多晶硅电阻(图例为圆和四边形)而言，相对于基准温度的电阻值的相对值与温度成比例。也就是说，P型多晶硅电阻的电阻与温度成比例，具有正的温度依赖性。另外，如果将电阻不同的P型多晶硅电阻彼此进行比较，则电阻小的P型多晶硅电阻(图例为圆形)与电阻大的P型多晶硅电阻(图例为方形)相比温度依赖性高。因此，P型多晶硅电阻具有与温度感测二极管部173的正向电压VF相反的温度依赖性。在此，本例示出在相同形状的多晶硅中由杂质浓度的不同引起的电阻的温度依赖性。
另一方面，N型多晶硅电阻(图例为三角)与温度成反比。也就是说，N型多晶硅电阻的电阻与温度成反比，具有负的温度依赖性。因此，N型多晶硅电阻具有与温度感测二极管部173的正向电压VF相同的温度依赖性。
图5C示出与P型电阻部连接的温度感测二极管部173的正向电压的温度依赖性。图5D表示与N型电阻部连接的温度感测二极管部173的正向电压的温度依赖性。图5C和图5D示出横轴为正向电压VF[V]、纵轴为正向电流IF[A]的图表。在此，例如如图3A所示，温度感测二极管部173和N型电阻部连接是指温度感测二极管部173的阴极部177与具有相同的尺寸的N型多晶硅的电阻部连接。另外，例如与图3A相反，温度感测二极管部173与P型电阻部连接是指温度感测二极管部173的阳极部175与具有相同尺寸的P型多晶硅的电阻部连接。
如上所述，P型多晶硅电阻具有与温度感测二极管部173的正向电压VF相反的温度依赖性。因此，如图5C所示，与P型电阻部连接的温度感测二极管部173在比基准温度高的高温区域中VF—IF的斜率变小，在比基准温度低的低温区域中VF—IF的斜率变大。因此，正向电流I0下的正向电压VF的变化量ΔVF小于图5A所示的温度感测二极管部173的ΔVF。
另一方面，N型多晶硅电阻具有与温度感测二极管部173的正向电压VF相同的温度依赖性。因此，如图5D所示，与N型电阻部连接的温度感测二极管部173在温度高于基准温度的高温区域中VF—IF的斜率变大，在温度低于基准温度的低温区域中VF—IF的斜率变小。因此，正向电流I0下的正向电压VF的变化量ΔVF大于图5A所示的温度感测二极管部173的ΔVF。
这样，本例的温度感测部178具有N型的电阻部179，且N型区域的电阻值大于P型区域的电阻值，该N型的电阻部179具有与温度感测二极管部173的正向电压VF相同的温度依赖性，，由此正向电流I0下的正向电压VF的变化量ΔVF变大，能够提高温度检测精度。
图6A示出实施例的温度感测部178的俯视图的另一例。图6B示出半导体装置100的等效电路的另一例。图6B示出与具备图6A的温度感测部178的半导体装置100对应的等效电路的例子。在图6A的说明中，对于与图3A相同的要素省略说明。
在图6A中，设置于温度感测二极管部173上的接触孔54、接触孔56在阴极布线182的延伸方向(+X轴方向)上排列设置。另外，设置于电阻部179上的接触孔55、接触孔56在阳极布线180的延伸方向(+X轴方向)上排列设置。
阴极布线182经由接触孔54与距阴极焊盘176最近的温度感测二极管部173的阴极部177连接。另外，阳极布线180经由接触孔55与电阻部179连接。
电阻部179经由接触孔56和连接部183与距阳极焊盘174最远的温度感测二极管部173的阳极部175连接。电阻部179设置于阳极布线180与温度感测二极管部173之间。
连接部183呈L字型的形状，具有沿阳极布线180的延伸方向(+X轴方向)延伸的部分和从阳极布线180侧向阴极布线182侧(-Y轴方向)延伸的部分。
图6B示出与具备图6A的温度感测部178的半导体装置100对应的等效电路的例子。图6B示出有源部120的元件结构和图6A所示的温度感测部178的电路结构的一例。应予说明，两者被层间绝缘膜38绝缘。本例的有源部120的元件结构是MOSFET(金属氧化物半导体场效应晶体管)。
本例的多个温度感测二极管部173和电阻部179串联连接在阳极焊盘174与阴极焊盘176之间。温度感测二极管部173可以是由阳极部175和阴极部177构成的齐纳二极管。
阴极布线182将阴极焊盘176与温度感测二极管部173的阴极部177连接，阳极布线180将阳极焊盘174与电阻部179连接。在本例中，电阻部179设置于阳极布线180与温度感测二极管部173之间这一点与图3D不同，但能够得到与图3A～图3D同样的效果。
图6C表示实施例的温度感测部178的俯视图的另一例。在图6C的例子中，连接部183为矩形状这一点与图6A不同。在图6C中，设置于温度感测二极管部173上的接触孔54、接触孔56除了一部分以外在阴极布线182的延伸方向(+X轴方向)上排列设置。
应予说明，在位于距阳极布线180最远的位置的温度感测二极管部173的阳极部175上设置的接触孔56沿阳极布线180的延伸方向(+X轴方向)设置。另外，设置于电阻部179上的接触孔55、接触孔56在阳极布线180的延伸方向(+X轴方向)上排列设置。
阴极布线182经由接触孔54与最接近的(+X轴方向)温度感测二极管部173的阴极部177连接。另外，阳极布线180经由接触孔55与电阻部179连接。电阻部179经由接触孔56和连接部183与距阳极焊盘174最远的温度感测二极管部173的阳极部175连接。电阻部179设置于阳极布线180与温度感测二极管部173之间。在本例中，也能够得到与图3A～图3D同样的效果。
图7A示出实施例的温度感测部178的俯视图的另一例。在图7A和图7B的说明中，对与图3A相同的要素省略说明。
在图7A中，电阻部179与阴极部177连结地设置。即，电阻部179与最接近阴极焊盘176的(-X轴方向)温度感测二极管部173的阴极部177一体地设置。由此，温度感测部178的X轴方向距离变短，能够扩大有源部120的面积，并且能够减少连接部181和接触孔56的数量。
应予说明，在图7A中，接触孔54、接触孔55和接触孔56与图3A同样地在阴极布线182的延伸方向上排列设置，但也可以如图6A那样在阳极布线180的延伸方向上排列设置。
图7B示出图7A的B-B’截面图的一例。本例的温度感测部178与图3A的温度感测部178同样地设置于第一绝缘膜36上，该第一绝缘膜36设置于半导体基板10的正面21上(参考图3C)。
图7C示出图7A的B-B’截面图的另一例。本例的半导体装置100还具备设置于第一绝缘膜36上的导电层185和覆盖导电层185的第二绝缘膜37，温度感测部178设置于第二绝缘膜37上。
第二绝缘膜37可以是通过热氧化或CVD法形成的氧化膜。导电层185是N型多晶硅。导电层185可以由与虚设导电部34和栅极导电部44相同掺杂的多晶硅形成。导电层185的掺杂浓度为1E20cm-3以上。
这样，将导电层185配置在第一绝缘膜36与第二绝缘膜37之间，从半导体基板10的正面21到温度感测二极管部173下端为止的Z轴方向距离扩大。由此，在温度感测二极管部173的下方形成电容成分，能够防止温度感测二极管部173因施加于电极的静电或过电压而被破坏。
图7D示出图7A的B-B’截面图的又一例。本例的半导体装置100在具备导电层185和第二绝缘膜37这一点上与图7C相同，但导电层185与各个温度感测二极管部173和电阻部179对应地配置，并具有相互分割的多个区域。
这样，通过分割导电层185，即使多个温度感测二极管部173中的某一个被破坏，其影响也仅停留在该温度感测二极管部173，从而能够防止其他温度感测二极管部173短路。
图7E示出图7A的B-B’截面图的又一例。本例的半导体装置100具备导电层185和第二绝缘膜37，导电层185被分割为多个区域，这一点与图7D相同。但是，在本例中，电阻部179不是设置于第二绝缘膜37上而是设置于第一绝缘膜36上。即，在本例中，导电层185的被分割开的区域的任一个都可以用作电阻部179。这样，在导电层185兼作电阻部179的区域中，能够减小Z轴方向的厚度。
通过减小Z轴方向的厚度，导电层185兼作电阻部179的区域的电阻变高，可以减小电阻部179的面积。另外，在导电层185兼作电阻部179的区域中，通过减小Y轴方向的长度也可以提高电阻，从而可以减小电阻部179的面积。
图8A示出实施例的温度感测部178的俯视图的另一例。图8B示出半导体装置100的等效电路的另一例。图8B表示与具备图8A的温度感测部178的半导体装置100对应的等效电路的例子。在图8A和图8B的说明中，对于与图3A相同的要素省略说明。
本例的电阻部179具有设置于阳极布线180与温度感测二极管部173之间的阳极侧电阻部179A和设置于阴极布线182与温度感测二极管部173之间的阴极侧电阻部179K。
阳极布线180经由接触孔54与阳极侧电阻部179A连接，阳极侧电阻部179A经由接触孔56和连接部181与距阳极焊盘174最远(+X轴方向)的温度感测二极管部173的阳极部175连接。另外，阴极布线182经由接触孔55与阴极侧电阻部179K连接，阴极侧电阻部179K经由接触孔56和连接部181与最接近的温度感测二极管部173的阴极部177连接。
阳极侧电阻部179A和阴极侧电阻部179K可以是相同的掺杂浓度，也可以是不同的掺杂浓度。阳极侧电阻部179A和阴极侧电阻部179K可以是相同的尺寸，也可以是不同的尺寸。另外，在图8A中，阳极侧电阻部179A设置于比阴极侧电阻部179K靠+X轴方向的位置，但它们的位置也可以相反。
图9A示出实施例的温度感测部178的俯视图的另一例。图9B示出半导体装置100的等效电路的另一例。图9B示出与具备图9A的温度感测部178的半导体装置100对应的等效电路的例子。在图9A和图9B的说明中，对于与图3A相同的要素省略说明。
本例的电阻部179设置于温度感测二极管部173彼此之间。即，各个电阻部179与各个温度感测二极管部173的阴极部177一体地设置。由此，温度感测部178的X轴方向距离变短并扩大有源部120的面积，并且能够减少连接部181和接触孔56的数量。
应予说明，在图8A～图9B的例子中，也可以在温度感测部178的下方设置图7C或图7D所示那样的导电层185和第二绝缘膜37。
这样，本例的温度感测部178具有N型的电阻部179，且N型区域的电阻值大于P型区域的电阻值，该N型的电阻部179具有与温度感测二极管部173的正向电压VF相同的温度依赖性，由此正向电流I0下的正向电压VF的变化量ΔVF变大，能够提高温度检测精度。
应予说明，上述的实施例的温度感测部178具有N型的电阻部179，但也可以取而代之将铝或包含铝的合金等金属作为电阻部。在该情况下，只要确定电阻部的尺寸(特别是长度)，使得阴极部177和电阻部的电阻的总值大于阳极部175的电阻即可。或者，也可以增大阳极布线180及阴极布线182的延伸长度来代替在温度感测部178设置电阻部。
图10A表示实施例的半导体装置200的俯视图的一例。在本例中，与图1的不同点在于，在有源部120设置有包括IGBT(绝缘栅型双极晶体管)等晶体管元件的晶体管部70和包括FWD(续流二极管)等二极管元件的二极管部80。
在有源部120设置IGBT和FWD的情况下，晶体管部70和二极管部80形成RC-IGBT(Reverse Conducting IGBT，反向导通型IGBT)。有源部120可以是至少各设置有一个晶体管部70和二极管部80的区域。
在本例中，在有源部120中，对配置晶体管部70的区域标注符号“I”，对配置二极管部80的区域标注符号“F”。晶体管部70和二极管部80可以在有源部120的各区域中沿X轴方向交替地排列配置。
图10B示出半导体装置200的XZ截面图的一例。图10B示出有源部120的晶体管部70和二极管部80中的元件结构的XZ截面图的一例。
晶体管部70在半导体基板10的正面21具有多个虚设沟槽部30和多个栅极沟槽部40，二极管部80具有多个虚设沟槽部30。另外，半导体基板10在多个沟槽部彼此之间具有作为掺杂剂扩散区的台面部60。台面部60经由接触孔54与发射极53连接。
虚设沟槽部30具有虚设绝缘膜32和虚设导电部34。虚设导电部34经由接触孔与发射极53电连接，被设定为发射极电位。
栅极沟槽部40具有由金属等导体构成的栅极导电部44、和栅极绝缘膜42。栅极导电部44通过层间绝缘膜38与发射极53绝缘。栅极导电部44通过栅极流道与栅极焊盘50电连接，并被设定为栅极电位。栅极导电部44与晶体管部70的栅极电极对应。作为示例，栅极电位可以高于发射极电位。
晶体管部70从半导体基板10的正面21侧起具有第一导电型的发射区13、第二导电型的基区15、第一导电型的漂移区18和第二导电型的集电区25。发射区13可以在半导体基板10的正面21遍及台面部60整体而设置，也可以仅设置于与虚设沟槽部30和栅极沟槽部40接近的区域。在台面部60中未设置发射区13的区域中，基区15可以在正面21露出。
另外，本例的晶体管部70具有设置于基区15与漂移区18之间的第一导电型的积累区16。通过设置积累区16，能够提高载流子向基区15的IE效应(Injection Enhancementeffect，注入促进效应)，降低导通电压。但是，积累区16也可以省略。
作为一例，发射区13具有N+型的极性。基区15与图2的基区14的区别在于，基区15具有P-型的极性。在栅极导电部44被设定为栅极电位的情况下，在基区15中，电子被吸引到栅极沟槽部40侧。在基区15的与栅极沟槽部40接触的区域形成有N型的沟道，并作为晶体管进行驱动。
在二极管部80中，在半导体基板10的正面21侧设置有P-型的基区15。在本例的二极管部80未设置积累区16。在其他例子中，在二极管部80也可以设置有积累区16。
在晶体管部70中的积累区16的下方和二极管部80中的基区15的下方设置有N-型的漂移区18。在晶体管部70和二极管部80这两者中，在漂移区18之下设置有N型的缓冲区20。缓冲区20可以作为防止从基区15的下表面扩展的耗尽层到达P型的集电区25和N+型的阴极区82的场截止层发挥功能。
在晶体管部70中，在缓冲区20之下设置有P型的集电区25。在二极管部80中，在缓冲区20之下设置有N+型的阴极区82。
集电区25和阴极区82的下侧的面相当于半导体基板10的背面23。在半导体基板10的背面23设置集电极26。集电极26由金属等导电材料或金属等导电材料的层叠设置。
在本例中，晶体管部70和二极管部80沿着X轴方向交替地配置，但晶体管部70和二极管部80也可以沿着Y轴方向交替地配置。
在有源部120具备RC-IGBT的半导体装置200中，也能够设置图3A、图3B、图3C、图6A、图6C、图7A、图7B、图7C、图7D、图7E、图8A、图9A所示的温度感测部178。在该情况下，在温度感测部178中，在漂移区18的下表面设置缓冲区20，在缓冲区20的下表面设置集电区25。
温度感测部178能够得到与在有源部120具备MOSFET的情况相同的效果。
进而，在有源部120具备IGBT(绝缘栅型双极晶体管)的情况下也同样。
图11A和图11B示出半导体装置100的制造方法的一例。在此，对形成图3A的温度感测部178的工序进行说明。在步骤S100中，通过热氧化在半导体基板10的正面21上形成第一绝缘膜36。形成温度感测部178的区域可以是在半导体基板10的正面21设置有阱区130的区域。
第一绝缘膜36可以由与栅极绝缘膜42相同的氧化膜形成。即，第一绝缘膜36可以通过与形成栅极绝缘膜42相同的工序形成。
在步骤S102中，通过CVD法在第一绝缘膜36上形成用于形成温度感测部178的多晶硅层170。多晶硅层170可以是未掺杂的多晶硅，也可以是低掺杂浓度的N型多晶硅。
在步骤S104中，从半导体基板10的正面21的上方以离子方式注入硼(B)等P型杂质。P型杂质被以离子方式注入到多晶硅层170的整个面。P型杂质的掺杂浓度可以为1E18cm-3以上且小于1E20cm-3。
接着，在步骤S106中，在多晶硅层170上配置抗蚀剂掩模190，使用抗蚀剂掩模190，从半导体基板10的正面21的上方选择性地以离子方式注入N型杂质。N型杂质是砷(As)或磷(P)等。N型杂质的掺杂浓度可以为1E18cm-3以上且小于1E20cm-3。
配置抗蚀剂掩模190的区域与最终成为阳极部175的P型区域对应。以离子方式注入N型杂质的区域与最终成为阴极部177或电阻部179的N型区域对应。
以N型区域的电阻比P型区域的电阻大的尺寸(宽度)以离子方式注入N型杂质。应予说明，用虚线表示在之前的步骤S104中注入的P型杂质的注入深度。
电阻部179的掺杂浓度可以与阴极部177的掺杂浓度相同。在该情况下，电阻部179和阴极部177可以通过相同的工序形成。也就是说，在步骤S106中，关于成为电阻部179和阴极部177的区域，可以以相同的掺杂浓度进行离子注入。
另一方面，电阻部179的掺杂浓度也可以与阴极部177的掺杂浓度不同。在该情况下，作为多晶硅层170，使用掺杂浓度低于在步骤S106中进行离子注入的掺杂浓度的多晶硅。在步骤S106中，仅将离子注入到成为阴极部177的区域中，而不将离子注入到成为电阻部179的区域中。
在步骤S108中，去除抗蚀剂掩模190。在步骤S110中，通过热处理，注入的N型杂质和P型杂质从多晶硅层170的上表面扩散到下表面。另外，在多晶硅层170上配置抗蚀剂掩模191，使用抗蚀剂掩模191进行蚀刻，由此对多晶硅层170进行图案化。
在步骤S112中，去除抗蚀剂掩模191，形成具有阳极部175和阴极部177的多个温度感测二极管部173和N型电阻部179。
在步骤S114中，以覆盖电阻部179、阳极部175以及阴极部177的方式形成层间绝缘膜38，之后通过层间绝缘膜38的图案化而形成接触孔54、55、56。接着，对配置在层间绝缘膜38上的铝或含铝的合金等金属层进行图案化，由此形成阳极布线180、阴极布线182和连接部181。
图12示出半导体装置100的制造方法的另一例。在此，与图11A和图11B同样地，对形成图3A的温度感测部178的工序进行说明。应予说明，步骤S100和S102与图11A相同，因此省略说明，并对接下来的步骤S105进行说明。
在步骤S105中，在多晶硅层170上配置抗蚀剂掩模190，并从半导体基板10的正面21的上方选择性地以离子方式注入砷(As)或磷(P)等N型杂质。配置抗蚀剂掩模190的区域与最终成为阳极部175的P型区域对应。以离子方式注入N型杂质的区域与最终成为阴极部177或电阻部179的N型区域对应。
接着，在步骤S107中，去除抗蚀剂掩模190，在多晶硅层170上配置抗蚀剂掩模192，并从半导体基板10的正面21的上方以离子方式注入硼(B)等P型杂质。抗蚀剂掩模192配置于步骤S105中以离子方式注入了N型杂质的区域中，即，配置于未配置抗蚀剂掩模190的区域中。
在步骤S105和S107中，N型以及P型杂质以N型区域的电阻比P型区域的电阻大的尺寸(宽度)以离子方式进行注入。接下来进行的步骤S108以后与图11B相同，因此省略说明。
以上，使用实施方式对本发明进行了说明，但本发明的技术范围并不限定于上述实施方式所记载的范围。对于本领域技术人员而言，能够对上述实施方式施加各种变更或改良是显而易见的。根据权利要求书的记载可知，施加了这样的变更或改良的方式也能够包含在本发明的技术范围内。
应留意的是，权利要求书、说明书及附图中所示的装置、系统、程序及方法中的动作、过程、步骤及阶段等各处理的执行顺序只要没有特别明示“先于”、“早于”等，另外，只要在后面的处理中不使用前面的处理的输出，则能够以任意的顺序实现。关于权利要求书、说明书及附图中的动作流程，即使为了方便而使用“首先”、“接下来”等进行了说明，也并不意味着必须按照该顺序实施。

Claims (19)

1.一种半导体装置，其特征在于，
所述半导体装置具备设置于半导体基板的正面的上方的温度感测部，
所述温度感测部具有温度感测二极管部和与所述温度感测二极管部电连接的N型的电阻部，
所述温度感测二极管部具有阳极部和与所述阳极部连结的阴极部，
多个所述温度感测二极管部串联连接，
所述阴极部与所述电阻部的电阻值之和大于所述阳极部的电阻值。
2.根据权利要求1所述的半导体装置，其特征在于，
所述电阻部是N型多晶硅。
3.根据权利要求1或2所述的半导体装置，其特征在于，
串联连接的多个所述温度感测二极管部还具有：
阳极布线，其与所述阳极部电连接；以及
阴极布线，其与所述阴极部电连接，
所述电阻部设置于所述阳极布线与串联连接的多个所述温度感测二极管部之间。
4.根据权利要求1或2所述的半导体装置，其特征在于，
串联连接的多个所述温度感测二极管部还具有：
阳极布线，其与所述阳极部电连接；以及
阴极布线，其与所述阴极部电连接，
所述电阻部设置于所述阴极布线与串联连接的多个所述温度感测二极管部之间。
5.根据权利要求1或2所述的半导体装置，其特征在于，
串联连接的多个所述温度感测二极管部具有：
阳极布线，其与所述阳极部电连接；以及
阴极布线，其与所述阴极部电连接，
所述电阻部具有：
阳极侧电阻部，其设置于所述阳极布线与串联连接的多个所述温度感测二极管部之间；以及
阴极侧电阻部，其设置于所述阴极布线与串联连接的多个所述温度感测二极管部之间。
6.根据权利要求1至5中任一项所述的半导体装置，其特征在于，
所述电阻部设置于所述温度感测二极管部彼此之间。
7.根据权利要求1至6中任一项所述的半导体装置，其特征在于，
所述电阻部与所述阴极部连结地设置。
8.根据权利要求1至7中任一项所述的半导体装置，其特征在于，
所述阳极部和所述阴极部排列在与所述半导体基板的正面平行的面上。
9.根据权利要求1至8中任一项所述的半导体装置，其特征在于，
所述电阻部的掺杂浓度为1E18cm-3以上且小于1E20cm-3。
10.根据权利要求1至9中任一项所述的半导体装置，其特征在于，
所述温度感测二极管部的掺杂浓度为1E18cm-3以上且小于1E20cm-3。
11.根据权利要求1至10中任一项所述的半导体装置，其特征在于，
所述电阻部的掺杂浓度为所述阴极部的掺杂浓度以下。
12.根据权利要求11所述的半导体装置，其特征在于，
所述电阻部的掺杂浓度与所述阴极部的掺杂浓度相同。
13.根据权利要求1至12中任一项所述的半导体装置，其特征在于，
所述半导体装置还具备设置于所述半导体基板的正面上的第一绝缘膜、设置于所述第一绝缘膜上的导电层以及覆盖所述导电层的第二绝缘膜，
所述温度感测部设置于所述第二绝缘膜上。
14.根据权利要求13所述的半导体装置，其特征在于，
所述导电层是N型多晶硅。
15.根据权利要求14所述的半导体装置，其特征在于，
所述导电层的掺杂浓度为1E20cm-3以上。
16.根据权利要求13至15中任一项所述的半导体装置，其特征在于，
所述导电层对应于各个所述温度感测二极管部和所述电阻部而配置，且具有相互分割开的多个区域。
17.一种半导体装置的制造方法，其特征在于，
包括在半导体基板的正面的上方形成温度感测部的阶段，所述温度感测部具有串联连接的多个温度感测二极管部、以及与所述多个温度感测二极管部电连接的N型的电阻部，所述温度感测二极管部具有阳极部和与所述阳极部连结的阴极部，
所述阴极部与所述电阻部的电阻值之和大于所述阳极部的电阻值。
18.根据权利要求17所述的半导体装置的制造方法，其特征在于，
所述电阻部的掺杂浓度与所述阴极部的掺杂浓度相同，所述电阻部和所述阴极部通过相同的工序形成。
19.根据权利要求17所述的半导体装置的制造方法，其特征在于，
所述电阻部的掺杂浓度与所述阴极部的掺杂浓度不同，所述电阻部由掺杂浓度小于所述阴极部的掺杂浓度的N型的多晶硅而不进行离子注入来形成。
CN202211188601.0A 2021-11-09 2022-09-28 半导体装置和半导体装置的制造方法 Pending CN116110905A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-182858 2021-11-09
JP2021182858A JP2023070579A (ja) 2021-11-09 2021-11-09 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN116110905A true CN116110905A (zh) 2023-05-12

Family

ID=86229876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211188601.0A Pending CN116110905A (zh) 2021-11-09 2022-09-28 半导体装置和半导体装置的制造方法

Country Status (3)

Country Link
US (1) US20230143787A1 (zh)
JP (1) JP2023070579A (zh)
CN (1) CN116110905A (zh)

Also Published As

Publication number Publication date
US20230143787A1 (en) 2023-05-11
JP2023070579A (ja) 2023-05-19

Similar Documents

Publication Publication Date Title
US9153575B2 (en) Semiconductor device
WO2010109596A1 (ja) 半導体装置
US9343381B2 (en) Semiconductor component with integrated crack sensor and method for detecting a crack in a semiconductor component
CN112823414B (zh) 半导体装置及制造方法
CN112349766A (zh) 半导体装置
CN111834440A (zh) 半导体装置
US10396071B2 (en) Semiconductor device having a sense diode portion
CN112543993A (zh) 半导体装置
CN116349006A (zh) 半导体装置
CN111066149B (zh) 半导体装置
CN113299643A (zh) 半导体装置及半导体装置的制造方法
US8030706B2 (en) Power semiconductor device
US11437569B2 (en) Hall sensor structure
US20220352360A1 (en) Semiconductor device
JP6658955B2 (ja) 半導体装置
CN116110905A (zh) 半导体装置和半导体装置的制造方法
US20240332173A1 (en) Semiconductor device
JP7243795B2 (ja) 半導体装置
US20240290840A1 (en) Semiconductor device
US20230085921A1 (en) Semiconductor device
US20230282737A1 (en) Semiconductor device
US11574999B2 (en) Semiconductor device
CN112470288A (zh) 半导体装置
CN112640129A (zh) 半导体装置
CN115588669A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination