CN112640129A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN112640129A
CN112640129A CN202080004709.2A CN202080004709A CN112640129A CN 112640129 A CN112640129 A CN 112640129A CN 202080004709 A CN202080004709 A CN 202080004709A CN 112640129 A CN112640129 A CN 112640129A
Authority
CN
China
Prior art keywords
active
wiring
dummy
gate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080004709.2A
Other languages
English (en)
Inventor
吉田崇一
佐藤宪一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN112640129A publication Critical patent/CN112640129A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

在半导体装置中确保能够配置晶体管等元件的面积。提供一种半导体装置，该半导体装置具备：半导体基板、具有在俯视半导体基板时有间隔地配置的至少两个部分电极的发射电极、以及配置为被两个部分电极夹着的有源侧栅极布线和有源侧虚设布线，半导体基板具有：与有源侧栅极布线连接并且在俯视时的第一方向上具有长边的栅极沟槽部、以及与有源侧虚设布线连接并且在第一方向上具有长边的虚设沟槽部，有源侧栅极布线和有源侧虚设布线中的一个在第一方向上全部被栅极布线部和虚设布线部中的另一个覆盖。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
以往，已知有在具有栅极沟槽和虚设沟槽的半导体装置中设置用于筛选虚设沟槽的布线的结构(例如，参照专利文献1-3)。
现有技术文献
专利文献
专利文献1：日本特开2016-25124号公报
专利文献2：日本特开2015-207736号公报
专利文献3：日本特开2014-53552号公报
专利文献4：日本特开2018-174295号公报
发明内容
技术问题
如果在形成有晶体管等元件的有源部设置筛选用的布线，则会导致能够配置晶体管等元件的面积变小。
技术方案
为了解决上述课题，在本发明的一个方式中提供具备半导体基板的半导体装置。半导体装置可以具备发射电极，上述发射电极具有在俯视半导体基板时有间隔地配置的至少两个部分电极。半导体装置可以具备有源侧栅极布线和有源侧虚设布线。有源侧栅极布线和有源侧虚设布线可以配置为被两个部分电极夹着。半导体基板可以具有与有源侧栅极布线连接并且在俯视时的第一方向上具有长边的栅极沟槽部。半导体基板可以具有与有源侧虚设布线连接并且在第一方向上具有长边的虚设沟槽部。有源侧栅极布线和有源侧虚设布线中的一个在第一方向上全部可以被有源侧栅极布线和有源侧虚设布线中的另一个覆盖。
有源侧栅极布线在第一方向上全部可以被配置于有源侧栅极布线的上方的有源侧虚设布线覆盖。
有源侧虚设布线可以在不与有源侧栅极布线重叠的部分与虚设沟槽部连接。
有源侧栅极布线可以是半导体材料的布线，有源侧虚设布线可以是金属材料的布线。
发射电极可以具有将两个部分电极彼此连接的桥接部。有源侧虚设布线可以被桥接部分割为至少两个部分布线。半导体装置可以具备与桥接部交叉地设置并且将两个部分布线彼此连接的半导体材料的交叉虚设布线。
交叉虚设布线可以与虚设沟槽部连接。
半导体基板可以具有设置有栅极沟槽部和虚设沟槽部的晶体管部、以及设置有虚设沟槽部的二极管部。交叉虚设布线可以与二极管部的虚设沟槽部连接。
晶体管部的虚设沟槽部可以与有源侧虚设布线连接。
有源侧栅极布线可以与桥接部交叉地设置。
半导体装置可以具备层间绝缘膜。层间绝缘膜可以设置于半导体基板与发射电极之间。层间绝缘膜可以具有将发射电极连接于半导体基板的接触孔。有源侧虚设布线可以设置于在俯视半导体基板时不与接触孔重叠的范围。
半导体装置可以具备外周栅极布线。外周栅极布线可以在俯视时配置于发射电极与半导体基板的端边之间。外周栅极布线可以与有源侧栅极布线连接。半导体装置可以具备外周虚设布线。外周虚设布线可以在俯视时配置于发射电极与半导体的端边之间。外周虚设布线可以与有源侧虚设布线连接。外周虚设布线可以在俯视半导体基板时不与外周栅极布线重叠地配置。
半导体装置可以具备与外周虚设布线连接的筛选焊盘。
应予说明，上述的发明内容未列举出本发明的所有必要特征。另外，这些特征群的子组合也能够另外成为发明。
附图说明
图1是表示本发明的一个实施方式的半导体装置100的一例的俯视图。
图2是图1中的区域A的放大图。
图3是表示图2中的b-b截面的一例的图。
图4是表示有源部120中的元件配置例的图。
图5是图4中的区域C的放大图。
图6是表示图5中的d-d截面的一例的图。
图7是表示发射电极52的另一结构例的图。
图8是桥接部53的附近的放大图。
图9是表示图8中的h-h截面的一例的图。
图10是表示图8中的i-i截面的一例的图。
图11是图7中的区域F的放大图。
图12是图7中的区域G的放大图。
符号说明
10…半导体基板、11…阱区、12…发射区、14…基区、15…接触区、18…漂移区、20…缓冲区、21…上表面、22…集电区、23…下表面、24…集电极、25…连接部、29…直线部分、30…虚设沟槽部、31…前端部分、32…虚设绝缘膜、34…虚设导电部、38…层间绝缘膜、40…栅极沟槽部、42…栅极绝缘膜、44…栅极导电部、52…发射电极、52-1,52-2,52-3…部分电极、54,55,56,57…接触孔、60,61…台面部、70…晶体管部、80…二极管部、81…延长区、82…阴极区、90…边缘终端结构部、100…半导体装置、102…端边、111…栅极焊盘、112…筛选焊盘、113…阳极焊盘、114…阴极焊盘、117…温度感测部、118,119…布线、120…有源部、130…外周虚设布线、131…有源侧虚设布线、131-1,131-2…部分布线、132…交叉虚设布线、140…外周栅极布线、141…有源侧栅极布线、144…第二外周布线、150…部分
具体实施方式
以下，通过发明的实施方式说明本发明，但是以下的实施方式不限定权利要求所涉及的发明。另外，在实施方式中说明的特征的所有组合并不一定是发明的解决方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。将基板、层或其他部件的两个主面中的一个面称为上表面，将另一个面称为下表面。“上”、“下”的方向不限于重力方向或安装半导体装置时的方向。
在本说明书中，有时使用X轴、Y轴和Z轴的正交坐标轴来说明技术事项。正交坐标轴只不过是确定构成要素的相对位置，并不限定特定的方向。例如，Z轴不限于表示相对于地面的高度方向。应予说明，+Z轴方向与-Z轴方向为彼此相反的方向。在未记载正负而记载为Z轴方向的情况下，是指与+Z轴和-Z轴平行的方向。另外，在本说明书中，有时将从+Z轴方向观察的情况称为俯视。
在本说明书中称为“相同”或“相等”的情况下，可以包括具有因制造偏差等而引起的误差的情况。该误差例如为10％以内。
在本说明书中，将掺杂有杂质的掺杂区域的导电型设为P型或N型进行说明。但是，各掺杂区域的导电型也可以是各自相反的极性。另外，在本说明书中，记载为P+型或N+型的情况是指掺杂浓度比P型或N型高，记载为P-型或N-型的情况是指掺杂浓度比P型或N型低。
在本说明书中，掺杂浓度是指作为施主或受主而经活化的杂质的浓度。在本说明书中，有时将施主与受主的浓度差作为掺杂浓度。该浓度差能够通过电压-电容测定法(CV法)来测定。另外，可以将通过扩展电阻测定法(SR)测得的载流子浓度作为掺杂浓度。另外，在掺杂浓度分布具有峰的情况下，也可以将该峰值作为该区域中的掺杂浓度。在施主或受主所存在的区域中的掺杂浓度基本均等的情况下等，可以将掺杂浓度的平均值作为该区域中的掺杂浓度。另外，在本说明书中，掺杂剂的浓度是指施主和受主的各自的浓度。
图1是表示本发明的一个实施方式的半导体装置100的一例的俯视图。在图1中示出了将各部件投影到半导体基板10的上表面而得的位置。在图1中仅示出了半导体装置100的一部分部件，并且省略了一部分部件。
半导体装置100具备半导体基板10。半导体基板10是由硅或化合物半导体等半导体材料所形成的基板。半导体基板10在俯视时具有端边102。在本说明书中仅称为俯视的情况是指从半导体基板10的上表面侧观察的情况。本例的半导体基板10在俯视时具有彼此相向的两组端边102。在图1中，X轴和Y轴与某一端边102平行。另外，Z轴与半导体基板10的上表面垂直。
在半导体基板10设置有有源部120。有源部120是在将半导体装置100控制在导通状态的情况下在半导体基板10的上表面与下表面之间沿深度方向有主电流流通的区域。在有源部120的上方设置有发射电极52。在图1中，在发射电极52标记有斜阴影线。
发射电极52在图1的例子中具有三个部分电极52-1、52-2和52-3。各个部分电极都是发射电极52的一部分。多个部分电极可以相互分离，也可以相互连结。有源部120可以指在俯视时与发射电极52重叠的区域。在本例中，在俯视时被发射电极52夹着的区域也包含于有源部120。本例的有源部120也可以是在俯视时与发射电极52外接的四边形的区域。
在有源部120设置有包括IGBT等晶体管元件的晶体管部。在有源部120还可以设置有包括FWD等二极管元件的二极管部。在有源部120中的半导体基板10的上表面设置有栅极沟槽部和虚设沟槽部。栅极沟槽部在晶体管部中作为被施加栅极电位的栅电极发挥功能。虚设沟槽部设置于晶体管部或二极管部并且被施加发射极电位。虚设沟槽部与发射电极电连接。
半导体装置100可以在半导体基板10的上方具有一个以上的焊盘。本例的半导体装置100具有栅极焊盘111、筛选焊盘112、阳极焊盘113和阴极焊盘114。此外，也可以设置电流检测用的焊盘等。在安装半导体装置100时，各焊盘可以介由导线等布线连接于外部的电路。
在栅极焊盘111施加有栅极电位。栅极焊盘111与有源部120的栅极沟槽部的导电部电连接。半导体装置100具备将栅极焊盘111与栅极沟槽部连接的栅极布线。在图1中，在栅极布线标记有斜阴影线。
本例的栅极布线具有外周栅极布线140和有源侧栅极布线141。外周栅极布线140在俯视时配置于发射电极52与半导体基板10的端边102之间。本例的外周栅极布线140在俯视时包围有源部120。另外，外周栅极布线140与栅极焊盘111连接。外周栅极布线140配置于半导体基板10的上方。外周栅极布线140可以是金属布线。
有源侧栅极布线141配置为在俯视时被两个部分电极夹着。即，有源侧栅极布线141设置于有源部120。通过在有源部120设置有源侧栅极布线141，从而在半导体基板10的各区域能够减小从栅极焊盘111起算的布线长度的偏差。
有源侧栅极布线141与有源部120的栅极沟槽部连接。有源侧栅极布线141配置于半导体基板10的上方。有源侧栅极布线141可以是由掺杂有杂质的多晶硅等半导体形成的布线。
有源侧栅极布线141可以与外周栅极布线140连接。本例的有源侧栅极布线141在X轴方向上从外周栅极布线140延伸地设置到有源部120的内部。本例的有源侧栅极布线141设置于部分电极52-1与部分电极52-2之间以及部分电极52-1与部分电极52-3之间。有源侧栅极布线141也可以横穿有源部120而设置。在图1的例子中，利用后述的温度感测部117分割有源侧栅极布线141。即，有源侧栅极布线141以夹着温度感测部117的方式配置。
在检查半导体装置100时，对筛选焊盘112施加筛选用的电位。筛选焊盘112与有源部120的虚设沟槽部的导电部电连接。虚设沟槽部具有导电部和绝缘膜。绝缘膜设置于导电部与半导体基板10之间。在检查半导体装置100时，对半导体基板10施加发射极电位而对虚设沟槽部的导电部施加筛选用电位。可以从发射电极52对半导体基板10施加发射极电位。由此，对虚设沟槽部的绝缘膜施加预定的电压，从而能够检查绝缘膜的品质。在安装半导体装置100时，筛选焊盘112与发射电极52电连接。由此，对虚设沟槽部施加发射极电位。
半导体装置100具备虚设布线。虚设布线将筛选焊盘112与虚设沟槽部连接。本例的虚设布线具有外周虚设布线130和有源侧虚设布线131。外周虚设布线130在俯视时配置于发射电极52与半导体基板10的端边102之间。本例的外周虚设布线130在俯视时包围有源部120。外周虚设布线130可以配置于有源部120与外周栅极布线140之间。外周虚设布线130也可以配置于外周栅极布线140与半导体基板10的端边102之间。外周虚设布线130与筛选焊盘112连接。外周虚设布线130配置于半导体基板10的上方。外周虚设布线130可以是金属布线。
有源侧虚设布线131配置为在俯视时被两个部分电极夹着。即，有源侧虚设布线131设置于有源部120。通过在有源部120设置有源侧虚设布线131，从而能够在半导体基板10的各区域减小从筛选焊盘112起算的布线长度的偏差。
有源侧虚设布线131与有源部120的虚设沟槽部连接。有源侧虚设布线131配置于半导体基板10的上方。有源侧虚设布线131可以是金属布线。
有源侧虚设布线131可以与外周虚设布线130连接。本例的有源侧虚设布线131在X轴方向上从外周虚设布线130延伸地设置到有源部120的内部。本例的有源侧虚设布线131设置于部分电极52-1与52-2部分电极之间以及部分电极52-1与部分电极52-3之间。有源侧虚设布线131也可以横穿有源部120而设置。在图1的例子中，利用后述的温度感测部117分割有源侧虚设布线131。即，有源侧虚设布线131以夹着温度感测部117的方式配置。
有源侧栅极布线141和有源侧虚设布线131中的一个在第一方向上全部被有源侧栅极布线141和有源侧虚设布线131中的另一个覆盖。本例的第一方向是Y轴方向。在本例中，有源侧栅极布线141在Y轴方向上全部被有源侧虚设布线131覆盖。即，在被有源侧虚设布线131的Y轴方向上的两端夹着的区域中，配置有有源侧栅极布线141的Y轴方向上的两端。有源侧栅极布线141也可以在X轴方向的某一位置具有不被有源侧虚设布线131覆盖的区域。在图1的例子中，在有源侧栅极布线141之中接触于外周栅极布线140的部分150既不被有源侧虚设布线131覆盖，也不被外周虚设布线130覆盖。有源侧栅极布线141被有源侧虚设布线131和外周虚设布线130覆盖的部分的X轴方向上的长度，可以是不被有源侧虚设布线131和外周虚设布线130覆盖的部分150的X轴方向上的长度的5倍以上，也可以是10倍以上。部分150的X轴方向上的长度相当于外周栅极布线140与外周虚设布线130的间隔。
通过将有源侧栅极布线141和有源侧虚设布线131重叠地设置，从而能够降低有源侧栅极布线141和有源侧虚设布线131占据的面积。由此，在有源部120中能够确保晶体管等元件的面积。有源侧栅极布线141和有源侧虚设布线131中的一个可以是金属布线，另一个可以是半导体布线。由此，容易将两个布线重叠。金属布线可以配置于比半导体布线靠向上方的位置。在两个布线之间设置有层间绝缘膜。
在本例中，有源侧虚设布线131是金属布线，有源侧栅极布线141是半导体布线。在其他例子中，有源侧虚设布线131也可以是半导体布线，有源侧栅极布线141也可以是金属布线。在这种情况下，外周虚设布线130可以配置于外周栅极布线140与半导体基板10的端边102之间。
温度感测部117是由多晶硅等形成的PN结二极管。温度感测部117配置于半导体基板10的上方。温度感测部117可以配置于部分电极52-1、52-2和52-3之间即有源部120的大致中心。在温度感测部117与半导体基板10之间设置有层间绝缘膜。阳极焊盘113和阴极焊盘114通过布线118和布线119连接于温度感测部117的阳极区和阴极区。
本例的半导体装置100在外周栅极布线140与端边102之间具备边缘终端结构部90。边缘终端结构部90缓和半导体基板10的上表面侧的电场集中。边缘终端结构部90例如具有包围有源部120并设置为环状的保护环、场板和降低表面电场中的至少一个结构或者将这些结构之中的多个结构进行组合而成的结构。
本例的筛选焊盘112和栅极焊盘111配置于共用的端边102的附近。端边102的附近是指端边102与发射电极52之间的区域。另外，阳极焊盘113和阴极焊盘114可以配置于与栅极焊盘111相反的一侧的端边102的附近。
图2是图1中的区域A的放大图。在图2中，示出了部分电极52-1和部分电极52-2、有源侧栅极布线141、有源侧虚设布线131、连接部25、栅极沟槽部40以及虚设沟槽部30，并省略了其他部件。在图2中，在栅极沟槽部40标记有记号G，在虚设沟槽部30标记有记号E。
栅极沟槽部40和虚设沟槽部30在俯视时在Y轴方向上具有长边。即，栅极沟槽部40和虚设沟槽部30在Y轴方向上延伸地设置。栅极沟槽部40和虚设沟槽部30可以具有与Y轴方向平行的直线部分。
栅极沟槽部40和虚设沟槽部30的各沟槽部在X轴方向上以预定的间隔配置。应予说明，栅极沟槽部40和虚设沟槽部30的排列图案不限于图2的例子。包含一个以上的栅极沟槽部40的群组与包含一个以上的虚设沟槽部30的群组可以沿X轴方向交替地配置。在本说明书中，有时将半导体基板10的在X轴方向上被两个沟槽部夹着的区域称为台面部。
至少一个沟槽部的两个直线部分的前端可以通过曲线状的前端部分连接。在图2的例子中，虚设沟槽部30具有两个直线部分29和一个前端部分31。
栅极沟槽部40与有源侧栅极布线141连接。栅极沟槽部40也可以具有在俯视时与有源侧栅极布线141重叠的区域。栅极沟槽部40可以在与有源侧栅极布线141重叠的区域中与有源侧栅极布线141连接。本例的栅极沟槽部40在Y轴方向上从与部分电极52-1重叠的位置延伸地设置到与部分电极52-2重叠的位置，并且与在X轴方向上延伸的有源侧栅极布线141和有源侧虚设布线131交叉。即，栅极沟槽部40在Y轴方向上横穿有源侧栅极布线141和有源侧虚设布线131。
虚设沟槽部30与有源侧虚设布线131连接。虚设沟槽部30可以具有在俯视时与有源侧虚设布线131重叠的区域。虚设沟槽部30可以在俯视时不与有源侧栅极布线141重叠，并且在与有源侧虚设布线131重叠的区域中与有源侧虚设布线131连接。虚设沟槽部30的Y轴方向上的端部可以在俯视时不与有源侧栅极布线141重叠，并且配置于与有源侧虚设布线131重叠的区域。在本例中，虚设沟槽部30的前端部分31配置于该区域。
虚设沟槽部30可以配置为不与有源侧栅极布线141重叠。在本例中，在与部分电极52-1重叠的虚设沟槽部30和与部分电极52-2重叠的虚设沟槽部30之间配置有有源侧栅极布线141。即，有源侧栅极布线141以将在Y轴方向上延伸的虚设沟槽部30分割的方式设置。
半导体装置100可以具有连接部25。连接部25由掺杂有杂质的多晶硅等形成。连接部25将虚设沟槽部30的导电部与有源侧虚设布线131连接。连接部25在X轴方向上的宽度比虚设沟槽部30在X轴方向上的宽度大。通过设置连接部25，能够容易地将虚设沟槽部30与有源侧虚设布线131连接。
图3是表示图2中的b-b截面的一例的图。b-b截面是穿过部分电极52-1,52-2、有源侧栅极布线141和有源侧虚设布线131的YZ截面。在该截面中，半导体装置100具备半导体基板10、层间绝缘膜38、部分电极52-1,52-2和集电极24。
层间绝缘膜38覆盖半导体基板10的上表面21而设置。层间绝缘膜38可以是热氧化膜，可以是BPSG等玻璃，也可以是其他绝缘膜。另外，层间绝缘膜38也可以是多个绝缘膜层叠而成的膜。
发射电极52的部分电极52-1,52-2,52-3和有源侧虚设布线131设置于层间绝缘膜38的上表面。集电极24设置于半导体基板10的下表面23。集电极24、发射电极52和有源侧虚设布线131由铝等金属材料设置。在本说明书中，将连结发射电极52与集电极24的方向(即，Z轴方向)称为深度方向。
发射电极52通过设置于层间绝缘膜38的接触孔54而与半导体基板10的上表面21接触。发射电极52可以与设置于半导体基板10的上表面21的P-型的基区14接触。基区14例如作为二极管部的阳极区发挥功能。另外，基区14例如作为晶体管部的沟道区发挥功能。
有源侧虚设布线131在Y轴方向上配置于部分电极52-1与部分电极52-2之间。有源侧虚设布线131介由设置于层间绝缘膜38的接触孔55而与连接部25连接。连接部25将有源侧虚设布线131与虚设沟槽部30(在本例中为前端部分31)的虚设导电部34连接。
有源侧栅极布线141在Y轴方向上配置于部分电极52-1与部分电极52-2之间。有源侧栅极布线141在Y轴方向上全部被配置于有源侧栅极布线141的上方的有源侧虚设布线131覆盖。有源侧栅极布线141与有源侧虚设布线131被层间绝缘膜38绝缘。另外，有源侧栅极布线141与半导体基板10被层间绝缘膜38绝缘。但是，有源侧栅极布线141在与图3所示的截面不同的截面中通过设置于层间绝缘膜38的接触孔而与栅极沟槽部40连接。
虚设沟槽部30的前端部分31可以被P+型的阱区11覆盖。阱区11是掺杂浓度比基区14的掺杂浓度高，与半导体基板10的上表面21接触地形成并且形成到比基区14的底部深的位置的区域。通过将前端部分31配置于阱区11的内部，能够缓和电场向前端部分31集中。
阱区11可以在Y轴方向上设置于比有源侧栅极布线141宽广的范围。阱区11可以在Y轴方向上从夹着有源侧栅极布线141而配置的一个前端部分31连续地设置到另一个前端部分31。
有源侧虚设布线131在Y轴方向上可以设置于与阱区11重叠的范围内，也可以设置于比阱区11更宽广的范围。但是，有源侧虚设布线131设置于不与接触孔54重叠的范围。
根据本例，将有源侧栅极布线141全部与有源侧虚设布线131重叠地配置。因此，能够减小有源侧栅极布线141和有源侧虚设布线131在有源部120中占据的面积。因此，能够确保有源部120中的晶体管等的元件区域的面积。
在半导体基板10的下表面23设置有P+型的集电区22。集电区22作为IGBT(绝缘栅双极型晶体管)的集电极发挥功能。在集电区22的上方设置有N-型的漂移区18。在半导体基板10的下表面23可以设置有作为二极管的阴极发挥功能的N+型的阴极区，也可以设置有作为MOS晶体管的漏极发挥功能的N+型的漏极区。
图4是表示有源部120中的元件配置例的图。在本例的有源部120设置有包括IGBT等晶体管元件的晶体管部70和包括FWD(续流二极管)等二极管元件的二极管部80。
在图4中，在配置有晶体管部70的区域标记有记号“I”，在配置有二极管部80的区域标记有记号“F”。晶体管部70和二极管部80沿着预定的排列方向(在图4中为X轴方向)并排配置。晶体管部70和二极管部80可以在X轴方向上交替地并排配置。在本说明书中，有时将在俯视时与排列方向垂直的方向称为延伸方向(在图1中为Y轴方向)。晶体管部70和二极管部80可以分别在延伸方向上具有长边。即，晶体管部70的Y轴方向上的长度比X轴方向上的宽度大。同样地，二极管部80的Y轴方向上的长度比X轴方向上的宽度大。晶体管部70和二极管部80的延伸方向可以与沟槽部的长边方向相同。
二极管部80在与半导体基板10的下表面接触的区域具有N+型的阴极区。在本说明书中，将设置有阴极区的区域称为二极管部80。即，二极管部80是在俯视时与阴极区重叠的区域。在半导体基板10的下表面，在除阴极区以外的区域可以设置有集电区22。在本说明书中，有时将二极管部80在Y轴方向上延长到栅极布线或虚设布线为止的延长区81也包含于二极管部80。在延长区81的下表面设置有集电区22。
图5是图4中的区域C的放大图。区域C是包括晶体管部70、二极管部80、有源侧栅极布线141和有源侧虚设布线131的区域。在本例的半导体基板10设置有与半导体基板10上表面的接触的栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14和接触区15。另外，在本例的半导体基板10，设置有与半导体基板10的下表面接触的阴极区82和集电区22。
另外，在半导体基板10的上方设置有发射电极52、有源侧虚设布线131和有源侧栅极布线141。虽然在发射电极52与半导体基板10的上表面之间设置有层间绝缘膜，但是在图5中省略。在本例的层间绝缘膜，接触孔56和接触孔54贯通该层间绝缘膜而设置。
发射电极52通过接触孔54而与半导体基板10的上表面中的发射区12、接触区15和基区14接触。另外，有源侧虚设布线131通过接触孔56而与虚设沟槽部30内的虚设导电部连接。在有源侧虚设布线131与虚设导电部之间可以设置有连接部25。
在有源侧栅极布线141与半导体基板10之间设置有热氧化膜等绝缘膜。有源侧栅极布线141在半导体基板10的上表面与栅极沟槽部40内的栅极导电部连接。有源侧栅极布线141不与虚设沟槽部30内的虚设导电部连接。有源侧栅极布线141通过设置于绝缘膜的接触孔56而与栅极沟槽部40内的栅极导电部连接。栅极沟槽部40、虚设沟槽部30、有源侧栅极布线141和有源侧虚设布线131具有与图2所示的例子相同的配置和结构。
在晶体管部70设置有栅极沟槽部40。在二极管部80设置有虚设沟槽部30。在晶体管部70也可以设置有虚设沟槽部30。
将在半导体基板10中被各沟槽部夹着的区域称为台面部。在晶体管部70设置有台面部60，在二极管部80设置有台面部61。台面部是在半导体基板10的被沟槽部夹着的部分中位于比沟槽部的最深的底部靠近上表面侧的区域。
在各台面部设置有P-型的基区14。基区14在台面部的上表面的一部分露出。在晶体管部70的基区14的上表面设置有接触区15和发射区12。本例的接触区15是掺杂浓度比基区14的掺杂浓度高的P+型。本例的发射区12是掺杂浓度比图3所示的漂移区18的掺杂浓度高的N+型。
发射区12在半导体基板10的上表面与栅极沟槽部40接触地设置。本例的发射区12和接触区15从夹着台面部60的一个沟槽部设置到另一个沟槽部。在本例的台面部60的上表面，沿Y轴方向交替地配置有接触区15和发射区12。在设置于台面部60的接触区15之中，配置于Y轴方向的最端部的接触区15可以设置于与接触孔54的Y轴方向上的端部重叠的位置。发射区12在Y轴方向上配置于设置有接触孔54的范围。
在其他例子中，在台面部60，也可以沿Y轴方向将接触区15和发射区12设置为条纹状。例如，与夹着台面部60的两个沟槽部之中的一个沟槽部接触地设置有一个发射区12，另一方面，与另一个沟槽部接触地设置有另一个发射区12。在被一个发射区12与另一个发射区12夹着的区域设置有接触区15。在台面部60的上表面可以配置有在Y轴方向上夹着设置有接触区15和发射区12的区域的基区14。
在二极管部80的台面部61可以不设置发射区12。在本例的台面部61的上表面设置有基区14。基区14可以占据台面部61的上表面的一半以上的面积。在台面部61的上表面可以配置有接触区15。台面部61的接触区15可以设置于与接触孔54的Y轴方向上的端部重叠的位置。在台面部61的上表面可以设置有在Y轴方向上夹着接触区15的基区14。
设置于晶体管部70的接触孔54与设置于二极管部80的接触孔54可以在Y轴方向上的长度相同，也可以不同。在晶体管部70中，接触孔54设置于接触区15和发射区12的各区域的上方。本例的接触孔54可以不设置于与台面部60的基区14和阱区11对应的区域。在二极管部80中，接触孔54设置于接触区15和基区14的上方。但是，接触孔54不设置于在台面部61中被接触区15与阱区11夹着的基区14的上方。
在二极管部80中，在与半导体基板10的下表面接触的区域设置有N+型的阴极区82。在与半导体基板10的下表面接触的区域中，在不设置有阴极区82的区域设置有集电区22。在Y轴方向上，阴极区82与有源侧虚设布线131分离地设置。在阴极区82与有源侧虚设布线131之间，可以在俯视时设置有基区14和接触区15中的至少一个。在本例中，阴极区82与有源侧虚设布线131在Y轴方向上的距离比接触孔54与有源侧虚设布线131在Y轴方向上的距离大。
图6是表示图5中的d-d截面的一例的图。d-d截面是穿过发射区12的XZ面。本例的半导体装置100在该截面中具有半导体基板10、层间绝缘膜38、发射电极52和集电极24。
在该截面的半导体基板10的上表面21侧设置有P-型的基区14。在该截面中，在晶体管部70中的半导体基板10的上表面21侧，从半导体基板10的上表面21起依次设置有N+型的发射区12和P-型的基区14。在基区14的下方也可以设置有N+型的蓄积区。在该截面中，在二极管部80中的半导体基板10的上表面21侧设置有P-型的基区14。
在晶体管部70和二极管部80中，在基区14的下方设置有N-型的漂移区18。在晶体管部70和二极管部80中，在漂移区18的下方设置有N+型的缓冲区20。
缓冲区20的掺杂浓度比漂移区18的掺杂浓度高。缓冲区20可以作为防止从基区14的下表面扩展的耗尽层到达集电区22和阴极区82的场截止层发挥功能。
在晶体管部70中，在缓冲区20的下方设置有P+型的集电区22。在二极管部80中，在缓冲区20的下方设置有阴极区82。
在半导体基板10的上表面21侧设置有一个以上的栅极沟槽部40和一个以上的虚设沟槽部30。各沟槽部设置为从半导体基板10的上表面21贯通基区14而到达漂移区18。在设置有发射区12和接触区15中至少任一个的区域中，各沟槽部也贯通这些区域而到达漂移区18。沟槽部贯通掺杂区域不限于以形成掺杂区域之后再形成沟槽部的顺序制造而得的结构。在形成沟槽部之后，在沟槽部之间形成掺杂区域而得的结构也包含于沟槽部贯通掺杂区域的结构。
栅极沟槽部40具有设置于半导体基板10的上表面21侧的栅极绝缘膜42和栅极导电部44。栅极绝缘膜42覆盖栅极沟槽部40的内壁而设置。栅极绝缘膜42可以通过将栅极沟槽部40的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽部40的内部设置于比栅极绝缘膜42靠近内侧的位置。即，栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。
栅极导电部44包含夹着栅极绝缘膜42并且与基区14对置的区域。该截面中的栅极沟槽部40在半导体基板10的上表面21被层间绝缘膜38覆盖。如果在栅极导电部44施加预定的电压，则在基区14中的与栅极沟槽接触的界面的表层形成由电子的反转层形成的沟道。
虚设沟槽部30在该截面也可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有设置于半导体基板10的上表面21侧的虚设沟槽、虚设绝缘膜32和虚设导电部34。虚设绝缘膜32覆盖虚设沟槽的内壁而设置。虚设导电部34设置于虚设沟槽的内部，并且设置于比虚设绝缘膜32靠近内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设导电部34可以由与栅极导电部44相同的材料形成。
图7是表示发射电极52的另一结构例的图。本例的发射电极52具有将两个部分电极彼此连接的桥接部53。本例的发射电极52具有将部分电极52-1与部分电极52-2彼此连接的桥接部53和将部分电极52-1与部分电极52-3彼此连接的桥接部53。桥接部53可以由与部分电极相同的材料形成。
各个有源侧虚设布线131被桥接部53分割为至少两个部分布线。在图7的例子中，各个有源侧虚设布线131被分割为部分布线131-1、部分布线131-2。即，桥接部53设置于部分布线131-1、部分布线131-2之间。
图8是图7中的区域E的放大图。区域E是桥接部53的附近的区域。在图8中，表示出部分电极52-1,52-2、桥接部53、有源侧栅极布线141、有源侧虚设布线131、至少一个交叉虚设布线132和各沟槽部，并省略了其他部件。在图8中，在有源侧栅极布线141和交叉虚设布线132全部标记有斜阴影线。另外，在部分电极52-1,52-2、桥接部53和有源侧虚设布线131仅在端部标记有斜阴影线。
如上所述，有源侧虚设布线131被桥接部53分割为部分布线131-1、部分布线131-2。桥接部53穿过部分布线131-1与部分布线131-2之间，而连接部分电极52-1与部分电极52-2。
交叉虚设布线132与桥接部53交叉地设置，将部分布线131-1与部分布线131-2彼此连接。本例的交叉虚设布线132在X轴方向上从部分布线131-1到部分布线131-2横穿桥接部53的下方而设置。交叉虚设布线132可以是掺杂有杂质的多晶硅等半导体材料的布线。交叉虚设布线132配置于半导体基板10与有源侧虚设布线131和桥接部53之间。
交叉虚设布线132通过层间绝缘膜而与半导体基板10、有源侧虚设布线131和桥接部53绝缘。交叉虚设布线132在与有源侧虚设布线131重叠的位置介由设置于层间绝缘膜的接触孔而与有源侧虚设布线131连接。
通过设置桥接部53，从而能够减小发射电极52中的电位的偏差。另外，通过设置交叉虚设布线132，从而能够连接被桥接部53分割的有源侧虚设布线131。由此，能够将筛选用的电位传达到有源部120的内部。
应予说明，有源侧栅极布线141未被桥接部53分割。本例的有源侧栅极布线141与桥接部53交叉地设置。即，有源侧栅极布线141在X轴方向上横穿桥接部53的下方。由此，能够将栅极电位传达到有源部120的内部。
应予说明，通过将有源侧栅极布线141设为半导体布线，从而容易使桥接部53与有源侧栅极布线141交叉。因此，能够以单一的有源侧栅极布线141传送栅极电位，能够抑制栅极电位的衰减。
交叉虚设布线132可以与虚设沟槽部30连接。由此，即使在设置有桥接部53的区域，也能够将筛选用的电压施加于虚设沟槽部30。交叉虚设布线132在Y轴方向上可以夹着有源侧栅极布线141而配置。由此，能够容易地将部分电极52-1侧的虚设沟槽部30和部分电极52-2侧的虚设沟槽部30中的每个与交叉虚设布线132连接。
在桥接部53的下方可以配置有虚设沟槽部30。在桥接部53的下方也可以配置有栅极沟槽部40。在本例中，在桥接部53的下方配置有虚设沟槽部30而未配置栅极沟槽部40。
桥接部53也可以设置于二极管部80。在这种情况下，交叉虚设布线132与二极管部80的虚设沟槽部30连接。虚设沟槽部30可以在与交叉虚设布线132重叠的位置具有前端部分。
晶体管部70的虚设沟槽部30与有源侧虚设布线131(在本例中为部分布线131-1、部分布线131-2)连接。通过这样的结构，能够容易地将各个虚设沟槽部30连接于虚设布线。另外，因为未分割有源侧栅极布线141，所以能够容易地将各个栅极沟槽部40连接于有源侧栅极布线141。
图9是表示图8中的h-h截面的一例的图。h-h截面是穿过两个交叉虚设布线132和有源侧栅极布线141的YZ截面。两个交叉虚设布线132和有源侧栅极布线141设置于桥接部53与半导体基板10之间。两个交叉虚设布线132和有源侧栅极布线141可以设置于相同的高度位置。两个交叉虚设布线132和有源侧栅极布线141通过层间绝缘膜38而与桥接部53绝缘。另外，两个交叉虚设布线132和有源侧栅极布线141也通过层间绝缘膜38而与半导体基板10绝缘。但是，交叉虚设布线132通过设置于层间绝缘膜38的接触孔56而与虚设沟槽部30的虚设导电部34连接。
图10是表示图8中的i-i截面的一例的图。i-i截面是包含部分布线131-1、部分布线131-2和桥接部53的XZ截面。部分布线131-1、部分布线131-2和桥接部53配置于层间绝缘膜38的上方。部分布线131-1,131-2和桥接部53可以设置于相同的高度位置。
交叉虚设布线132设置于部分布线131-1、部分布线131-2和桥接部53与半导体基板10之间。交叉虚设布线132通过层间绝缘膜38而与部分布线131-1、部分布线131-2和桥接部53绝缘。但是，交叉虚设布线132通过设置于层间绝缘膜38的接触孔57而与部分布线131-1、部分布线131-2连接。
交叉虚设布线132穿过桥接部53的下方在X轴方向上从部分布线131-1延伸到部分布线131-2。由此，能够将部分布线131-1与部分布线131-2连接。
图11是图7中的区域F的放大图。区域F是外周栅极布线140与有源侧栅极布线141所连接的部分150的附近的区域。在图11中，对外周栅极布线140、外周虚设布线130、有源侧虚设布线131和发射电极52仅在端部标记有斜阴影线。另外，在有源侧栅极布线141全部标记有斜阴影线。
外周栅极布线140和外周虚设布线130在俯视时不重叠地配置。本例的外周栅极布线140配置于比外周虚设布线130靠近外侧的位置。外侧是指远离有源部120的一侧。有源侧虚设布线131与外周虚设布线130连接。本例的有源侧虚设布线131和外周虚设布线130都是金属布线。
有源侧栅极布线141从有源侧虚设布线131的下方横穿外周虚设布线130直到外周栅极布线140的下方而设置。有源侧栅极布线141在与外周栅极布线140重叠的位置与外周栅极布线140连接。本例的有源侧栅极布线141在外周虚设布线130与外周栅极布线140之间具有未被虚设布线覆盖的部分150。
栅极布线在外周栅极布线140的下方可以具有沿外周栅极布线140设置的第二外周布线144。第二外周布线144可以由与有源侧栅极布线141相同的材料形成于与有源侧栅极布线141相同的高度位置。第二外周布线144与有源侧栅极布线141连接。第二外周布线144与外周栅极布线140通过设置于层间绝缘膜的接触孔而连接。在图11中，在第二外周布线144全部标记有斜阴影线。
图12是图7中的区域G的放大图。如上所述，有源侧栅极布线141和有源侧虚设布线131被温度感测部117分割。因此，有源侧栅极布线141和有源侧虚设布线131在温度感测部117的附近终止。有源侧虚设布线131可以设置到比有源侧栅极布线141靠近温度感测部117的位置。即，有源侧虚设布线131与温度感测部117之间的距离可以比有源侧栅极布线141与温度感测部117之间的距离小。由此，能够用有源侧虚设布线131覆盖有源侧栅极布线141。
以上，使用实施方式说明了本发明，但是本发明的技术范围不限于上述实施方式中记载的范围。可以对上述实施方式进行各种改变或改良对于本领域技术人员而言也是明确的。根据权利要求书的记载可知这样进行了各种改变或改良的方式也可以包含在本发明的技术范围内。
应当注意的是，在权利要求书、说明书和附图中所示的装置、系统、程序和方法中的动作、顺序、步骤和阶段等各处理的执行顺序只要并未特别明确“在……之前”、“事先”等，另外，只要不是在后续处理中使用之前处理的结果，就可以按任意顺序实现。即使为方便起见，对权利要求书、说明书和附图中的动作流程使用“首先”、“接下来”等进行说明，也不表示一定要按照该顺序实施。

Claims (12)

1.一种半导体装置，其特征在于，具备：
半导体基板；
发射电极，其具有在俯视所述半导体基板时有间隔地配置的至少两个部分电极；
有源侧栅极布线，其配置为被两个所述部分电极夹着；以及
有源侧虚设布线，其配置为被两个所述部分电极夹着，
所述半导体基板具有：
栅极沟槽部，其与所述有源侧栅极布线连接并且在所述俯视时的第一方向上具有长边；以及
虚设沟槽部，其与所述有源侧虚设布线连接并且在所述第一方向上具有长边，
所述有源侧栅极布线和所述有源侧虚设布线中的一个在所述第一方向上全部被所述有源侧栅极布线和所述有源侧虚设布线中的另一个覆盖。
2.根据权利要求1所述的半导体装置，其特征在于，所述有源侧栅极布线在所述第一方向上全部被配置于所述有源侧栅极布线的上方的所述有源侧虚设布线覆盖。
3.根据权利要求2所述的半导体装置，其特征在于，所述有源侧虚设布线在不与所述有源侧栅极布线重叠的部分与所述虚设沟槽部连接。
4.根据权利要求1～3中任一项所述的半导体装置，其特征在于，所述有源侧栅极布线是半导体材料的布线，所述有源侧虚设布线是金属材料的布线。
5.根据权利要求4所述的半导体装置，其特征在于，所述发射电极具有将两个所述部分电极彼此连接的桥接部，
所述有源侧虚设布线被所述桥接部分割为至少两个部分布线，
所述半导体装置还具备半导体材料的交叉虚设布线，所述交叉虚设布线与所述桥接部交叉地设置并且将两个所述部分布线彼此连接。
6.根据权利要求5所述的半导体装置，其特征在于，所述交叉虚设布线与所述虚设沟槽部连接。
7.根据权利要求6所述的半导体装置，其特征在于，所述半导体基板具有晶体管部和二极管部，所述晶体管部设置有所述栅极沟槽部和所述虚设沟槽部，所述二极管部设置有所述虚设沟槽部，
所述交叉虚设布线与所述二极管部的所述虚设沟槽部连接。
8.根据权利要求7所述的半导体装置，其特征在于，所述晶体管部的所述虚设沟槽部与所述有源侧虚设布线连接。
9.根据权利要求5～8中任一项所述的半导体装置，其特征在于，所述有源侧栅极布线与所述桥接部交叉地设置。
10.根据权利要求1～9中任一项所述的半导体装置，其特征在于，所述半导体装置还具备层间绝缘膜，所述层间绝缘膜设置于所述半导体基板与所述发射电极之间，并且具有将所述发射电极连接于所述半导体基板的接触孔，
所述有源侧虚设布线设置于在俯视所述半导体基板时不与所述接触孔重叠的范围。
11.根据权利要求1～10中任一项所述的半导体装置，其特征在于，所述半导体装置还具备：
外周栅极布线，其在所述俯视时配置于所述发射电极与所述半导体基板的端边之间，并且与所述有源侧栅极布线连接；以及
外周虚设布线，其在所述俯视时配置于所述发射电极与所述半导体基板的端边之间，并且与所述有源侧虚设布线连接，
所述外周虚设布线在俯视所述半导体基板时不与所述外周栅极布线重叠地配置。
12.根据权利要求11所述的半导体装置，其特征在于，所述半导体装置还具备与所述外周虚设布线连接的筛选焊盘。
CN202080004709.2A 2019-03-15 2020-01-31 半导体装置 Pending CN112640129A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-048290 2019-03-15
JP2019048290 2019-03-15
PCT/JP2020/003773 WO2020189053A1 (ja) 2019-03-15 2020-01-31 半導体装置

Publications (1)

Publication Number Publication Date
CN112640129A true CN112640129A (zh) 2021-04-09

Family

ID=72520670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080004709.2A Pending CN112640129A (zh) 2019-03-15 2020-01-31 半导体装置

Country Status (5)

Country Link
US (1) US11322605B2 (zh)
JP (2) JP7272421B2 (zh)
CN (1) CN112640129A (zh)
DE (1) DE112020000076T5 (zh)
WO (1) WO2020189053A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013080796A (ja) * 2011-10-03 2013-05-02 Toyota Central R&D Labs Inc 半導体装置
JP6115050B2 (ja) * 2012-09-10 2017-04-19 トヨタ自動車株式会社 半導体装置
JP6404591B2 (ja) 2014-04-23 2018-10-10 富士電機株式会社 半導体装置の製造方法、半導体装置の評価方法および半導体装置
JP2016025124A (ja) 2014-07-16 2016-02-08 株式会社デンソー 半導体装置およびその製造方法
CN107958906B (zh) 2016-10-14 2023-06-23 富士电机株式会社 半导体装置
JP6729452B2 (ja) * 2017-03-06 2020-07-22 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP7272421B2 (ja) 2023-05-12
JP2023083603A (ja) 2023-06-15
US11322605B2 (en) 2022-05-03
JPWO2020189053A1 (ja) 2021-10-14
DE112020000076T5 (de) 2021-04-22
WO2020189053A1 (ja) 2020-09-24
US20210184024A1 (en) 2021-06-17

Similar Documents

Publication Publication Date Title
US10396189B2 (en) Semiconductor device
US20230261095A1 (en) Semiconductor device
JP2019145613A (ja) 半導体装置
JP2022123036A (ja) 半導体装置
CN113287201A (zh) 半导体装置
CN111066149B (zh) 半导体装置
US20230268342A1 (en) Semiconductor device
CN111052394B (zh) 半导体装置
JP2020205408A (ja) 半導体装置
EP3817039B1 (en) Semiconductor device
CN112640129A (zh) 半导体装置
JP7456113B2 (ja) 半導体装置
JP7395844B2 (ja) 半導体装置および製造方法
JP2021136241A (ja) 半導体装置および半導体装置の製造方法
JP7156495B2 (ja) 半導体装置
US20230143787A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP7468786B2 (ja) 半導体装置および製造方法
US20230282737A1 (en) Semiconductor device
WO2022249753A1 (ja) 半導体装置
JP2022161688A (ja) 半導体装置
CN117355946A (zh) 半导体装置以及半导体装置的制造方法
CN117096184A (zh) 半导体装置
CN117397038A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination