CN117397038A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN117397038A
CN117397038A CN202280036923.5A CN202280036923A CN117397038A CN 117397038 A CN117397038 A CN 117397038A CN 202280036923 A CN202280036923 A CN 202280036923A CN 117397038 A CN117397038 A CN 117397038A
Authority
CN
China
Prior art keywords
semiconductor substrate
field plate
region
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280036923.5A
Other languages
English (en)
Inventor
吉川功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN117397038A publication Critical patent/CN117397038A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

边缘终端结构部具有：第二导电型的保护环，其在阱区与半导体基板的端边之间设置有一个以上，并且在半导体基板的上表面露出；第一导电型区域，其设置于一个以上的保护环中的最靠近阱区的第一保护环与阱区之间；以及第一场板，其设置于半导体基板的上表面的上方，并且与第一保护环连接，第一场板与第一保护环和阱区之间的第一导电型区域的90％以上重叠。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
以往，已知具备边缘终端结构部的半导体装置(例如，参照专利文献1)，所述边缘终端结构部包括保护环。在边缘终端结构部中，在半导体基板的上表面设置有绝缘膜。
现有技术文献
专利文献
专利文献1：日本特开平8-306937号公报
发明内容
技术问题
优选抑制电荷蓄积于绝缘膜的情况下的耐压的降低。
技术方案
为了解决上述课题，在本发明的一个方式中，提供一种半导体装置。半导体装置可以具备半导体基板，该半导体基板具有上表面和下表面，并且设置有第一导电型的漂移区。半导体装置可以具备设置于半导体基板的有源部。半导体装置可以具备在半导体基板中设置于有源部与半导体基板的端边之间的边缘终端结构部。半导体装置可以具备第二导电型的阱区，该第二导电型的阱区在半导体基板中设置于有源部与边缘终端结构部之间，并且在半导体基板的上表面露出。边缘终端结构部可以具有在阱区与半导体基板的端边之间设置有一个以上并且在半导体基板的上表面露出的第二导电型的保护环。边缘终端结构部可以具备设置于一个以上的保护环中的最靠近阱区的第一保护环与阱区之间的第一导电型区域。边缘终端结构部可以具有设置于半导体基板的上表面的上方并且与第一保护环连接的第一场板。第一场板可以具有在第一保护环的上方与第一保护环重叠的上方部。第一场板可以具有从上方部起向阱区的方向延伸，并且与第一保护环和阱区之间的第一导电型区域的90％以上重叠的延伸部。
第一场板可以包含多晶硅。
半导体装置可以具备设置于阱区的上方的孔板。在将阱区与第一保护环连结的方向上，第一场板的延伸部与第一导电型区域重叠的长度可以大于孔板与第一导电型区域重叠的长度。
在将阱区与第一保护环连结的方向上，第一导电型区域可以具有与第一场板和孔板均不重叠的部分。
第一场板可以设置到与阱区重叠的位置。
第一场板可以设置到与孔板重叠的位置。
在第一场板与孔板之间可以设置有将第一场板与孔板分离的绝缘膜。
第一场板的一部分可以设置于孔板与半导体基板之间。
半导体装置可以具备一个以上的第二场板，所述第二场板设置于半导体基板的上表面的上方，并且与除了第一保护环以外的保护环连接。至少一个第二场板可以从一个保护环的上方设置到相邻的另一保护环的上方。
至少一个第二场板可以覆盖相邻的另一保护环的一部分。
半导体装置可以具备两个以上的第二场板，所述第二场板设置于半导体基板的上表面的上方，并且与除了第一保护环以外的保护环连接。设置于相邻的两个保护环的两个第二场板可以具有相互重叠的部分。
在相互重叠的两个第二场板中，更远离阱区而配置的第二场板可以配置在另一第二场板的下方。
彼此重叠的两个第二场板分别可以具有在保护环的上方与保护环重叠的上方部。在相互重叠的两个第二场板中的更远离阱区而配置的第二场板可以具有从上方部起向阱区的方向延伸的内侧延伸部。相互重叠的两个第二场板中的另一第二场板可以具有从上方部起向与阱区相反的一侧延伸的外侧延伸部。在将阱区与半导体基板的端边连结的方向上，内侧延伸部可以比外侧延伸部长。
半导体装置可以具备设置于第一场板与半导体基板之间的绝缘膜。绝缘膜的至少一部分可以配置在半导体基板的内部。绝缘膜的至少一部分可以配置在比半导体基板的上表面更靠上方的位置。
设置于第一场板的下方的绝缘膜的厚度可以满足下式：
其中，是阱区的电位，/>是第一场板的电位，t是绝缘膜的厚度，EC是绝缘膜的临界电场强度。
第一场板的延伸部可以具有第一部分，所述第一部分与上方部连接并且从上方部起向阱区的方向延伸。延伸部可以具有第二部分，所述第二部分与第一部分连接，并且从第一部分起向阱区的方向延伸，且至少一部分配置在比第一部分更靠上方的位置。
应予说明，上述发明内容并未列举出本发明的全部必要特征。另外，这些特征组的子组合也能够成为发明。
附图说明
图1是半导体装置100的俯视图的一例。
图2是示出图1中的A-A截面的一例的图。
图3是示出图1中的B-B截面的一例的图。
图4是将阱区11和第一保护环92-1的附近放大而得的图。
图5是对比较例进行说明的图。
图6是示出第一场板93-1的内侧延伸部88的另一结构例的图。
图7是对半导体装置100的耐压的变化进行说明的图。
图8是示出边缘终端结构部90的另一结构例的图。
图9是示出半导体装置100的另一例的图。
图10是示出半导体装置100的另一例的图。
图11是对设置于场板93与半导体基板10之间的绝缘膜的厚度t进行说明的图。
图12是示出场板93的结构例的图。
图13是示出内侧延伸部88的另一结构例的图。
图14是示出第一场板93-1和外周栅极布线130的结构例的图。
图15是示出第二场板93-2的结构例的图。
符号说明
10…半导体基板，11…阱区，12…发射区，14…基区，16…蓄积区，18…漂移区，20…缓冲区，21…上表面，22…集电区，23…下表面，24…集电电极，30…虚设沟槽部，32…虚设绝缘膜，34…虚设导电部，38…层间绝缘膜，40…栅极沟槽部，42…栅极绝缘膜，44…栅极导电部，52…发射电极，54…接触孔，60、61…台面部，70…晶体管部，72…电荷，74…电荷，80…二极管部，81…延长区，82…阴极区，83…部分，84…第一导电型区域，90…边缘终端结构部，92…保护环，93…场板，86…上方部，88…内侧延伸部，89…外侧延伸部，94…场电极，95…绝缘膜，96…外侧板，97…外侧电极，98…沟道截止部，100…半导体装置，102…端边，110…等电位线，112…栅极焊盘，121…第一部分，122…第二部分，130…外周栅极布线，131…有源侧栅极布线，132…接触孔，160…有源部，195…绝缘膜，201、202、203、204、205…特性。
具体实施方式
以下，通过发明的实施方式对本发明进行说明，但是以下的实施方式并不限定权利要求书所涉及的发明。另外，实施方式中说明的特征的全部组合并不一定是发明的技术方案所必须的。
除非另有说明，否则本说明书中的单位制是SI单位制。虽然有时以cm来表示长度的单位，但是各计算可以换算为米(m)之后而进行。在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。将基板、层或其他部件的两个主面中的一个面称为上表面，将另一个面称为下表面。“上”、“下”的方向并不限于重力方向或半导体装置实际安装时的方向。
在本说明书中，有时使用X轴、Y轴和Z轴的正交坐标轴来说明技术事项。正交坐标轴仅仅确定构成要素的相对位置，并不限定特定的方向。例如，Z轴并不限定地表示相对于地面的高度方向。应予说明，+Z轴方向和-Z轴方向是彼此相反的方向。在不记载正负而记载为Z轴方向的情况下，是指与+Z轴和-Z轴平行的方向。
在本说明书中，将与半导体基板的上表面和下表面平行的正交轴设为X轴和Y轴。另外，将与半导体基板的上表面和下表面垂直的轴设为Z轴。在本说明书中，有时将Z轴的方向称为深度方向。另外，在本说明书中，有时将包括X轴和Y轴而与半导体基板的上表面和下表面平行的方向称为水平方向。在本说明书中，在称为半导体基板的上表面侧的情况下，是指半导体基板的深度方向上的从中央至上表面的区域。在称为半导体基板的下表面侧的情况下，是指半导体基板的深度方向上的从中央到下表面的区域。
在本说明书中，在称为“相同”或“相等”的情况下，也可以包括具有由制造偏差等引起的误差的情况。该误差例如为10％以内。
在本说明书中，将掺杂有杂质的掺杂区的导电型说明为P型或N型。N型和P型是第一导电类型和第二导电类型的一例。可以是N型为第一导电型，P型为第二导电型，也可以是，P型为第一导电型，N型为第二导电型。在本说明书中，杂质有时特别是指N型的施主或P型的受主中的某一个，有时记载为掺杂剂。在本说明书中，掺杂是指向半导体基板导入施主或受主，形成为示出N型的导电型的半导体或示出P型的导电型的半导体。
在本说明书中，掺杂浓度是指热平衡状态下的施主的浓度或受主的浓度。在本说明书中，净掺杂浓度是指，将施主浓度设为正离子的浓度，将受主浓度设为负离子的浓度，将包含电荷的极性在内相加而得的净浓度。作为一例，如果将施主浓度设为ND，并将受主浓度设为NA，则任一位置处的净的净掺杂浓度为|ND-NA|。
施主具有向半导体供给电子的功能。受主具有从半导体接受电子的功能。施主和受主不限于杂质本身。例如，在半导体中存在的空位(V)、氧(O)和氢(H)键合而得的VOH缺陷作为供给电子的施主发挥功能。
在本说明书中记载为P+型或N+型的情况下，意味着掺杂浓度比P型或N型的掺杂浓度高，在记载为P-型或N-型的情况下，意味着掺杂浓度比P型或N型的掺杂浓度低。另外，在本说明书中记载为P++型或N++型的情况下，意味着掺杂浓度比P+型或N+型的掺杂浓度高。
在本说明书中，化学浓度是指不依赖于电活化的状态而测定的杂质的原子密度。化学浓度(原子密度)能够通过例如二次离子质谱分析法来测量。上述净掺杂浓度能够通过电压-电容测定法(CV法)来测定。另外，可以将利用扩展电阻测定法(SR法)而测量的载流子密度作为净掺杂浓度。通过CV法或SR法测量的载流子密度可以作为热平衡状态下的值。另外，在N型的区域中，施主浓度远远大于受主浓度，因此也可以将该区域中的载流子密度设为施主浓度。同样地，在P型的区域中，也可以将该区域中的载流子密度设为受主浓度。
另外，在施主、受主或净掺杂的浓度分布具有峰的情况下，可以将该峰值作为该区域中的施主、受主或净掺杂的浓度。在施主、受主或净掺杂的浓度大致均匀的情况下等，也可以将该区域中的施主、受主或净掺杂的浓度的平均值作为施主、受主或净掺杂的浓度。
通过SR法测量的载流子密度可以比施主或受主的浓度低。在测定扩展电阻时电流流通的范围内，有半导体基板的载流子迁移率比结晶状态的载流子迁移率的值低的情况。由于晶格缺陷等引起的晶体结构的紊乱(无序)而使载流子散乱，从而产生载流子迁移率的下降。
根据通过CV法或SR法测量的载流子密度计算出的施主或受主的浓度可以比表示施主或受主的元素的化学浓度低。作为一例，在硅的半导体中成为施主的磷或砷的施主浓度、或者成为受主的硼(Boron)的受主浓度是它们的化学浓度的99％左右。另一方面，在硅的半导体中成为施主的氢的施主浓度是氢的化学浓度的0.1％至10％左右。
图1示出半导体装置100的俯视图的一例。在图1中，示出了将各部件投影到半导体基板10的上表面而得的位置。在图1中，仅示出半导体装置100的一部分的部件，省略另一部分的部件。
半导体装置100具备半导体基板10。半导体基板10是由半导体材料形成的基板。作为一例，半导体基板10为硅基板。本例的半导体基板10整体分布有N型的体施主。体施主是在制造作为半导体基板10的基础的晶锭时，由在晶锭内大致均匀地包含的掺杂剂而形成的施主。本例的体施主是氢以外的元素。体施主的掺杂剂例如为V族、VI族的元素，例如为磷、锑、砷、硒或硫，但并不限于此。本例的体施主是磷。体施主也包含在P型的区域中。半导体基板10可以是将从半导体的晶锭切出的晶片单片化而成的芯片。半导体的晶锭可以通过直拉单晶制造法(CZ法)、磁控拉晶法(MCZ法)、区熔法(FZ法)中的任一种来制造。
作为一例，利用MCZ法制造的基板中所含的氧化学浓度为1×1017～7×1017atoms/cm3。作为一例，利用FZ法制造的基板中所含的氧化学浓度为1×1015～5×1016atoms/cm3。体施主浓度可以使用分布在整个半导体基板10中的体施主的化学浓度，并且可以是化学浓度的90％至100％之间的值。在掺杂有磷等V族、VI族的掺杂剂的半导体基板中，体施主浓度可以为1×1011/cm3以上且3×1013/cm3以下。掺杂有V族、VI族掺杂剂的半导体基板的体施主浓度优选为1×1012/cm3以上且1×1013/cm3以下。另外，半导体基板10也可以使用实质上不含磷等体掺杂剂的无掺杂基板。在该情况下，无掺杂基板的体施主浓度例如为1×1010/cm3以上且5×1012/cm3以下。无掺杂基板的体施主浓度优选为1×1011/cm3以上。无掺杂基板的体施主浓度优选为5×1012/cm3以下。
另外，在半导体基板10中，可以整体地分布有P型的体施主。体施主可以是在制造作为半导体基板10的基础的晶锭时，由在晶锭内大致均匀地包含的掺杂剂而形成的受主，也可以是注入到晶片或芯片状的半导体基板10的整体的受主。体受主可以是硼。体受主浓度可以低于体施主浓度。即，晶锭或半导体基板10的体部(bulk)为N型。作为一例，体受主浓度为5×1011(/cm3)～8×1014(/cm3)，体施主浓度为5×1012(/cm3)～1×1015(/cm3)。体受主浓度可以为体施主浓度的1％以上，也可以为10％以上，还可以为50％以上。体受主浓度可以为体施主浓度的99％以下，也可以为95％以下，还可以为90％以下。体受主浓度和体施主浓度可以使用分布于半导体基板10整体的硼或磷等杂质的化学浓度。体受主浓度和体施主浓度也可以使用分布于半导体基板10的整体的硼或磷等杂质的化学浓度的在半导体基板10的深度方向上的中央处的值。
半导体基板10具有上表面和下表面。上表面和下表面是半导体基板10的两个主面。半导体基板10在俯视时具有端边102。在本说明书中简称为俯视的情况，是指从半导体基板10的上表面侧进行观察。本例的半导体基板10具有在俯视时彼此对向的两组端边102。在图1中，X轴和Y轴与某一个端边102平行。另外，Z轴与半导体基板10的上表面垂直。
在半导体基板10设置有有源部160。有源部160是在半导体装置100进行工作的情况下主电流在半导体基板10的上表面与下表面之间沿深度方向流动的区域。在有源部160的上方设置有发射电极，但在图1中进行省略。
在有源部160设置有包括IGBT等晶体管元件的晶体管部70以及包括续流二极管(FWD)等二极管元件的二极管部80中的至少一者。在图1的例子中，晶体管部70和二极管部80沿着半导体基板10的上表面的预定的排列方向(在本例中为X轴方向)交替地配置。在另一例中，在有源部160可以仅设置有晶体管部70和二极管部80中的一者。
在图1中，对配置晶体管部70的区域标注符号“I”，对配置二极管部80的区域标注符号“F”。在本说明书中，有时将俯视时与排列方向垂直的方向称为延伸方向(在图1中为Y轴方向)。晶体管部70和二极管部80可以分别在延伸方向上具有长边。即，晶体管部70的Y轴方向上的长度大于X轴方向上的宽度。同样地，二极管部80的Y轴方向上的长度大于X轴方向上的宽度。晶体管部70和二极管部80的延伸方向与后述的各沟槽部的长边方向可以相同。
二极管部80在与半导体基板10的下表面相接的区域具有N+型的阴极区。在本说明书中，将设置有阴极区的区域称为二极管部80。即，二极管部80是在俯视时与阴极区重叠的区域。在半导体基板10的下表面，可以在除阴极区以外的区域设置P+型的集电区。在本说明书中，有时将二极管部80沿Y轴方向延长至后述的栅极布线的延长区81也包含于二极管部80。在延长区81的下表面设置有集电区。
晶体管部70在与半导体基板10的下表面相接的区域具有P+型的集电区。另外，晶体管部70在半导体基板10的上表面侧周期性地配置有N+型的发射区、P-型的基区、以及具有栅极导电部和栅极绝缘膜的栅极结构。
半导体装置100在半导体基板10的上方可以具有一个以上的焊盘。本例的半导体装置100具有栅极焊盘112。半导体装置100可以具有与温度检测用的二极管连接的阳极焊盘和阴极焊盘，也可以具有电流检测用的焊盘。各焊盘配置在端边102的附近。端边102的附近是指俯视时的端边102与发射电极之间的区域。在实际安装半导体装置100时，各焊盘可以经由导线等布线与外部的电路连接。
对栅极焊盘112施加栅极电位。栅极焊盘112与有源部160的栅极沟槽部的导电部电连接。半导体装置100具备将栅极焊盘112与栅极沟槽部连接的栅极布线。在图1中，对栅极布线标注有斜线阴影。
本例的栅极布线具有外周栅极布线130和有源侧栅极布线131。外周栅极布线130在俯视时配置在有源部160与半导体基板10的端边102之间。本例的外周栅极布线130在俯视时包围有源部160。也可以将在俯视时被外周栅极布线130包围的区域作为有源部160。另外，外周栅极布线130与栅极焊盘112连接。外周栅极布线130配置在半导体基板10的上方。栅极布线可以是包含铝等的金属布线，也可以是由多晶硅形成的布线，还可以是这些布线层叠而成的层叠布线。
有源侧栅极布线131设置于有源部160。通过在有源部160设置有源侧栅极布线131，从而对半导体基板10的各区域而言，能够降低距栅极焊盘112的布线长度的偏差。
有源侧栅极布线131与有源部160的栅极沟槽部连接。有源侧栅极布线131配置在半导体基板10的上方。有源侧栅极布线131可以是由掺杂了杂质的多晶硅等半导体形成的布线。
有源侧栅极布线131可以与外周栅极布线130连接。本例的有源侧栅极布线131在Y轴方向上的大致中央以横穿有源部160的方式沿X轴方向从一个外周栅极布线130延伸设置到另一个外周栅极布线130。在通过有源侧栅极布线131分割有源部160的情况下，在各个分割区域中，可以沿X轴方向交替地配置晶体管部70和二极管部80。
另外，半导体装置100可以具备：未图示的温度感测部，其是由多晶硅等形成的PN结二极管；以及未图示的电流检测部，其模拟设置于有源部160的晶体管部的动作。
本例的半导体装置100在有源部160与端边102之间具备边缘终端结构部90。边缘终端结构部90在半导体基板10中设置于比有源部160更靠外侧的位置。半导体基板10的外侧是指更靠近端边102的一侧。本例的边缘终端结构部90配置在外周栅极布线130与端边102之间。边缘终端结构部90缓和半导体基板10的上表面侧的电场集中。边缘终端结构部90具有多个保护环92。保护环92是与半导体基板10的上表面相接的P+型的区域。保护环92可以在俯视时包围有源部160。多个保护环92在外周栅极布线130与端边102之间以预定的间隔配置。配置在外侧的保护环92可以包围一个配置在内侧的保护环92。外侧是指靠近端边102的一侧，内侧是指靠近半导体基板10的俯视时的中央的一侧。通过设置多个保护环92，能够使有源部160的上表面侧的耗尽层向外侧延伸，能够提高半导体装置100的耐压。边缘终端结构部90还可以具备包围有源部160而设置为环状的场板和降低表面电场部中的至少一个。
图2是示出图1中的A-A截面的一例的图。A-A截面是通过晶体管部70和二极管部80的XZ面。本例的半导体装置100在该截面中具有半导体基板10、层间绝缘膜38、发射电极52和集电电极24。层间绝缘膜38设置于半导体基板10的上表面21。层间绝缘膜38是包括添加有硼或磷等杂质的硅酸盐玻璃等绝缘膜、热氧化膜、氮化膜以及其他绝缘膜中的至少一层的膜。在层间绝缘膜38设置有将发射电极52与半导体基板10连接的接触孔54。
发射电极52设置于层间绝缘膜38的上方。发射电极52通过层间绝缘膜38的接触孔54与半导体基板10的上表面21接触。发射电极52可以与后述的发射区12、接触区和基区14接触。集电电极24设置于半导体基板10的下表面23。发射电极52和集电电极24由铝等金属材料形成。在本说明书中，将连结发射电极52和集电电极24的方向(Z轴方向)称为深度方向
半导体基板10具有N--型的漂移区18。漂移区18的掺杂浓度可以与体施主浓度一致，也可以与体施主浓度和体受主浓度之间的差即体净掺杂浓度一致。在另一例中，漂移区18的掺杂浓度可以高于体施主浓度或体净掺杂浓度。漂移区18分别设置于晶体管部70和二极管部80。
在半导体基板10的上表面侧设置有一个以上的栅极沟槽部40和虚设沟槽部30。栅极沟槽部40被施加栅极电压而作为栅电极发挥功能，虚设沟槽部30不被施加栅极电压而不作为栅电极发挥功能。在本说明书中，有时将栅极沟槽部40和虚设沟槽部30称为沟槽部。沟槽部在深度方向上从半导体基板10的上表面21设置到漂移区18。另外，沟槽部在半导体基板10的上表面21沿延伸方向(Y轴方向)延伸。
晶体管部70和二极管部80分别具有在排列方向上排列有多个的沟槽部。在本例的晶体管部70，沿着排列方向交替地设置有一个以上的栅极沟槽部40和一个以上的虚设沟槽部30。在本例的二极管部80，沿着排列方向设置有多个虚设沟槽部30。在本例的二极管部80不设置栅极沟槽部40。
在排列方向上，在各沟槽部之间设置有台面部。台面部是指在半导体基板10的内部被沟槽部夹持的区域。作为一例，台面部的上端是半导体基板10的上表面。台面部的下端的深度位置与沟槽部的下端的深度位置相同。本例的台面部在半导体基板10的上表面沿着沟槽在延伸方向(Y轴方向)上延伸地设置。在本例中，在晶体管部70设置有台面部60，在二极管部80设置有台面部61。在本说明书中简称为台面部的情况下，分别是指台面部60和台面部61。
在晶体管部70的台面部60，从半导体基板10的上表面21侧起依次设置有N+型的发射区12和P-型的基区14。在基区14的下方设置有漂移区18。在台面部60可以设置有N-型的蓄积区16。蓄积区16配置在基区14与漂移区18之间。
发射区12在半导体基板10的上表面21露出，并且与栅极沟槽部40相接地设置。发射区12可以与台面部60的两侧的沟槽部相接。发射区12的掺杂浓度高于漂移区18的掺杂浓度。
基区14设置于发射区12的下方。本例的基区14与发射区12相接地设置。基区14可以与台面部60的两侧的沟槽部相接。
蓄积区16设置于基区14的下方。蓄积区16是掺杂浓度比漂移区18的掺杂浓度高的N-型的区域。通过在漂移区18与基区14之间设置高浓度的蓄积区16，从而能够提高载流子注入促进效果(IE效果)，降低导通电压。蓄积区16可以以覆盖各台面部60中的基区14的整个下表面的方式设置。
在二极管部80的台面部61，与半导体基板10的上表面21相接地设置有P-型的基区14。在基区14的下方设置有漂移区18。在台面部61中，在基区14的下方可以设置有蓄积区16。
在台面部60和台面部61中的至少一者可以设置有在半导体基板10的上表面21露出的P+型的接触区。例如在台面部60中，接触区和发射区12可以沿着Y轴方向交替地配置。
在晶体管部70和二极管部80的每一个中，在比漂移区18更靠下表面23侧的位置可以设置有N-型的缓冲区20。缓冲区20的掺杂浓度高于漂移区18的掺杂浓度。缓冲区20具有高于漂移区18的施主浓度的一个或多个施主浓度峰。缓冲区20可以作为防止从基区14的下端扩展的耗尽层到达P+型的集电区22和N+型的阴极区82的场截止层发挥功能。
在晶体管部70中，在缓冲区20之下设置有P+型的集电区22。集电区22的受主浓度比基区14的受主浓度高。集电区22可以包含与基区14相同的受主，也可以包含与基区14不同的受主。集电区22的受主例如是硼。
在二极管部80中，在缓冲区20之下设置有N+型的阴极区82。阴极区82的施主浓度比漂移区18的施主浓度高。阴极区82的施主例如为氢或磷。应予说明，成为各区域的施主及受主的元素不限于上述例。集电区22和阴极区82在半导体基板10的下表面23露出，并且与集电电极24连接。集电电极24可以与半导体基板10的整个下表面23接触。发射电极52和集电电极24由铝等金属材料形成。
各沟槽部从半导体基板10的上表面21起贯通基区14而到达漂移区18。在设置有发射区12、接触区和蓄积区16中的至少任一者的区域中，各沟槽部还贯通这些掺杂区而到达漂移区18。沟槽部贯通掺杂区并不限于以形成掺杂区之后形成沟槽部的顺序进行制造。在形成沟槽部之后，在沟槽部之间形成掺杂区的情况也包含在沟槽部贯通掺杂区的情况中。
如上所述，在晶体管部70设置有栅极沟槽部40和虚设沟槽部30。在二极管部80设置虚设沟槽部30，不设置栅极沟槽部40。在本例中，二极管部80与晶体管部70之间的X轴方向上的边界为阴极区82与集电区22之间的边界。
栅极沟槽部40具有设置于半导体基板10的上表面21的槽状的栅极沟槽、栅极绝缘膜42和栅极导电部44。栅极沟槽部40是栅极结构的一例。栅极绝缘膜42以覆盖栅极沟槽的内壁的方式设置。栅极绝缘膜42可以通过将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部设置于比栅极绝缘膜42更靠内侧的位置。即，栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。
栅极导电部44在深度方向上可以设置得比基区14长。该截面处的栅极沟槽部40在半导体基板10的上表面21被层间绝缘膜38所覆盖。栅极导电部44与栅极布线电连接。如果对栅极导电部44施加预定的栅极电压，则在基区14中的与栅极沟槽部40相接的界面的表层形成由电子的反转层形成的沟道。
虚设沟槽部30在该截面中可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有设置于半导体基板10的上表面21的虚设沟槽、虚设绝缘膜32和虚设导电部34。虚设导电部34可以连接于不同于栅极焊盘的电极。例如，可以在与栅极焊盘不同的外部电路连接未图示的虚设焊盘，并将虚设导电部34连接于该虚设焊盘，进行与栅极导电部44不同的控制。另外，还可以使虚设导电部34与发射电极52电连接。虚设绝缘膜32以覆盖虚设沟槽的内壁的方式设置。虚设导电部34设置于虚设沟槽的内部，并且设置于比虚设绝缘膜32更靠内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设导电部34可以由与栅极导电部44相同的材料形成。例如虚设导电部34由多晶硅等导电材料形成。虚设导电部34在深度方向上可以具有与栅极导电部44相同的长度。
该截面处的栅极沟槽部40和虚设沟槽部30在半导体基板10的上表面21被层间绝缘膜38覆盖。如上所述，栅极沟槽部40在任意部位与栅极布线连接，虚设沟槽部30可以在任意部位与发射电极52连接。
图3是示出图1中的B-B截面的一例的图。B-B截面是通过外周栅极布线130和边缘终端结构部90的XZ面。在图3中，一起示出外周栅极布线130的附近的晶体管部70的一部分。
外周栅极布线130配置在半导体基板10的上表面21的上方。在本例中，外周栅极布线130-1和外周栅极布线130-2在Z轴方向上层叠而配置。外周栅极布线130-1由铝等金属材料形成，外周栅极布线130-2由添加有杂质的多晶硅形成。
应予说明，外周栅极布线130-2与半导体基板10通过热氧化膜等绝缘膜而绝缘，但是在图3中省略。外周栅极布线130-2在任意位置与栅极导电部44连接。
外周栅极布线130-1配置在外周栅极布线130-2的上方。在外周栅极布线130-1与外周栅极布线130-2之间配置有层间绝缘膜38。在层间绝缘膜38设置有用于将外周栅极布线130-1与外周栅极布线130-2连接的接触孔132。接触孔132可以以沿着外周栅极布线130包围有源部160的方式设置。外周栅极布线130-1通过接触孔132与外周栅极布线130-2连接。
在外周栅极布线130的下方的半导体基板10设置有阱区11。阱区11从半导体基板10的上表面21起设置到比基区14深的位置。阱区11在上表面21露出。在本说明书中，在说明为预定的区域在上表面21露出的情况下，除了该区域在上表面21露出的情况之外，还包括该区域在形成于上表面21的槽部的底面露出的情况。在上表面21露出的区域与绝缘部件或导电部件等不同于半导体基板的部件接触。
阱区11优选设置到比沟槽部(参照图2)更深的位置。阱区11是浓度高于基区14的浓度的P+型的区域。在发射电极52与阱区11之间可以形成有层间绝缘膜38。阱区11可以通过形成于层间绝缘膜38的一个以上的接触孔与发射电极52连接。即，阱区11可以与发射电极52电连接。
阱区11与外周栅极布线130重叠地设置。阱区11也可以在与外周栅极布线130不重叠的范围内也以预定的宽度延伸地设置。另外，阱区11可以以沿着外周栅极布线130包围有源部160的方式设置。阱区11也可以配置在有源侧栅极布线131的下方。通过设置阱区11，容易使从有源部160扩展的耗尽层延伸至边缘终端结构部90，从而能够抑制有源部160中的击穿。
在阱区11的上方设置有由导电部件形成的孔板。外周栅极布线130是孔板的一例。孔板可以如外周栅极布线130那样与阱区11绝缘，也可以与阱区11电连接。
在本例中，将由阱区11包围的区域设为有源部160。另外，将比阱区11更靠外侧的区域设为边缘终端结构部90。阱区11可以与有源部160的基区14连接。
边缘终端结构部90具有一个以上的保护环92、一个以上的第一导电型区域84和一个以上的场板93。本例的边缘终端结构部90还具有多个绝缘膜95、多个场电极94、外侧电极97、外侧板96和沟道截止部98。
保护环92是与半导体基板10的上表面21相接地设置的P+型的区域。保护环92在阱区11与半导体基板10的端边102之间设置有一个以上，并且在半导体基板10的上表面21露出。将一个以上的保护环92中的最靠近阱区11的保护环92设为第一保护环92-1。另外，将一个以上的保护环92中的除了第一保护环92-1以外的保护环92设为第二保护环92-2。在边缘终端结构部90可以设置有一个以上的第二保护环92-2。在本说明书中，在称为保护环92的情况下，分别指第一保护环92-1和第二保护环92-2。
如图1所示，各个保护环92包围有源部160。保护环92的下端可以配置在比基区14的下端更靠下表面23侧的位置。保护环92的下端可以配置在比沟槽部(参照图2)的下端更靠下表面23侧的位置。保护环92的下端可以配置在比阱区11的下端更靠下表面23侧的位置，也可以配置在比阱区11的下端更靠上表面21侧的位置，还可以配置在与阱区11的下端相同深度的位置。本例的保护环92的下端配置在与阱区11的下端相同深度的位置。
第一导电型区域84是设置于第一保护环92-1与阱区11之间的第一导电型的区域。第一导电型区域84可以在半导体基板10的上表面21露出。本例的第一导电型区域84为漂移区18，但是第一导电型区域84可以为浓度与漂移区18的浓度相同的区域，可以为浓度高于漂移区18的浓度的区域，还可以为浓度低于漂移区18的浓度的区域。第一导电型区域84也可以设置于俯视时相邻的两个保护环92之间。在本例中，在各个保护环92之间设置有第一导电型区域84。第一导电型区域84也可以设置于第二保护环92-2与沟道截止部98之间。
绝缘膜95以覆盖各个第一导电型区域84的方式设置。在本例中，以覆盖第一保护环92-1与阱区11之间的第一导电型区域84、相邻的两个保护环92之间的第一导电型区域84、以及第二保护环92-2与沟道截止部98之间的第一导电型区域84的方式设置有绝缘膜95。绝缘膜95可以以沿着保护环92包围有源部160的方式设置。
本例的绝缘膜95的至少一部分埋入半导体基板10的内部。即，绝缘膜95的至少一部分配置在比半导体基板10的上表面21更靠下方的位置。半导体基板10的上表面21可以是指由硅等半导体材料形成的面中的最上侧的面。绝缘膜95的比半导体基板10的上表面21更靠下侧的部分的厚度可以大于比上表面21更靠上侧的部分的厚度。也可以是绝缘膜95整体设置于与半导体基板10的上表面21相同的位置或比上表面21靠下侧的位置。本例的绝缘膜95的上表面是与半导体基板10的上表面21相同的位置，绝缘膜95整体从与半导体基板10的上表面21相同的位置起设置于比上表面21更靠下侧的位置。
绝缘膜95可以具有将半导体基板10氧化或氮化而成的绝缘膜，也可以具有利用CVD等沉积而成的绝缘膜，还可以具有其他绝缘膜。绝缘膜95可以是单层的绝缘膜，也可以是利用不同方法形成的多个膜层叠而成的绝缘膜。本例的绝缘膜95是在半导体基板10的上表面21形成凹槽并对在该凹槽露出的半导体材料进行热氧化而形成的LOCOS膜。
通过设置绝缘膜95，从而防止半导体基板10在保护环92之间露出。即，防止保护环92之间的半导体基板10与导电部件接触。另外，通过将绝缘膜95的至少一部分配置在半导体基板10的内部，从而能够减小半导体基板10的上表面21的凹凸。由此，容易形成配置在半导体基板10的上表面21的上方的部件。例如由于能够减小场板93的台阶，因此容易形成场板93。
场板93是设置于半导体基板10的上表面21的上方的导电性的部件。本例的场板93由添加了杂质的多晶硅形成。场板93配置在保护环92的上方。在本例中，对所有的保护环92设置有场板93。各个场板93与对应的保护环92电连接。各个场板93可以与对应的保护环92直接相接，也可以经由对应的场电极94而与对应的保护环92电连接。
各个场板93沿着对应的保护环92以在俯视时包围有源部160的方式设置。场板93以覆盖对应的保护环92的至少一部分的方式配置。至少一个场板93可以以覆盖对应的保护环92整体的方式配置。至少一个场板93可以延伸设置到与对应的保护环92不重叠的位置。在场板93与半导体基板10(或绝缘膜95)之间可以设置有热氧化膜等绝缘膜。
将一个以上的场板93中的与第一保护环92-1连接的场板93设为第一场板93-1。另外，将一个以上的场板93中的除了第一场板93-1以外的场板93设为第二场板93-2。在边缘终端结构部90可以设置有一个以上的第二场板93-2。在本说明书中，在称为场板93的情况下，分别指第一场板93-1和第二场板93-2。
本例的场电极94由铝等金属材料形成。场电极94配置在场板93的上方。场电极94至少针对一个场板93而设置。场电极94也可以针对全部的场板93而各设置有一个。
在场电极94与场板93之间配置有层间绝缘膜38。层间绝缘膜38还设置于外周栅极布线130-2与第一场板93-1之间、两个场板93之间以及第二场板93-2与外侧板96之间。层间绝缘膜38可以与绝缘膜95连接。
场电极94和场板93经由设置于层间绝缘膜38的接触孔而连接。虽然在图3所示的截面中未示出该接触孔，但是在另一截面中，在层间绝缘膜38设置有该接触孔。作为一例，可以在边缘终端结构部90中的半导体基板10的四个角的部分设置接触孔，并经由该接触孔将场电极94与场板93连接。由此，场电极94与场板93电连接，并且能够设为彼此相同的电位。另外，在层间绝缘膜38可以设置有将场电极94与保护环92连接的接触孔。各个场电极94是电浮置的。例如在半导体装置100的栅极关断的状态下对集电电极24施加了电压VCE的情况下，对各个场电极94施加比电压VCE更低的预定的电压。
沟道截止部98与半导体基板10的端边102和上表面21接触地设置。沟道截止部98为浓度与基区14的浓度相同或浓度高于基区14的浓度的P型，或者为浓度高于漂移区18的浓度的N型。外侧板96配置在沟道截止部98的上方，并且与沟道截止部98电连接。外侧板96由添加了杂质的多晶硅形成。外侧板96和沟道截止部98可以设置于绝缘膜(未图示)上，也可以经由设置于绝缘膜的接触孔连接，还可以直接相接。沟道截止部98可以经由接触孔与外侧电极97连接。
外侧电极97配置在外侧板96的上方。外侧电极97由铝等金属材料形成。在外侧电极97和外侧板96之间设置有层间绝缘膜38。外侧电极97与外侧板96经由设置于层间绝缘膜38的接触孔而连接。该接触孔可以设置于半导体基板10的角部的附近。对外侧电极97施加预定的电压。沟道截止部98的电位是集电电极24的电位。通过将沟道截止部98的电位设为集电电极24的电位，从而抑制从有源部160起延伸的耗尽层被外侧电极97扩展，防止耗尽层到达半导体基板10的侧面。由此，提高半导体装置100的耐压。应予说明，也可以没有外侧板96。在该情况下，沟道截止部98经由设置于层间绝缘膜38的接触孔与外侧电极97连接。
应予说明，除了图3中说明的构成以外，半导体装置100可以具备由凝胶或树脂形成的保护部件。保护部件可以由聚酰亚胺形成。保护部件覆盖半导体基板10的周围的至少一部分。例如，设置于边缘终端结构部90的上表面21的层间绝缘膜38、场电极94以及外侧电极97被保护部件覆盖。
图4是将阱区11和第一保护环92-1的附近放大而得的图。在图4中，还示出在图3中省略了的绝缘膜195。本例的绝缘膜195是形成在半导体基板10的上表面21和绝缘膜95之上的热氧化膜。在图4中，省略了层间绝缘膜38等。
本例的阱区11和第一保护环92-1设置到绝缘膜95的下方。即，阱区11和第一保护环92-1的X轴方向上的端部在绝缘膜95的下方与绝缘膜95重叠。在俯视时，在被阱区11和第一保护环92-1夹持的部分设置有第一导电型区域84。将第一导电型区域84的长度设为L1。长度L1可以是在与绝缘膜95相接的位置处的第一导电型区域84的长度。长度L1可以是俯视时的阱区11与第一保护环92-1之间的最短距离。
第一场板93-1具有上方部86、内侧延伸部88和外侧延伸部89。本例的上方部86、内侧延伸部88和外侧延伸部89由相同的材料形成。上方部86被配置在第一保护环92-1的上方，是俯视时与第一保护环92-1重叠的部分。上方部86可以与第一保护环92-1连接。本例的上方部86经由设置于绝缘膜195的接触孔与第一保护环92-1连接。
外侧延伸部89是在俯视时从上方部86向与阱区11相反的一侧的方向延伸的部分。即，外侧延伸部89是从上方部86朝向半导体基板10的端边102延伸的部分。第一保护环92-1也可以不具有外侧延伸部89。
在俯视时，内侧延伸部88从上方部86向阱区11的方向延伸地设置。在图4中，示出了从上方部86沿与X轴平行的方向延伸的内侧延伸部88。在内侧延伸部88与半导体基板10之间设置有绝缘膜95和绝缘膜195。将俯视时的内侧延伸部88的长度设为L2。长度L2是与长度L1相同方向上的长度。
内侧延伸部88与第一保护环92-1和阱区11之间的第一导电型区域84的90％以上重叠地设置。内侧延伸部88与第一导电型区域84重叠的比例可以是俯视时的面积的比例，也可以是任一截面中的长度的比例。即，内侧延伸部88在俯视时可以覆盖第一导电型区域84的面积的90％以上。或者，在与XY面垂直的任一截面中，内侧延伸部88的长度L2可以为第一导电型区域84的长度L1的90％以上。
内侧延伸部88与第一导电型区域84重叠的比例可以为95％以上，也可以为100％以上。内侧延伸部88可以设置到在俯视时与阱区11重叠的位置。内侧延伸部88与第一导电型区域84重叠的比例可以为120％以下，也可以为110％以下，还可以为105％以下。通过内侧延伸部88覆盖第一导电型区域84的大部分或全部，从而能够提高半导体装置100的耐压。
图5是对比较例进行说明的图。在比较例中，第一场板93-1几乎不覆盖或完全不覆盖第一导电型区域84。如果使用半导体装置100，则有时电荷72蓄积在层间绝缘膜38的上表面。本例的电荷72是正电荷。例如覆盖半导体装置100的保护部件所包含的离子等带电粒子有时会集中在被施加电压的边缘终端结构部90。由于边缘终端结构部90的场板93等电极是浮置的电极，因此这些带电粒子不经由边缘终端结构部90的电极被抽出而残留于边缘终端结构部90。这些带电粒子通过保护部件而分布于保护部件与层间绝缘膜38的界面(即层间绝缘膜38的上表面)。
如果在层间绝缘膜38的上表面蓄积电荷72，则在隔着绝缘膜等电介质而配置的半导体基板10的上表面21感应出相反极性的电荷74。本例的电荷74为负电荷。有时，由于感应出电荷74，边缘终端结构部90中的耗尽层的延伸方式发生变化，从而使耐压降低。特别地，在如漂移区18那样的掺杂浓度比较低的第一导电型区域84在半导体基板10的上表面21露出的情况下，在第一导电型区域84的上表面感应出的电荷74的密度的比例相对于第一导电型区域84的掺杂浓度的比率相对较大。因此，即使是少量的电荷74，也会对耐压产生影响。特别是，如果在阱区11与第一保护环92-1之间的第一导电型区域84感应出电荷74，则对耐压的影响变大。
相对于此，在图1至图4中说明的例子中，第一场板93-1覆盖阱区11与第一保护环92-1之间的第一导电型区域84的90％以上。因此，能够抑制第一导电型区域84中的电荷74的感应，能够抑制耐压的降低。
图6是示出第一场板93-1的内侧延伸部88的另一结构例的图。除了内侧延伸部88以外的结构与在本说明书和附图中说明的任一例相同。本例的内侧延伸部88以不与阱区11重叠的方式配置。即，内侧延伸部88的长度L2小于第一导电型区域84的长度L1。但是，如上所述，长度L2为长度L1的90％以上。
在图6的例子中，外周栅极布线130-2设置于与阱区11重叠的范围。在另一例中，外周栅极布线130-2也可以延伸到与阱区11和第一保护环92-1之间的第一导电型区域84重叠的位置。但是，本例的第一导电型区域84具有在将阱区11与第一保护环92-1连结的方向(例如X轴方向)上与第一场板93-1和外周栅极布线130-2均不重叠的部分83。部分83与阱区11之间的距离小于部分83与第一保护环92-1之间的距离。
图7是对半导体装置100的耐压的变化进行说明的图。图7示出了电荷量-耐压特性，其中，将在阱区11与第一保护环92-1之间的层间绝缘膜38的上表面蓄积的电荷量设为横轴、将半导体装置100的耐压设为纵轴。横轴的正负表示电荷的正负，横轴的值表示电荷量的相对值。纵轴的值表示耐压的相对值。
特性205示出第一场板93-1的长度L2为0μm的例子，即第一场板93-1仅设置于与第一保护环92-1重叠的范围的例子的特性。特性204是长度L1-L2为2.0μm、即部分83(参照图6)的长度为2.0μm的例子的特性。特性203是部分83的长度L1-L2为1.0μm的例子的特性。应予说明，特性203的长度L2与长度L1之比为90％以上。特性202是长度L1-L2为0μm、即第一场板93-1的端部位置与阱区11的端部位置一致的例子的特性。特性201是长度L1-L2为-1.0μm、即第一场板93-1与阱区11重叠的部分的长度为1.0μm的例子的特性。
如特性205所示，在第一场板93-1完全不覆盖第一导电型区域84的情况下，由于电荷在层间绝缘膜38的上表面蓄积，因此耐压大幅变动。关于特性204而言，虽然第一场板93-1覆盖第一导电型区域84，但部分83比较大。在该情况下，由于电荷蓄积在层间绝缘膜38的上表面，因此耐压波动。
另一方面，如特性201、202、203所示，通过使第一场板93-1覆盖第一导电型区域84的90％以上，从而即使在层间绝缘膜38的上表面蓄积电荷，耐压也几乎不会波动。即，通过使第一场板93-1覆盖第一导电型区域84的90％以上，从而能够显著地抑制半导体装置100的耐压降低。
图8是示出边缘终端结构部90的另一结构例的图。本例的边缘终端结构部90的除了第二场板93-2以外的结构与在本说明书和附图中说明的任一例相同。
在本例中，至少一个第二场板93-2从对应的第二保护环92-2的上方起设置到在俯视时相邻的另一保护环92的上方。即，各个保护环92之间的第一导电型区域84被第二场板93-2覆盖。在另一例中，第二场板93-2覆盖第一导电型区域84的比例可以为90％以上，也可以为95％以上。在本例中，与外侧(端边102侧)的第二保护环92-2连接的第二场板93-2朝向内侧(阱区11侧)的保护环92延伸地设置。
第二场板93-2可以覆盖相邻的另一保护环92的一部分。但是，第二场板93-2不覆盖该另一保护环92的全部。在该情况下，在该另一保护环92的上方配置有与该保护环92连接的场板93以及从相邻的保护环92起延伸的第二场板93-2。
如图8所示，所有的第二场板93-2可以朝向相邻的保护环92延伸。各个第二场板93-2可以覆盖第一导电型区域84的90％以上，也可以覆盖95％以上，还可以覆盖100％。
另外，连接于与沟道截止部98相邻的第二保护环92-2的第二场板93-2可以朝向沟道截止部98延伸地设置。该第二场板93-2可以覆盖第二保护环92-2与沟道截止部98之间的第一导电型区域84的一部分，也可以覆盖全部。在图8的例子中，第二场板93-2覆盖第一导电型区域84的一部分。第二场板93-2可以延伸至与外侧板96或外侧电极97重叠的位置。由此，能够利用第二场板93-2、外侧板96和外侧电极97覆盖第一导电型区域84的整体。
图9是示出半导体装置100的另一例的图。关于本例的半导体装置100而言，除了绝缘膜95以外的结构与在本说明书和附图中说明的任一例相同。本例的绝缘膜95的至少一部分配置在比半导体基板10的上表面21更靠上方的位置。该情况下的上表面21是指半导体基板10的面中的位于最上方的面。即，在上表面21形成有槽的情况下，该槽的底面不相当于本例的上表面21。
关于绝缘膜95而言，可以是Z轴方向上的厚度的50％以上配置在比上表面21更靠上方的位置，也可以是Z轴方向上的厚度的80％以上配置在比上表面21更靠上方的位置，还可以是Z轴方向上的厚度的100％配置在比上表面21更靠上方的位置。本例的绝缘膜95是将平坦的上表面21氧化而形成的热氧化膜。根据本例，能够容易地形成绝缘膜95。在本说明书和附图中描述的任一例中，可以应用图3所示的绝缘膜95，也可以应用图9所示的绝缘膜95。
图10是示出半导体装置100的另一例的图。关于本例的半导体装置100而言，除了第一场板93-1和外周栅极布线130以外的结构与在本说明书和附图中说明的任一例相同。本例的第一场板93-1和外周栅极布线130以在俯视时重叠的方式配置。在图10的例子中，虽然第一场板93-1与外周栅极布线130-1重叠，但是第一场板93-1与外周栅极布线130-2也可以重叠。本例的第一场板93-1可以仅覆盖阱区11与第一保护环92-1之间的第一导电型区域84的一部分，也可以覆盖阱区11与第一保护环92-1之间的第一导电型区域84的整体。
图11是对设置于场板93与半导体基板10之间的绝缘膜的厚度t进行说明的图。在图11中，虽然对第一场板93-1的下方的绝缘膜的厚度t进行说明，但是第二场板93-2的下方的绝缘膜的厚度t也可以相同。在本例中，将第一场板93-1的下方的绝缘膜95和绝缘膜195的厚度之和设为t。另外，将绝缘膜95及绝缘膜195统称为绝缘膜95等。
由于第一场板93-1朝向阱区11延伸，因此从第一导电型区域84进入到绝缘膜95等的等电位线110在绝缘膜95等的内部朝向X轴方向延伸。因此，如果绝缘膜95等的厚度t小，则在绝缘膜95等的内部，等电位线110之间的间隔变小，对绝缘膜95等的单位厚度施加的电场强度变大。因此，绝缘膜95等的厚度t(cm)优选满足下式。厚度t可以是Z轴方向上的厚度。
应予说明，是在发射电极52与集电电极24之间施加了额定电压的反向偏压的情况下的阱区的电位(在本例中为发射极电位，V)，/>是在发射电极52与集电电极24之间施加了额定电压的反向偏压的情况下的第一场板93-1的电位(V)，EC是临界电场强度(V/cm)。
另外，第二场板93-2的下方的绝缘膜等的厚度t优选满足下式。
应予说明，是在发射电极52与集电电极24之间施加了额定电压的反向偏置的情况下的第二场板93-2的电位，/>是在发射电极52与集电电极24之间施加了额定电压的反向偏置的情况下的配置在比该第二场板93-2更靠内侧的一个位置的场板93的电位。
电位差或/>也可以使用将上述额定电压除以从阱区11到端边102配置的保护环92的个数而得的值X来近似。例如在额定电压为1200V、保护环92的个数为12个的情况下，上述电位差能够使用X＝100V来近似。上述电位差可以为值X的0.5倍以上且2倍以下。上述电位差可以为值X的0.7倍以上，也可以为0.9倍以上，还可以为1倍。上述电位差可以为值X的1.5倍以下，也可以为1.1倍以下。应予说明，上述的电位能够通过公知的器件模拟来计算。
图12是示出场板93的结构例的图。虽然示出了第一场板93-1，但是第二场板93-2也可以具有同样的结构。本例的第一场板93-1的内侧延伸部88具有第一部分121和第二部分122。
第一部分121与上方部86连接，并且从上方部86起向阱区11的方向延伸。第一部分121配置在第一导电型区域84的上方。第二部分122与第一部分121连接，并且从第一部分121起向阱区11的方向延伸。第一部分121可以延伸到阱区11的上方，也可以以不与阱区11重叠的方式设置。
第二部分122的至少一部分配置在比第一部分121更靠上方的位置。由此，第二部分122的下方的绝缘膜95的厚度大于第一部分121的下方的绝缘膜95的厚度。第二部分122的下方的绝缘膜95的厚度可以是第一部分121的下方的绝缘膜95的厚度的1.3倍以上，也可以是1.5倍以上，还可以是2倍以上。
越接近内侧延伸部88的前端，在绝缘膜95的内部沿X轴方向延伸的等电位线110的根数越增加，因此电场越容易集中。对此，根据本例，由于能够增大内侧延伸部88的前端附近的下方的绝缘膜95的厚度，因此能够缓和电场集中而抑制绝缘击穿。
在图12中，虽然以内侧延伸部88为例进行了说明，但是外侧延伸部89也可以具有第一部分121和第二部分122。在该情况下，第一部分121是与上方部86连接并且向端边102的方向延伸的部分。另外，第二部分122是与第一部分121连接并且向端边102的方向延伸的部分。
另外，外周栅极布线130也可以具有第一部分121和第二部分122。在图12的例子中，外周栅极布线130-2具有第一部分121和第二部分122。
图13是示出内侧延伸部88的另一结构例的图。本例的内侧延伸部88具有第二部分122。本例的第二部分122与上方部86连接并朝向阱区11延伸。第二部分122配置在比上方部86更靠上方的位置。根据本例，也可以缓和绝缘膜95中的电场集中。与在图12中说明的例子同样地，图13所示的结构可以应用于外侧延伸部89，也可以应用于第二场板93-2的内侧延伸部88和外侧延伸部89中的至少一者，还可以应用于外周栅极布线130。
图14是示出第一场板93-1和外周栅极布线130的结构例的图。除了第一场板93-1以及外周栅极布线130以外的构造与在本说明书和附图中说明的任一例相同。
本例的第一场板93-1设置到与外周栅极布线130重叠的位置。在图14的例子中，第一场板93-1与外周栅极布线130-2重叠。第一场板93-1的长度L2可以小于第一导电型区域84的长度L1，也可以与长度L1相同，还可以大于长度L1。
外周栅极布线130-2可以延伸设置到与第一导电型区域84重叠的位置。本例的第一场板93-1的内侧延伸部88的一部分设置于外周栅极布线130-2与半导体基板10之间。在内侧延伸部88与外周栅极布线130-2之间设置有将内侧延伸部88与外周栅极布线130-2分离的绝缘膜95。图11中的等电位线110通过该绝缘膜95。内侧延伸部88与外周栅极布线130-2之间的绝缘膜95的厚度t2也优选满足式(1)。
根据本例，即使电荷到达内侧延伸部88与外周栅极布线130-2之间的绝缘膜95的上表面，也能够通过外周栅极布线130-2将其抽出，因此能够抑制电荷的蓄积。另外，通过将电位变高的第一场板93-1设置于比外周栅极布线130-2更靠下方的位置，从而使耗尽层难以沿X轴方向延伸，能够缩短边缘终端结构部90。
第一场板93-1的内侧延伸部88与第一导电型区域84重叠的长度L2可以大于外周栅极布线130-2与第一导电型区域84重叠的长度L3。应予说明，L2＞L3的关系在内侧延伸部88不与外周栅极布线130-2重叠的情况下也是同样的。
图15是示出第二场板93-2的结构例的图。在图15中，示出了相邻的两个第二保护环92-2a、92-2b以及相邻的两个第二场板93-2a、93-2b。第二场板93-2b配置在第二场板93-2a的外侧。第二保护环92-2b配置在第二保护环92-2a的外侧。
本例的相邻的两个第二场板93-2具有在俯视时相互重叠的部分。在本例中，也与图14的例子同样地，彼此重叠的两个第二场板93-2中的更远离阱区11而配置的第二场板93-2b的一部分配置在另一个第二场板93-2a的下方。
各个第二场板93-2与第一场板93-1同样地具有上方部86、内侧延伸部88以及外侧延伸部89。外侧的第二场板93-2b的内侧延伸部88设置到与内侧的第二场板93-2a的外侧延伸部89重叠的位置。各个内侧延伸部88的长度L4可以小于第一导电型区域84的长度L1，也可以等于第一导电型区域84的长度L1，还可以大于第一导电型区域84的长度L1。
各个外侧延伸部89可以延伸设置到与第一导电型区域84重叠的位置。在本例中，外侧的第二场板93-2b的内侧延伸部88的一部分设置于内侧的第二场板93-2a的外侧延伸部89与半导体基板10之间。在内侧延伸部88与外侧延伸部89之间设置有将内侧延伸部88与外侧延伸部89分离的绝缘膜95。将内侧延伸部88与外侧延伸部89分离的绝缘膜95的厚度t4优选满足式(2)。另外，位于内侧延伸部88的下方的绝缘膜95等的厚度t3也优选满足式(2)。
外侧的第二场板93-2b的内侧延伸部88与第一导电型区域84重叠的长度L4可以大于内侧的第二场板93-2a的外侧延伸部89与第一导电型区域84重叠的长度L5。即，在将阱区11与半导体基板10的端边102连结的方向上，内侧延伸部88比外侧延伸部89长。应予说明，L4＞L5的关系在内侧延伸部88不与外侧延伸部89重叠的情况下也是同样的。
以上，虽然利用实施方式对本发明进行了说明，但是本发明的技术范围并不限于上述实施方式所记载的范围。能够对上述实施方式施加各种变更或改良，这对于本领域技术人员而言是显而易见的。根据权利要求书的记载可知，施加了这样的变更或改良的方式也能够包含在本发明的技术范围内
应当注意的是，权利要求书、说明书以及附图中所示的装置、系统、程序及方法中的动作、过程、步骤及阶段等各处理的执行顺序只要没有特别明示“早于”、“预先”等，另外，只要未在后续处理中使用之前的处理结果，则能够以任意的顺序实现。关于权利要求书、说明书及附图中的动作流程，即使为了方便而使用“首先”、“接下来”等进行了说明，也并不意味着必须按照该顺序实施。
权利要求书(按照条约第19条的修改)
1.一种半导体装置，其特征在于，具备：
半导体基板，其具有上表面和下表面，并且设置有第一导电型的漂移区；
有源部，其设置于所述半导体基板；
边缘终端结构部，其在所述半导体基板中设置于所述有源部与所述半导体基板的端边之间；以及
第二导电型的阱区，其在所述半导体基板中设置于所述有源部与所述边缘终端结构部之间，并且在所述半导体基板的所述上表面露出，
所述边缘终端结构部具有：
第二导电型的保护环，其在所述阱区与所述半导体基板的所述端边之间设置有一个以上，并且在所述半导体基板的所述上表面露出；
第一导电型区域，其设置于一个以上的所述保护环中的最靠近所述阱区的第一保护环与所述阱区之间；以及
第一场板，其设置于所述半导体基板的所述上表面的上方，并且与所述第一保护环连接，
所述第一场板包括：
上方部，其在所述第一保护环的上方与所述第一保护环重叠；以及
延伸部，其从所述上方部起向所述阱区的方向延伸，并且与所述第一保护环和所述阱区之间的所述第一导电型区域的90％以上重叠。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第一场板包含多晶硅。
3.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置还具备设置于所述阱区的上方的孔板，
在将所述阱区与所述第一保护环连结的方向上，所述第一场板的所述延伸部与所述第一导电型区域重叠的长度大于所述孔板与所述第一导电型区域重叠的长度。
4.根据权利要求3所述的半导体装置，其特征在于，
在将所述阱区与所述第一保护环连结的方向上，所述第一导电型区域具有与所述第一场板和所述孔板均不重叠的部分。
5.根据权利要求1所述的半导体装置，其特征在于，
所述第一场板设置到与所述阱区重叠的位置。
6.根据权利要求3所述的半导体装置，其特征在于，
所述第一场板设置到与所述孔板重叠的位置。
7.根据权利要求6所述的半导体装置，其特征在于，
在所述第一场板与所述孔板之间设置有将所述第一场板与所述孔板分离的绝缘膜。
8.根据权利要求6所述的半导体装置，其特征在于，
所述第一场板的一部分设置于所述孔板与所述半导体基板之间。
9.根据权利要求1至8中任一项所述的半导体装置，其特征在于，
所述半导体装置还具备一个以上的第二场板，所述第二场板设置于所述半导体基板的所述上表面的上方，并且与除了所述第一保护环以外的所述保护环连接，
至少一个所述第二场板从一个所述保护环的上方设置到相邻的另一个所述保护环的上方。
10.根据权利要求9所述的半导体装置，其特征在于，
所述至少一个所述第二场板覆盖相邻的另一所述保护环的一部分。
11.根据权利要求1至8中任一项所述的半导体装置，其特征在于，
所述半导体装置还具备两个以上的第二场板，所述第二场板设置于所述半导体基板的所述上表面的上方，并且与除了所述第一保护环以外的所述保护环连接，
设置于相邻的两个所述保护环的两个所述第二场板具有相互重叠的部分。
12.根据权利要求11所述的半导体装置，其特征在于，
在彼此重叠的两个所述第二场板中，更远离所述阱区而配置的所述第二场板配置在另一所述第二场板的下方。
13.根据权利要求11所述的半导体装置，其特征在于，
彼此重叠的两个所述第二场板分别具有在所述保护环的上方与所述保护环重叠的上方部，
相互重叠的两个所述第二场板中的更远离所述阱区而配置的所述第二场板具有从所述上方部起向所述阱区的方向延伸的内侧延伸部，
相互重叠的两个所述第二场板中的另一所述第二场板具有从所述上方部起向与所述阱区相反的一侧延伸的外侧延伸部，
在将所述阱区与所述半导体基板的端边连结的方向上，所述内侧延伸部比所述外侧延伸部长。
14.根据权利要求1至8中任一项所述的半导体装置，其特征在于，
所述半导体装置还具备设置于所述第一场板与所述半导体基板之间的绝缘膜，
所述绝缘膜的至少一部分配置在所述半导体基板的内部。
15.根据权利要求1至8中任一项所述的半导体装置，其特征在于，
所述半导体装置还具备设置于所述第一场板与所述半导体基板之间的绝缘膜，
所述绝缘膜的至少一部分配置在比所述半导体基板的所述上表面更靠上方的位置。
16.根据权利要求14所述的半导体装置，其特征在于，
设置于所述第一场板的下方的所述绝缘膜的厚度满足下式：
其中，是所述阱区的电位，/>是所述第一场板的电位，t是所述绝缘膜的厚度，EC是所述绝缘膜的临界电场强度。
17.根据权利要求1至8中任一项所述的半导体装置，其特征在于，
所述第一场板的所述延伸部具有：
第一部分，其与所述上方部连接，并且从所述上方部起向所述阱区的方向延伸；以及
第二部分，其与所述第一部分连接，并且从所述第一部分起向所述阱区的方向延伸，且至少一部分配置在比所述第一部分更靠上方的位置。
18.(追加)根据权利要求1至8中任一项所述的半导体装置，其特征在于，
在所述有源部设置有第二导电型的基区，
所述阱区从所述半导体基板的上表面设置到比所述基区更深的位置。
19.(追加)根据权利要求1至8中任一项所述的半导体装置，其特征在于，所述半导体装置还具备：
沟道截止部，其与所述半导体基板的端边以及上表面相接地设置；
一个以上的第二场板，其设置于所述半导体基板的所述上表面的上方，并且与除了所述第一保护环以外的所述保护环连接；以及
第一导电型区域，其设置于所述保护环与所述沟道截止部之间，所述保护环连接于与所述沟道截止部相邻的所述第二场板，
与所述沟道截止部相邻的所述第二场板覆盖所述保护环与所述沟道截止部之间的所述第一导电型区域整体。
20.(追加)根据权利要求1至8中任一项所述的半导体装置，其特征在于，所述半导体装置还具备：
两个以上的第二场板，其设置于所述半导体基板的所述上表面的上方，并且与除了所述第一保护环以外的所述保护环连接；以及
绝缘膜，其设置于所述第二场板与所述半导体基板之间，
设置于所述第二场板的下方的所述绝缘膜的厚度满足下式：
其中，是所述第二场板的电位，/>是比所述第二场板配置得更靠阱区侧一个位置的所述第二场板的电位，t是所述绝缘膜的厚度，EC是所述绝缘膜的临界电场强度。
21.(追加)根据权利要求11所述的半导体装置，其特征在于，
所述半导体装置还具备将设置于相邻的两个所述保护环的两个所述第二场板分离的绝缘膜，
所述绝缘膜的厚度满足下式：
其中，是所述第二场板的电位，/>是比所述第二场板配置得更靠阱区侧一个位置的所述第二场板的电位，t是所述绝缘膜的厚度，EC是所述绝缘膜的临界电场强度。

Claims (17)

1.一种半导体装置，其特征在于，具备：
半导体基板，其具有上表面和下表面，并且设置有第一导电型的漂移区；
有源部，其设置于所述半导体基板；
边缘终端结构部，其在所述半导体基板中设置于所述有源部与所述半导体基板的端边之间；以及
第二导电型的阱区，其在所述半导体基板中设置于所述有源部与所述边缘终端结构部之间，并且在所述半导体基板的所述上表面露出，
所述边缘终端结构部具有：
第二导电型的保护环，其在所述阱区与所述半导体基板的所述端边之间设置有一个以上，并且在所述半导体基板的所述上表面露出；
第一导电型区域，其设置于一个以上的所述保护环中的最靠近所述阱区的第一保护环与所述阱区之间；以及
第一场板，其设置于所述半导体基板的所述上表面的上方，并且与所述第一保护环连接，
所述第一场板包括：
上方部，其在所述第一保护环的上方与所述第一保护环重叠；以及
延伸部，其从所述上方部起向所述阱区的方向延伸，并且与所述第一保护环和所述阱区之间的所述第一导电型区域的90％以上重叠。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第一场板包含多晶硅。
3.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置还具备设置于所述阱区的上方的孔板，
在将所述阱区与所述第一保护环连结的方向上，所述第一场板的所述延伸部与所述第一导电型区域重叠的长度大于所述孔板与所述第一导电型区域重叠的长度。
4.根据权利要求3所述的半导体装置，其特征在于，
在将所述阱区与所述第一保护环连结的方向上，所述第一导电型区域具有与所述第一场板和所述孔板均不重叠的部分。
5.根据权利要求1所述的半导体装置，其特征在于，
所述第一场板设置到与所述阱区重叠的位置。
6.根据权利要求3所述的半导体装置，其特征在于，
所述第一场板设置到与所述孔板重叠的位置。
7.根据权利要求6所述的半导体装置，其特征在于，
在所述第一场板与所述孔板之间设置有将所述第一场板与所述孔板分离的绝缘膜。
8.根据权利要求6所述的半导体装置，其特征在于，
所述第一场板的一部分设置于所述孔板与所述半导体基板之间。
9.根据权利要求1至8中任一项所述的半导体装置，其特征在于，
所述半导体装置还具备一个以上的第二场板，所述第二场板设置于所述半导体基板的所述上表面的上方，并且与除了所述第一保护环以外的所述保护环连接，
至少一个所述第二场板从一个所述保护环的上方设置到相邻的另一个所述保护环的上方。
10.根据权利要求9所述的半导体装置，其特征在于，
所述至少一个所述第二场板覆盖相邻的另一所述保护环的一部分。
11.根据权利要求1至8中任一项所述的半导体装置，其特征在于，
所述半导体装置还具备两个以上的第二场板，所述第二场板设置于所述半导体基板的所述上表面的上方，并且与除了所述第一保护环以外的所述保护环连接，
设置于相邻的两个所述保护环的两个所述第二场板具有相互重叠的部分。
12.根据权利要求11所述的半导体装置，其特征在于，
在彼此重叠的两个所述第二场板中，更远离所述阱区而配置的所述第二场板配置在另一所述第二场板的下方。
13.根据权利要求11所述的半导体装置，其特征在于，
彼此重叠的两个所述第二场板分别具有在所述保护环的上方与所述保护环重叠的上方部，
相互重叠的两个所述第二场板中的更远离所述阱区而配置的所述第二场板具有从所述上方部起向所述阱区的方向延伸的内侧延伸部，
相互重叠的两个所述第二场板中的另一所述第二场板具有从所述上方部起向与所述阱区相反的一侧延伸的外侧延伸部，
在将所述阱区与所述半导体基板的端边连结的方向上，所述内侧延伸部比所述外侧延伸部长。
14.根据权利要求1至8中任一项所述的半导体装置，其特征在于，
所述半导体装置还具备设置于所述第一场板与所述半导体基板之间的绝缘膜，
所述绝缘膜的至少一部分配置在所述半导体基板的内部。
15.根据权利要求1至8中任一项所述的半导体装置，其特征在于，
所述半导体装置还具备设置于所述第一场板与所述半导体基板之间的绝缘膜，
所述绝缘膜的至少一部分配置在比所述半导体基板的所述上表面更靠上方的位置。
16.根据权利要求14所述的半导体装置，其特征在于，
设置于所述第一场板的下方的所述绝缘膜的厚度满足下式：
其中，是所述阱区的电位，/>是所述第一场板的电位，t是所述绝缘膜的厚度，EC是所述绝缘膜的临界电场强度。
17.根据权利要求1至8中任一项所述的半导体装置，其特征在于，
所述第一场板的所述延伸部具有：
第一部分，其与所述上方部连接，并且从所述上方部起向所述阱区的方向延伸；以及
第二部分，其与所述第一部分连接，并且从所述第一部分起向所述阱区的方向延伸，且至少一部分配置在比所述第一部分更靠上方的位置。
CN202280036923.5A 2021-12-23 2022-12-23 半导体装置 Pending CN117397038A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021209023 2021-12-23
JP2021-209023 2021-12-23
PCT/JP2022/047683 WO2023120715A1 (ja) 2021-12-23 2022-12-23 半導体装置

Publications (1)

Publication Number Publication Date
CN117397038A true CN117397038A (zh) 2024-01-12

Family

ID=86902821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280036923.5A Pending CN117397038A (zh) 2021-12-23 2022-12-23 半导体装置

Country Status (5)

Country Link
US (1) US20240088214A1 (zh)
JP (1) JPWO2023120715A1 (zh)
CN (1) CN117397038A (zh)
DE (1) DE112022001956T5 (zh)
WO (1) WO2023120715A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4936513B1 (zh) * 1970-05-22 1974-10-01
DE3220250A1 (de) * 1982-05-28 1983-12-01 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement mit planarstruktur
JPS5976466A (ja) * 1982-10-25 1984-05-01 Mitsubishi Electric Corp プレ−ナ形半導体装置
JP2812093B2 (ja) * 1992-09-17 1998-10-15 株式会社日立製作所 プレーナ接合を有する半導体装置
JPH08306937A (ja) 1995-04-28 1996-11-22 Fuji Electric Co Ltd 高耐圧半導体装置
JP3796998B2 (ja) * 1999-02-19 2006-07-12 松下電器産業株式会社 高耐圧半導体装置
JP2009099863A (ja) * 2007-10-18 2009-05-07 Toshiba Corp 半導体装置、及び半導体装置の製造方法
DE112019001123B4 (de) * 2018-10-18 2024-03-28 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren davon
US11450734B2 (en) * 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device

Also Published As

Publication number Publication date
WO2023120715A1 (ja) 2023-06-29
JPWO2023120715A1 (zh) 2023-06-29
US20240088214A1 (en) 2024-03-14
DE112022001956T5 (de) 2024-01-11

Similar Documents

Publication Publication Date Title
US11894426B2 (en) Semiconductor device and manufacturing method for semiconductor device
WO2022239285A1 (ja) 半導体装置
JP7497744B2 (ja) 半導体装置
CN116348995A9 (zh) 半导体装置及制造方法
JP7473075B2 (ja) 半導体装置
WO2022239284A1 (ja) 半導体装置
WO2023120715A1 (ja) 半導体装置
JP2022161688A (ja) 半導体装置
WO2023224059A1 (ja) 半導体装置
WO2023063411A1 (ja) 半導体装置
US20240055483A1 (en) Semiconductor device
US20230260991A1 (en) Semiconductor device
WO2023140254A1 (ja) 半導体装置
CN117063293A (zh) 半导体装置及半导体装置的制造方法
JP2023170200A (ja) 半導体装置
CN117650157A (zh) 半导体装置
JP2023042781A (ja) 半導体装置および製造方法
CN117995902A (zh) 半导体装置
CN116457944A (zh) 半导体装置
JP2023043137A (ja) 半導体装置および製造方法
CN118366985A (zh) 半导体装置
CN118053898A (zh) 半导体装置及半导体装置的制造方法
JP2024034141A (ja) 半導体装置および半導体装置の製造方法
CN117561610A (zh) 半导体装置及制造方法
CN117616584A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination