JP3796998B2 - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置 Download PDFInfo
- Publication number
- JP3796998B2 JP3796998B2 JP4122899A JP4122899A JP3796998B2 JP 3796998 B2 JP3796998 B2 JP 3796998B2 JP 4122899 A JP4122899 A JP 4122899A JP 4122899 A JP4122899 A JP 4122899A JP 3796998 B2 JP3796998 B2 JP 3796998B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- oxide film
- semiconductor substrate
- plate electrode
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は高信頼性を有する高耐圧半導体装置に関するものである。
【0002】
【従来の技術】
まず、従来の高耐圧半導体装置の代表的な例としてPN接合ダイオードを採り上げ、従来の高耐圧半導体装置について図面を用いて説明する。図14に示す第1の従来例と、図15に示す第2の従来例について説明する。
【0003】
まず、図14は最も単純なPN接合ダイオードの断面構造を示す断面構造図である。図14において、1はシリコン基板に低濃度N型不純物が添加された半導体基板、2は拡散長の深いP型拡散領域、3は半導体基板1とのコンタクトをとるために設けたN型拡散領域、4は酸化膜、5はP型拡散領域2とコンタクトするための金属電極、6はN型拡散領域3とコンタクトするための金属電極、15は表面保護膜、18は封止用樹脂であり、N型の半導体基板1とP型拡散領域2とのPN接合によってPN接合ダイオードを構成する。
【0004】
そして、金属電極5に正電圧を与えるとともに、金属電極6に負電圧を与えると、このPN接合ダイオードは順方向導通する。逆に、金属電極5に負電圧を与えるとともに、金属電極6に正電圧を与えると、PN接合が逆バイアスされることになり、このPN接合ダイオードは非導通になる。ここでは、逆バイアスした時に非導通状態を維持することを耐圧と定義し、高いバイアス電圧で非導通状態を維持することを高耐圧と定義する。一般的にPN接合の耐圧は、PN接合の曲率との相関があり、PN接合の曲率が小さいと、その部分で電界集中が起こって、耐圧が小さくなる傾向にある。
【0005】
したがって、高耐圧を維持するために、P型拡散領域2を深く拡散して、PN接合の曲率を大きくすることによってPN接合の耐圧を高める一方、金属電極5に繋がる配線と半導体基板1との間を電気絶縁する酸化膜4を厚くして、酸化膜4の絶縁耐力を高めるように構成するのが一般的である。しかしながら、上述の第1の従来例のようなP型拡散領域2とN型の半導体基板1とのPN接合で生じる空乏層19は、PN接合の末端である半導体基板1の主表面近傍の曲率が小さくなる。図14中の破線は空乏層19の境界線を示す。そして、空乏層19の曲率が小さくなる表面近傍で局部的な電界集中が起こって、十分に高い耐圧が得られない。そのため、更に高い耐圧が得られる他の手段として、ガードリング技術が提唱されている。
【0006】
次に、ガードリング技術を用いた第2の従来例について、図15を用いて説明する。
【0007】
図15は図14の従来例にガードリングを付加した高耐圧半導体装置であり、半導体基板1に形成されたP型拡散領域2とN型拡散領域3との間にP型不純物によるガードリング領域16,17を離間して形成している。ガードリング領域16,17は、通常はフローティング状態で使用され、外部から強制的にバイアス電圧を与えるものではない。P型拡散領域2を包囲するようにN型拡散領域3を形成する場合は、P型拡散領域2を包囲するようにガードリング領域16を形成し、その外側を包囲するようにガードリング領域17を形成し、最外郭を包囲するようにN型拡散領域3を形成する。
【0008】
次に、図15に示す従来の高耐圧半導体装置の動作について説明する。例えば、P型拡散領域2を接地し、N型拡散領域3に正電圧を与えて逆バイアスすると、P型拡散領域2からN型拡散領域3に至るまでの半導体基板1中に、距離に比例するようなポテンシャル分布が生じて、フローティング状態のガードリング領域16,17に中間電位が与えられる。そして、最大電位が与えられるP型拡散領域2とN型の半導体基板1とのPN接合では、不純物濃度の低い半導体基板1側に向けて接合部分から空乏層19が大きく拡がる。それと同時に、ガードリング領域16,17のPN接合からも中間電位に応じた空乏層19が中間的な距離で拡がる。そして、これらの空乏層はN型拡散領域3に与えられる電圧の大きさに応じて変化し、高い逆バイアスが与えられた時、P型拡散領域2から拡がる空乏層19と、ガードリング領域16,17から拡がる空乏層19とが繋がり合うようになる。これによって、空乏層19の曲率を大きくすることができ、半導体基板1表面近傍で生じる電界集中を緩和して、高い耐圧を維持することができる。そして、N型の半導体基板1やP型拡散領域2の不純物濃度、拡散領域間の離間距離等を適切に設定することにより、300(V)程度の耐圧は保証できる。
【0009】
【発明が解決しようとする課題】
しかしながら、従来例では、500(V)以上の高電圧をPN接合に印加したまま、高温状態(周囲温度150℃)で動作させる高温バイアス試験という寿命加速試験を行うと、従来の高耐圧半導体装置の逆耐圧が短時間に劣化するという問題があった。この高温バイアス試験における逆耐圧の劣化については、メカニズムはまだ解明されておらず推論の域を出ないが、N型の半導体基板1の表面近傍にP型反転層が生じ、N型拡散領域3の端部で電界強度が高くなることに起因するものと推定される。
【0010】
以下、その推論を説明する。図16は図14の高耐圧半導体装置に高い逆バイアスを与えた時のポテンシャルを示す図であり、100V,200V,300V,400V,500V,600V,700V各電位毎の等電位線を破線で示す。ここでは、P型拡散領域2に0(V)、N型拡散領域3に700(V)の電位を与えた時の例で示している。同図において、半導体基板1と酸化膜4との界面を横切る等電位線は、界面に対してほぼ直角に交わる。このようなポテンシャル分布において、半導体基板1と酸化膜4との界面での半導体基板1と酸化膜4とは同電位であることを示す。そして、同じバイアス条件で高温状態にして高温バイアス試験をしている最中のポテンシャル分布を図17に示す。
【0011】
一般的に半導体装置のチップは、封止用樹脂18で封止され、水分が樹脂パッケージの中に浸透しないように対策されている。しかし、封止用樹脂18として一般的に用いられるノボラックエポキシ樹脂には0.9%〜1.6%の水酸基OHが含まれていることが判明しており、通常は絶縁物として考えられている封止用樹脂18が、この水酸基OHの存在によって半絶縁状態(比較的高抵抗での導通状態)となり、半導体チップの表面保護膜15の表面を導電性物質で被覆したのと同等な状態になる。また、半導体チップ上の電極を半導体装置の外部に導出するために、表面保護膜15の一部を開口させて、金属電極5,6に金属細線20,21をボンディングして外部リード(図示せず)との接続を行う。この金属細線20と21を介して外部から電圧を印加するため、その間の封止用樹脂18が導通し、半導体装置に印加される700(V)と0(V)との中間電位が表面保護膜15の表面に与えられる。そして、高温バイアス試験時に半導体チップの表面保護膜15と封止用樹脂との界面が、例えば200(V)の電位を持ったとすると、半導体基板1と酸化膜4との界面を横切る等電位線は200(V)以上の部分がN型拡散領域3の方向に傾き、その界面における酸化膜4側の電位が、N型の半導体基板1に対して負電位になる現象が起きる。
【0012】
一方、半導体基板1と酸化膜4との界面における酸化膜4側が負電位になる場合、その界面のSi−H、Si−OHなどの結合が破壊され、正の固定電荷が発生することが報告されている(日科技連出版社発行の著書『半導体デバイスの信頼性技術』)。このような現象が起きて、半導体基板1と酸化膜4との界面に正の固定電荷22が発生すると、それと同量の負の可動電荷23が発生することになる。
【0013】
ところが、負の可動電荷23はN型拡散領域3用の金属電極6に印加される正の高電位に引き寄せられる為、界面の電位が200(V)以上になる領域では、負の可動電荷23が多く分布する領域と正の固定電荷22が多く分布する領域に分かれる。すると、負の可動電荷23の割合が多い領域では、半導体基板1内の正孔が表面に引き寄せられP型反転層24が生じる。又、正の固定電荷22の割合が多い領域では、半導体基板1内の電子が引き寄せられ、より電子密度の高いN型蓄積層25が形成される。上述したP型反転層24とN型蓄積層25は、ガードリングを用いた半導体装置でも同様に生じるが、図18のような状態になると、P型のガードリング領域17につながったP型反転層24と、N型拡散領域3との間で耐圧が劣化する。一方、N型蓄積層25はP型のガードリング領域16と接触しても耐圧の劣化には殆ど影響しない。
【0014】
本発明は上記課題を解決するものであり、高温バイアス信頼性においてPN接合の耐圧劣化が発生しない信頼性の高い高耐圧半導体装置を提供することを目的とする。
【0015】
【課題を解決するための手段】
本発明の高耐圧半導体装置は、第1導電型の半導体基板に形成された第2導電型の第1の拡散領域と、前記半導体基板の前記第1の拡散領域から離間した位置に形成される第1導電型の第2の拡散領域と、前記半導体基板上に形成された酸化膜と、前記酸化膜の所定領域に形成された開口を通じて前記第1の拡散領域との接続を行う第1の金属電極と、前記酸化膜の所定領域に形成された開口を通じて前記第2の拡散領域との接続を行う第2の金属電極と、前記第1,第2の拡散領域間の前記酸化膜上に離間して形成された複数の第1のプレート電極と、前記酸化膜およびその上に形成された前記複数の第1のプレート電極を被覆する第2の絶縁膜と、前記複数の第1のプレート電極のうち前記第1および第2の拡散領域と重なる2つの第1のプレート電極以外の第1のプレート電極に対応してその直下の半導体基板に形成された第2導電型のガードリング領域と、前記複数の第1のプレート電極のうち1つと接続され、その接続箇所から前記第1の拡散領域側に隣り合った第1のプレート電極の上に延在され、かつ前記第1拡散領域側に隣り合った第1のプレート電極と前記第2の絶縁膜を介して容量結合されている複数の第2のプレート電極と、前記第1,第2の金属電極、前記複数の第2のプレート電極、および前記第2の絶縁膜を被覆する表面保護膜と、前記表面保護膜上を封止するエポキシ樹脂とを具備し、前記第1の拡散領域と前記半導体基板とのPN接合を逆バイアスする構成である。
【0016】
この構成により、重なり合った第1のプレート電極と第2のプレート電極との間で容量結合が行われ、第1の拡散領域と第2の拡散領域との間に印加された電圧を分圧した中間電位がそれぞれ一対の第1,第2のプレート電極に与えられる。そのため、表面保護膜よりも上層で電位のバランスが崩れる要因が生じても、半導体基板に対して安定なポテンシャルが与えることができ、高温バイアス信頼性試験においてもPN接合の耐圧が劣化しない。
【0017】
また、別の発明の高耐圧半導体装置は、第1導電型の半導体基板に形成された第2導電型の第1の拡散領域と、前記半導体基板の前記第1の拡散領域から離間した位置に形成される第1導電型の第2の拡散領域と、前記半導体基板上に形成された酸化膜と、前記酸化膜の所定領域に形成された開口を通じて前記第1の拡散領域との接続を行う第1の金属電極と、前記酸化膜の所定領域に形成された開口を通じて前記第2の拡散領域との接続を行う第2の金属電極と、前記第1,第2の拡散領域間の前記酸化膜上に離間して形成された複数の第1のプレート電極と、前記酸化膜およびその上に形成された前記複数の第1のプレート電極を被覆する第2の絶縁膜と、前記複数の第1のプレート電極のうち1つと接続され、その接続箇所から前記第1の拡散領域側に隣り合った第1のプレート電極の上に延在され、かつ前記第1拡散領域側に隣り合った第1のプレート電極と前記第2の絶縁膜を介して容量結合されている少なくとも一つの第2のプレート電極と、前記第1,第2の金属電極、前記複数の第2のプレート電極、および前記第2の絶縁膜を被覆する表面保護膜と、前記表面保護膜上を封止するエポキシ樹脂とを具備し、前記複数の第1のプレート電極のうちの第2の拡散領域側に配置され且つ前記第2のプレート電極に接続されていない複数の第1のプレート電極を覆うように、前記第2の金属電極を前記第2の絶縁膜上に延在させるとともに、前記第1の拡散領域と前記半導体基板とのPN接合を逆バイアスする構成である。
【0018】
この構成により、第1,第2の拡散領域間に配置された複数の第1のプレート電極のうち、第2の拡散領域寄りに配置された複数の第1のプレート電極を第2の絶縁膜上に引き出された第2の電極と重なり合うように配置するから、第2の拡散領域寄りの複数の第1のプレート電極は、第2の絶縁膜を挟んだ第2の金属電極との容量結合と、第1の絶縁膜を挟んだ半導体基板との容量結合とで分圧され、第2の拡散領域の電位に近い電位が安定して与えられる。一方、残りの第1のプレート電極と第2のプレート電極は、残りの電位を分圧した中間電位がそれぞれ一対の第1,第2のプレート電極に与えられる。少なくとも、第2の拡散領域寄りに配置された複数の第1のプレート電極はそれらを覆った第2の電極でバイアス電位を与えるから、表面保護膜の絶縁不良が起きたとしても、安定なバイアス電位が与えられる。従って、高温バイアス信頼性試験においてPN接合の耐圧が劣化すること防止するだけでなく、表面保護膜の絶縁不良に起因する耐圧不良も防止できる。
【0019】
【発明の実施の形態】
以下、本発明の実施の形態に係る高耐圧半導体装置について、図面を参照しながら説明する。ここでは、600〜800Vの耐圧を有する高耐圧半導体装置に焦点を合わせて説明する。
【0020】
まず、第1の実施形態に係る高耐圧半導体装置について、図1〜図3を用いて説明する。図1は第1の実施形態の高耐圧半導体装置の断面構造を示す断面斜視図、図2は図1の一断面構造を基にしたポテンシャル分布を説明するための図、図3は封止用樹脂の影響を説明するための図である。
【0021】
図1において、1はシリコン基板にN型不純物を導入したN型の半導体基板、2はP型不純物で形成されたP型拡散領域(第1の拡散領域に相当)、3はN型不純物で形成されたN型拡散領域(第2の拡散領域に相当)、4は第1の絶縁膜に相当する酸化膜、5はアルミニウムまたはアルミニウム合金等で形成されるP型拡散領域2用の金属電極、6はアルミニウムまたはアルミニウム合金で形成されるN型拡散領域3用の金属電極、7〜10は多結晶シリコンで形成された第1層目プレート電極(第1のプレート電極に相当)、11〜13はアルミニウムまたはアルミニウム合金等で形成される第2層目プレート電極(第2のプレート電極に相当)、14は酸化膜あるいは窒化膜によって形成された層間絶縁膜(第2の絶縁膜に相当)である。
【0022】
図1に示すように、第1の実施形態の高耐圧半導体装置は、N型の半導体基板1にP型拡散領域2と、それとは離間した位置にN型拡散領域3を形成しており、N型拡散領域3を中心にそれを包囲するようにP型拡散領域2を形成している。P型拡散領域2及びN型拡散領域3は、平面形状で鈍角の形状になるほど高耐圧の特性が得られ、円形に近いほど理想的である。図1の実施形態では、円形のN型拡散領域3を中心にそれと同心円になるようなドーナッツ状のP型拡散領域2を形成した事例である。そして、半導体基板1上を被覆する酸化膜4上のN型拡散領域3とP型拡散領域2との間に形成される複数の第1層目プレート電極7〜10も、N型拡散領域3を中心に同心円状になるように、隣り合った第1層目プレート電極同士が分離されて配置されている。更に、第1層目プレート電極7〜10を被覆する層間絶縁膜14の上に形成される複数の第2層目プレート電極11〜13も、N型拡散領域3を中心に同心円状になるように、隣り合った第2層目プレート電極同士が分離されて配置されている。但し、第1層目プレート電極と第2層目プレート電極の一対のものを接続して、第1層目プレート電極と第2層目プレート電極とを層間絶縁膜14を挟んで容量結合させる構成とする。
【0023】
その構成について、更に詳しく言うと、P型拡散領域2とN型拡散領域3との間にP型拡散領域2側から順に第1層目プレート電極を7,8,9,10と配置した場合、N型拡散領域3に一番近い第2層目プレート電極13はそれと一対となる第1層目プレート電極10と接続され、それと隣り合う第1層目プレート電極9とは層間絶縁膜14を介して重なり合うように構成する。N型拡散領域3に2番目に近い第2層目プレート電極12は、それと一対となる第1層目プレート電極9と接続され、それと隣り合う第1層目プレート電極8とは層間絶縁膜14を介して重なり合うように構成する。その次に来る第2層目プレート電極11は、それと一対となる第1層目プレート電極8と接続され、それと隣り合う第1層目プレート電極7とは層間絶縁膜14を介して重なり合うように構成されている。そして、その上に表面保護膜15(図面を見やすくするため、図1では図示せず)を被覆し、更にその上を封止用樹脂18(図面を見やすくするため、図1では図示せず)でモールドした構成となる。
【0024】
そして、一対となる第1層目プレート電極10と第2層目プレート電極13、第1層目電極9と第2層目プレート電極12、ならびに第1層目プレート電極8と第2層目プレート電極はそれぞれ層間絶縁膜14の所定箇所に開けられた開口を通じて接続され、直接導通するように構成されている。そして、隣り合った第1層目プレート電極7,8,9,10はそれぞれ距離を離間することによって電気絶縁され、隣り合った第2層目プレート電極11,12,13もそれぞれ距離を離間することによって電気絶縁される。第1層目プレート電極7と第2層目プレート電極11は層間絶縁膜14によって直流的に電気絶縁され、第1層目プレート電極8と第2層目プレート電極12についても、第1層目プレート電極9と第2層目プレート電極13についても同様に層間絶縁膜14によって電気絶縁がなされている。また、P型拡散領域2用の金属電極5と第1層目プレート電極7についても、N型拡散領域3用の金属電極6と第1層目プレート電極10についても電気的絶縁がなされている。
【0025】
次に、第1の実施形態の要部断面図を示す図2を用いて、動作について説明する。
【0026】
図2において、図1に対応する構成要素は同じ符号を付与しており、15は窒化膜、シリケートガラスまたはポリイミドで形成される表面保護膜、18はノボラックエポキシ樹脂などによる封止用樹脂である。そして、図2中の破線はポテンシャル分布を等電位線によって表現しており、CA1は第1層目プレート電極7とP型拡散領域2との間の寄生容量、CA4は第1層目プレート電極10とN型拡散領域3との間の寄生容量、CA2,CA3は第1層目プレート電極8,9と半導体基板1との寄生容量であり、CB1〜CB3は各第1層目プレート電極(7〜9)と各第2層目プレート電極(11〜13)との間の寄生容量、CC1〜CC3は各第2層目プレート電極(11〜13)と封止用樹脂18との間の寄生容量を示している。
【0027】
そして、層間絶縁膜14を挟んで重なり合った第1層目プレート電極7と第2層目プレート電極11との間は寄生容量CB1で容量結合され、同様に第1層目プレート電極8と第2層目プレート電極12との間も寄生容量CB2で容量結合され、更に第1層目プレート電極9と第2層目プレート電極13との間も寄生容量CB3で容量結合されている。
【0028】
そして、寄生容量CA1〜CA3,CB1〜CB3ならびにCC1〜CC3によって分圧された電圧が一対の第1,第2層目プレート電極にそれぞれ与えられる。但し、寄生容量CC1〜CC3が影響すると電位を定めにくくなるので、表面保護膜15の厚みは十分厚くする。実験では、1.5μm厚のシリケートガラスを被覆し、更にポリイミド膜を3μm厚で被覆して評価したが、できれば5μm厚以上の表面保護膜15を採用する方が良い。なお、表面保護膜15としてポリイミド膜を用いると、10μm程度の膜厚を容易に確保することができ、ポリイミド膜のみで表面保護膜15を形成しても良い。
【0029】
寄生容量CB1〜CB3が寄生容量CA1〜CA3より大きくなるように、膜厚や絶縁材料を設定すると、寄生容量の直列回路にほぼ近い特性を示すため、レイアウト設計を単純に考え易くなる。そこまで配慮しないのであれば、寄生容量CB1〜CB3の値を寄生容量CA1〜CA3と等しいかそれより大きく設定すれば良く、実用的な設定である。そのように考えると、600V以上の耐圧を確保する場合、酸化膜4は耐圧の余裕を考えて2μm厚以上の膜厚にし、層間絶縁膜14としては膜厚約1μm〜3μmの窒化膜を用いれば良い。層間絶縁膜14として窒化膜を採用すると、酸化膜4と同程度の膜厚であっても窒化膜の誘電率が大きいために、(CB1〜CB3)>(CA1〜CA3)にすることができ、適度な分圧がなされる。また、層間絶縁膜14は窒化膜と酸化膜を積層したものであっても良い。
【0030】
このようにして、寄生容量CA1〜CA3,CB1〜CB3によって、N型拡散領域3とP型拡散領域2との間の電位を分圧して、N型拡散領域3に一番近い一対の第1,第2層目プレート電極10,13から順にN型拡散領域3から遠ざかるに従って低い電位が印加される。例えば、図2では、酸化膜4を2μm厚とし、窒化膜による層間絶縁膜14を2μm厚とし、シリケートガラスによる表面保護膜15を5μm厚とし、N型拡散領域3用の金属電極6に700Vを印加した状態をシミュレーションし、その結果の等電位線を破線で示している。N型拡散領域3に一番近い一対の第1,第2層目プレート電極10,13には約700Vの電位が印加され、次に近い一対の第1,第2層目プレート電極9,12には約600Vの電位が印加され、その次に近い一対の第1,第2層目プレート電極8,11には約400Vの電位が印加され、P型拡散領域2に一番近い第1層目プレート電極7には約200Vの電位が印加されるような結果が得られた。
【0031】
図2に示すように、等電位線(破線)が半導体基板1の上側で低電位(P型拡散領域2)側に傾くと、半導体基板1と酸化膜4との界面では、半導体基板1の電位より酸化膜4側の電位が高くなり、酸化膜4内で正の固定電荷と負の可動電荷とが生じると、負の可動電荷は上層に在る第1層目プレート電極9,10または第2層目プレート電極12,13側に引き寄せられ、正の固定電荷が界面付近の酸化膜4中に残る。この残った正の固定電荷はN型の半導体基板1の表面付近をよりN型にするように作用し、P型反転層は半導体基板1表面に生じない。このため、継続して電圧を印加しても耐圧が劣化しなくなり、従来例で特に問題とした高温バイアス試験(信頼性の加速試験)でも、良好な結果が得られた。
【0032】
以上のように第1の実施形態の高耐圧半導体装置によれば、P型拡散領域2とN型拡散領域3との間に配置された複数の一対の第1,第2層目プレート電極による容量結合によって、それら一対の第1,第2層目プレート電極の電位を段階的に変化させると共に、半導体基板1より酸化膜4の上層部の電位を高くすることによって、半導体基板1と酸化膜4の界面に発生する負の可動電荷が上層に在る第1,第2層目プレート電極側に引き寄せられ、従来例で生じていた半導体基板1表面にP型反転層が発生する現象を防止することができ、長時間使用しても耐圧が劣化しない信頼性の高い高耐圧半導体装置を実現できる。
【0033】
次に、第2の実施形態に係る高耐圧半導体装置について、それの要部断面図を示す図3を参照しながら説明する。
【0034】
図3において、図1及び図2に対応する構成要素は、同じ符号を付与して説明を省略する。第1の実施形態と第2の実施形態との違いは、図3に示す第2の実施形態では、P型拡散領域2近傍の酸化膜4を部分的に薄くし、N型拡散領域3近傍の酸化膜4を部分的に薄くしている。
【0035】
このような構成では、第1の実施形態で得られる作用効果が同様に得られることは言うまでもないが、その他に、P型拡散領域2とそれに近接した第1層目プレート電極7との容量結合が強くなり、N型拡散領域3とそれに近接した第1層目プレート電極10との容量結合が強くなり、複数の一対の第1,第2層目プレート電極に分けて与えるための容量結合による分圧をより等間隔に近づけることができる。また、耐圧を確保するために酸化膜4を厚めに形成するが、P型拡散領域2またはN型拡散領域3に対応させて酸化膜4に開口を開けるため、その箇所での段差が小さくなり、金属配線の断切れを防止することもできる。
【0036】
なお、P型拡散領域2およびN型拡散領域3近傍の酸化膜4の厚さを薄くする手段として、上記の実施形態では酸化膜4を階段状にした例で説明したが、酸化膜4をテーパ状にして薄くすると、局部的な電界集中が緩和され、酸化膜4を階段状に薄くするよりも高耐圧の特性が得られる。
【0037】
次に、第3の実施形態に係る高耐圧半導体装置について、それの要部断面図を示す図4を参照しながら説明する。
【0038】
図4において、図1及び図2に対応する構成要素は、同じ符号を付与して説明を省略する。第1の実施形態と第3の実施形態との違いは、図4に示す第3の実施形態では、P型拡散領域2に接続される金属電極5を層間絶縁膜14上に引き出し、且つその金属電極5を第1層目プレート電極7と重なる位置まで延在させる。
【0039】
この構成により、P型拡散領域2とそれに一番近い第1層目プレート電極7との間の寄生容量CA1を大きくして、P型拡散領域2寄りのプレート電極による分圧を等間隔に近づけることができ、電界分布をより緩やかにできる。
【0040】
上述の第1の実施形態から第3の実施形態は、酸化膜4、層間絶縁膜14および表面保護膜15の全ての絶縁膜が、如何なる状況でも絶縁性を確保できるという前提に立った発明である。しかしながら、封止用樹脂18と直接接触する表面保護膜15はストレスの影響を受けて欠陥が生じ易く、絶縁性を損なうという危険性がある。以下に説明する第4〜第6の実施形態は、そのような不具合を配慮した発明である。
【0041】
次に、第4の実施形態に係る高耐圧半導体装置について、それの要部断面図を示す図5を参照しながら説明する。
【0042】
図5において、図1及び図2に対応する構成要素は、同じ符号を付与して説明を省略する。第1の実施形態と第4の実施形態との違いは、図5に示す第4の実施形態では、高電位が与えられるN型拡散領域3に接続された金属電極6を、層間絶縁膜14上に引き出して、N型拡散領域3寄りの複数の第1層目プレート電極9,10の上を層間絶縁膜14を介して完全に被覆し、第1層目プレート電極8の一部分と重なり合うようにしている。
【0043】
このような構成では、金属電極6で覆われた第1層目プレート電極9には金属電極6の電位と半導体基板1の電位を縦方向に分圧した電位が与えられ、N型拡散領域3に与えられる電圧に近い電位が与えられる。一方、金属電極6と一部分が重なる第1層目プレート電極8、第2層目プレート電極11および第1層目プレート電極7は、第1の実施形態での説明と同様に主として横方向の容量結合で分圧して、各プレート電極(7,8)に電位を与える。単位距離当たりにポテンシャルを低下させる度合いがP型拡散領域2の近傍で密となるため、第1〜第3の実施形態と比べると、耐圧が幾分小さくなるのは否めない。しかしながら、ストレスの影響を受けやすい表面保護膜15の絶縁性が損なわれても、N型拡散領域3に近い第1層目プレート電極9,10はその影響を受けずに安定な電位が与えられ、半導体装置の耐圧が損なわれる危険性が少ないという格別な効果がある。
【0044】
次に、第5の実施形態に係る高耐圧半導体装置について、それの要部断面図を示す図6を参照しながら説明する。
【0045】
図6において、第4の実施形態(図5に図示)に対応する構成要素は、同じ符号を付与して説明を省略する。図6に示す第5の実施形態は、第4の実施形態と比べると、P型拡散領域2近傍の酸化膜4を段階的に薄くし、N型拡散領域3近傍の酸化膜4を段階的に薄くしている点で異なる。
【0046】
この構成により、第4の実施形態で得られる作用効果が同様に得られることは言うまでもないが、P型拡散領域2と第1層目プレート電極7の間の寄生容量CA1が大きくなり、P型拡散領域2近傍における単位距離当たりにポテンシャルが変化する量を第4の実施形態に比べて均一に近づけることができる。また、N型拡散領域3近傍に位置する一対のプレート電極(第1層目プレート電極10と第2層目プレート電極13)は、P型拡散領域2側で生じるようなポテンシャル変化量の均一性が良くなる効果は望めないものの、酸化膜4を段階的に薄くしたから、金属電極6の段切れを防止することができる。
【0047】
次に、第6の実施形態に係る高耐圧半導体装置について、それの要部断面図を示す図7を参照しながら説明する。
【0048】
図7において、第4の実施形態(図5に図示)に対応する構成要素は、同じ符号を付与して説明を省略する。図7に示す第6の実施形態は、第4の実施形態と比べると、P型拡散領域2近傍の酸化膜4を段階的に薄くし、N型拡散領域3近傍の酸化膜4を段階的に薄くしている点と、P型拡散領域2に接続される金属電極5を層間絶縁膜14上に延在させて、第1層目プレート電極7上の一部を覆うようにしている点で異なる。
【0049】
この構成の違いにより、P型拡散領域2に一番近い第1層目プレート電極7とP型拡散領域2の間の寄生容量CA1を大きくして、第1層目プレート電極8および第1層目プレート電極7で分圧する電位の配分をより均一に近づけることができる。従って、第4の実施形態と同様にN型拡散領域3近傍の第1層目プレート電極9,10を金属電極6で覆っているため、表面保護膜15の絶縁性が損なわれても、耐圧が損なわれる危険性を少なくできるだけでなく、P型拡散領域2寄りの第1層目プレート電極7,8で分圧する配分の均一性を改善し、第4の実施形態よりも耐圧を高くすることができる。
【0050】
次に、第7の実施形態に係る高耐圧半導体装置について、それの要部断面図を示す図8を参照しながら説明する。
【0051】
図8において、図1及び図2に対応する構成要素は、同じ符号を付与して説明を省略する。第7の実施形態において、第1の実施形態(図1,図2)と異なる点は、P型拡散領域2から2番目に近い第1層目プレート電極8直下の半導体基板1にP型不純物によるガードリング領域16を形成し、3番目に近い第1層目プレート電極9直下の半導体基板1にP型不純物によるガードリング領域17を形成した点である。
【0052】
このように構成された高耐圧半導体装置は、P型拡散領域2とN型拡散領域3の間に形成されたガードリング領域16,17によって、P型拡散領域2に対して生じる空乏層の曲率を大きくして電界集中を緩和させ、初期の逆耐圧を大幅に向上する一方、層間絶縁膜14を挟んで重なり合った第1層目プレート電極(7,8,9)と第2層目プレート電極(11,12)との間の容量結合によってP型拡散領域2とN型拡散領域3の間に印加される電圧を分圧した中間電位が、それぞれ一対の第1層目および第2層目のプレート電極(8および11、9および12)に与えられることから、半導体基板1と酸化膜4の界面において酸化膜4側を半導体基板1側より高電位にして、半導体基板1の表面にP型反転層が発生する事を防止し、初期の逆耐圧が劣化を防止することができる。そして、従来例で問題となっていた高温バイアス試験(寿命加速試験)でも、高耐圧の特性を長時間維持する良好な結果が得られた。
【0053】
なお、第1層目プレート電極とガードリング領域との位置関係は、図8に示すようにそれぞれ対応した位置に設けるのが最適である。そして、相対的な位置が外れた場合、初期耐圧が変動することは起きないが、次のような弊害が起きる。例えば、隣合った第1層目プレート電極の間はポテンシャル分布が密になり易く、その部分にガードリング領域を形成すると、初期耐圧が低下することになる。
【0054】
次に、第7の実施形態(図8に図示)の実施態様として、第8の実施形態に係る高耐圧半導体装置を、その要部断面図を示す図9を参照しながら説明する。図9において、図1〜図8までに説明した構成要素と同一のものは、同じ符号を付与して説明を省略する。図9に示す第8の実施形態は、P型拡散領域2近傍の酸化膜4を段階的に薄くすると共に、N型拡散領域3近傍の酸化膜4を段階的に薄くした点で第7の実施形態と異なる。
【0055】
次に、第7の実施形態(図8に図示)の実施態様として、第9の実施形態に係る高耐圧半導体装置を、その要部断面図を示す図10を参照しながら説明する。図10において、図1〜図8までに説明した構成要素と同一のものは、同じ符号を付与して説明を省略する。図10に示すように第9の実施形態は、P型拡散領域2に接続された金属電極5を層間絶縁膜14上を延在させて第1層目プレート電極7の一部と重なり合うようにすると共に、N型拡散領域3に接続された金属電極6を層間絶縁膜14上を延在させて第1層目プレート電極10の一部と重なり合うようにした点で第7の実施形態と異なる。
【0056】
次に、第7の実施形態(図8に図示)の実施態様として、第10の実施形態に係る高耐圧半導体装置を、その要部断面図を示す図11を参照しながら説明する。図11において、図1〜図8までに説明した構成要素と同一のものは、同じ符号を付与して説明を省略する。図11に示すように第10の実施形態は、N型拡散領域3に接続された金属電極6を層間絶縁膜14上に延在させて、N型拡散領域3寄りに配置された第1層目プレート電極9,10を覆うように構成した点で第7の実施形態と異なり、表面保護膜18が絶縁不良を起こした時の耐圧劣化を少なくしたものである。
【0057】
次に、第7の実施形態(図8に図示)の実施態様として、第11の実施形態に係る高耐圧半導体装置を、その要部断面図を示す図12を参照しながら説明する。図12において、図1〜図8までに説明した構成要素と同一のものは、同じ符号を付与して説明を省略する。図12に示すように第11の実施形態は、P型拡散領域2近傍の酸化膜4を段階的に薄くすると共に、N型拡散領域3近傍の酸化膜4を段階的に薄くした点で第10の実施形態と異なる。
【0058】
次に、第7の実施形態(図8に図示)の実施態様として、第12の実施形態に係る高耐圧半導体装置を、その要部断面図を示す図13を参照しながら説明する。図13において、図1〜図8までに説明した構成要素と同一のものは、同じ符号を付与して説明を省略する。図13に示すように第12の実施形態は、N型拡散領域3に接続された金属電極6を層間絶縁膜14上を延在させて、N型拡散領域3寄りに配置された第1層目プレート電極9,10を覆うように構成すると共に、P型拡散領域2に接続された金属電極5を層間絶縁膜14上を延在させて、P型拡散領域2寄りに配置された第1層目プレート電極7の一部を覆うように構成した点で、第7の実施形態(図8に図示)と異なる。
【0059】
【発明の効果】
以上のように本発明の高耐圧半導体装置は、層間絶縁膜を介して重なり合った第1のプレート電極と第2のプレート電極との間で容量結合が行われ、第1の拡散領域と第2の拡散領域との間に印加される電圧を分圧した中間電位がそれぞれ一対の第1,第2のプレート電極に与えられる。そのため、表面保護膜よりも上層で電位のバランスが崩れる要因が生じても、半導体基板に対して安定なポテンシャルが与えることができ、高温バイアス信頼性試験においてもPN接合の耐圧が劣化しない。
【0060】
また、別の発明の高耐圧半導体装置は、第2の拡散領域寄りに配置された第1のプレート電極を第2の電極で覆ってバイアス電位を与えるから、表面保護膜の絶縁不良が起きたとしても、第2の拡散領域寄りに配置された第1のプレート電極に安定なバイアス電位を与え、半導体基板に対して安定なポテンシャルが与えることができる。そして、高温バイアス信頼性試験においてPN接合の耐圧が劣化すること防止するだけでなく、表面保護膜の絶縁不良に起因する耐圧不良も防止できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態における高耐圧半導体装置の断面斜視図
【図2】第1の実施形態におけるポテンシャル分布を説明するための要部断面図
【図3】本発明の第2の実施形態における高耐圧半導体装置の要部断面図
【図4】本発明の第3の実施形態における高耐圧半導体装置の要部断面図
【図5】本発明の第4の実施形態における高耐圧半導体装置の要部断面図
【図6】本発明の第5の実施形態における高耐圧半導体装置の要部断面図
【図7】本発明の第6の実施形態における高耐圧半導体装置の要部断面図
【図8】本発明の第7の実施形態における高耐圧半導体装置の要部断面図
【図9】本発明の第8の実施形態における高耐圧半導体装置の要部断面図
【図10】本発明の第9の実施形態における高耐圧半導体装置の要部断面図
【図11】本発明の第10の実施形態における高耐圧半導体装置の要部断面図
【図12】本発明の第11の実施形態における高耐圧半導体装置の要部断面図
【図13】本発明の第12の実施形態における高耐圧半導体装置の要部断面図
【図14】第1の従来例である高耐圧半導体装置の要部断面図
【図15】第2の従来例である高耐圧半導体装置の要部断面図
【図16】第1の従来例のポテンシャル分布を説明するための断面図
【図17】高温バイアス試験時のポテンシャル分布を説明するための第1の従来例の断面図
【図18】第2の従来例の耐圧劣化を説明するための断面図
【符号の説明】
1 半導体基板
2 P型拡散領域(第1の拡散領域)
3 N型拡散領域(第2の拡散領域)
4 酸化膜(第1の絶縁膜)
5,6 金属電極
7〜10 第1層目プレート電極(第1のプレート電極)
11〜13 第2層目プレート電極(第2のプレート電極)
14 層間絶縁膜(第2の絶縁膜)
15 表面保護膜
16,17 ガードリング領域
18 封止用樹脂
Claims (7)
- 第1導電型の半導体基板に形成された第2導電型の第1の拡散領域と、
前記半導体基板の前記第1の拡散領域から離間した位置に形成される第1導電型の第2の拡散領域と、
前記半導体基板上に形成された酸化膜と、
前記酸化膜の所定領域に形成された開口を通じて前記第1の拡散領域との接続を行う第1の金属電極と、
前記酸化膜の所定領域に形成された開口を通じて前記第2の拡散領域との接続を行う第2の金属電極と、
前記第1,第2の拡散領域間の前記酸化膜上に離間して形成された複数の第1のプレート電極と、
前記酸化膜およびその上に形成された前記複数の第1のプレート電極を被覆する第2の絶縁膜と、
前記複数の第1のプレート電極のうち前記第1および第2の拡散領域と重なる2つの第1のプレート電極以外の第1のプレート電極に対応してその直下の半導体基板に形成された第2導電型のガードリング領域と、
前記複数の第1のプレート電極のうち1つと接続され、その接続箇所から前記第1の拡散領域側に隣り合った第1のプレート電極の上に延在され、かつ前記第1拡散領域側に隣り合った第1のプレート電極と前記第2の絶縁膜を介して容量結合されている複数の第2のプレート電極と、
前記第1,第2の金属電極、前記複数の第2のプレート電極、および前記第2の絶縁膜を被覆する表面保護膜と、
前記表面保護膜上を封止するエポキシ樹脂とを具備し、
前記第1の拡散領域と前記半導体基板とのPN接合を逆バイアスする高耐圧半導体装置。 - 第1の拡散領域を包囲するように第2の拡散領域を形成したことを特徴とする請求項1記載の高耐圧半導体装置。
- 第2の拡散領域を包囲するように第1の拡散領域を形成したことを特徴とする請求項1記載の高耐圧半導体装置。
- 第1或いは第2の拡散領域と第1のプレート電極とがオーバーラップした部分に在る酸化膜の膜厚を、第1,第2の拡散領域間の中央部分の膜厚より薄くしたことを特徴とする請求項1〜請求項3記載の高耐圧半導体装置。
- 第1の拡散領域に接続された第1の金属電極と、それと隣接する第1のプレート電極とが重なって配置されるとともに第2の絶縁膜を介して絶縁され、且つ第2の拡散領域に接続された第2の金属電極と、それと隣接する第1のプレート電極とが重なって配置されるとともに第2の絶縁膜を介して絶縁されることを特徴とする請求項1〜請求項3記載の高耐圧半導体装置。
- 第1導電型の半導体基板に形成された第2導電型の第1の拡散領域と、
前記半導体基板の前記第1の拡散領域から離間した位置に形成される第1導電型の第2の拡散領域と、
前記半導体基板上に形成された酸化膜と、
前記酸化膜の所定領域に形成された開口を通じて前記第1の拡散領域との接続を行う第1の金属電極と、
前記酸化膜の所定領域に形成された開口を通じて前記第2の拡散領域との接続を行う第2の金属電極と、
前記第1,第2の拡散領域間の前記酸化膜上に離間して形成された複数の第1のプレート電極と、
前記酸化膜およびその上に形成された前記複数の第1のプレート電極を被覆する第2の絶縁膜と、
前記複数の第1のプレート電極のうち1つと接続され、その接続箇所から前記第1の拡散領域側に隣り合った第1のプレート電極の上に延在され、かつ前記第1拡散領域側に隣り合った第1のプレート電極と前記第2の絶縁膜を介して容量結合されている少なくとも一つの第2のプレート電極と、
前記第1,第2の金属電極、前記複数の第2のプレート電極、および前記第2の絶縁膜を被覆する表面保護膜と、
前記表面保護膜上を封止するエポキシ樹脂とを具備し、
前記複数の第1のプレート電極のうちの第2の拡散領域側に配置され且つ前記第2のプレート電極に接続されていない複数の第1のプレート電極を覆うように、前記第2の金属電極を前記第2の絶縁膜上に延在させるとともに、前記第1の拡散領域と前記半導体基板とのPN接合を逆バイアスすることを特徴とする高耐圧半導体装置。 - 第1,第2の拡散領域間に配置された複数の第1のプレート電極のうち前記第1および第2の拡散領域と重なる2つの第1のプレート電極以外の第1のプレート電極に対応してその直下の半導体基板に第2導電型のガードリング領域を形成したことを特徴とする請求項6に記載の高耐圧半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4122899A JP3796998B2 (ja) | 1999-02-19 | 1999-02-19 | 高耐圧半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4122899A JP3796998B2 (ja) | 1999-02-19 | 1999-02-19 | 高耐圧半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000243978A JP2000243978A (ja) | 2000-09-08 |
JP3796998B2 true JP3796998B2 (ja) | 2006-07-12 |
Family
ID=12602562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4122899A Expired - Fee Related JP3796998B2 (ja) | 1999-02-19 | 1999-02-19 | 高耐圧半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3796998B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100535062B1 (ko) * | 2001-06-04 | 2005-12-07 | 마츠시타 덴끼 산교 가부시키가이샤 | 고내압 반도체장치 |
JP2003017504A (ja) * | 2001-07-03 | 2003-01-17 | Denso Corp | 半導体装置及びその保護膜の膜厚決定方法 |
US7679111B2 (en) * | 2005-09-16 | 2010-03-16 | International Rectifier Corporation | Termination structure for a power semiconductor device |
JP4935192B2 (ja) | 2006-05-31 | 2012-05-23 | 三菱電機株式会社 | 半導体装置 |
JP2009141062A (ja) * | 2007-12-05 | 2009-06-25 | Panasonic Corp | 半導体装置及びその製造方法 |
JP5565309B2 (ja) | 2010-12-29 | 2014-08-06 | 三菱電機株式会社 | 半導体装置 |
WO2019202760A1 (ja) | 2018-04-16 | 2019-10-24 | パナソニックIpマネジメント株式会社 | 半導体装置 |
DE112022001956T5 (de) * | 2021-12-23 | 2024-01-11 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
-
1999
- 1999-02-19 JP JP4122899A patent/JP3796998B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000243978A (ja) | 2000-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7391093B2 (en) | Semiconductor device with a guard-ring structure and a field plate formed of polycrystalline silicon film embedded in an insulating film | |
US6750506B2 (en) | High-voltage semiconductor device | |
US6888206B2 (en) | Power semiconductor device and method of manufacturing the same | |
EP2243163B1 (en) | Igbt and method of producing the same | |
JP2812093B2 (ja) | プレーナ接合を有する半導体装置 | |
JP5154000B2 (ja) | 半導体装置 | |
US6617652B2 (en) | High breakdown voltage semiconductor device | |
JP3425131B2 (ja) | 高耐圧半導体装置 | |
JP3796998B2 (ja) | 高耐圧半導体装置 | |
JPH09237799A (ja) | 誘電体分離型半導体装置 | |
US10256232B2 (en) | Semiconductor device including a switching element and a sense diode | |
US20210265497A1 (en) | Gate contact structure for semiconductor device | |
JP7243845B2 (ja) | 半導体装置 | |
US8441125B2 (en) | Semiconductor device | |
JP2996722B2 (ja) | 一体型esd保護を備えたnmos素子 | |
JP3749191B2 (ja) | 高耐圧半導体装置 | |
JP3674429B2 (ja) | 高耐圧半導体装置 | |
JP4795613B2 (ja) | 半導体装置 | |
JP4029549B2 (ja) | 半導体装置 | |
CN111785693B (zh) | 半导体装置和电子设备 | |
US12080789B2 (en) | Semiconductor die and method of manufacturing the same | |
JP7180842B2 (ja) | 半導体装置 | |
US20240006357A1 (en) | Semiconductor device | |
WO2021205884A1 (ja) | 半導体装置 | |
JP2782758B2 (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040521 |
|
A131 | Notification of reasons for refusal |
Effective date: 20041207 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20050207 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Effective date: 20050329 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050509 |
|
RD01 | Notification of change of attorney |
Effective date: 20050629 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060410 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100428 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |