JPH09237799A - 誘電体分離型半導体装置 - Google Patents

誘電体分離型半導体装置

Info

Publication number
JPH09237799A
JPH09237799A JP8043174A JP4317496A JPH09237799A JP H09237799 A JPH09237799 A JP H09237799A JP 8043174 A JP8043174 A JP 8043174A JP 4317496 A JP4317496 A JP 4317496A JP H09237799 A JPH09237799 A JP H09237799A
Authority
JP
Japan
Prior art keywords
chip
dielectric isolation
semiconductor device
type semiconductor
photodiode array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8043174A
Other languages
English (en)
Other versions
JP3369391B2 (ja
Inventor
Toshimitsu Kato
俊光 加藤
Yoshiaki Aizawa
吉昭 相沢
Senya Okumura
仙也 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP04317496A priority Critical patent/JP3369391B2/ja
Priority to US08/808,647 priority patent/US5963785A/en
Publication of JPH09237799A publication Critical patent/JPH09237799A/ja
Application granted granted Critical
Publication of JP3369391B2 publication Critical patent/JP3369391B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Electronic Switches (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【課題】 この発明は、ボンディングワイヤーのアンダ
ーループによる特性変動が少なく、さらに、低コストか
つ高信頼性である誘電体分離型半導体装置を提供するこ
とを課題とする。 【解決手段】 この発明は、電位の異なる２本以上のボ
ンディングワイヤーが接続された誘電体分離構造を有す
る半導体チップから構成される誘電体分離型半導体装置
において、前記半導体チップの周辺部を高抵抗化するこ
とにより、前記２本以上のボンディングワイヤーが前記
半導体チップの周辺部のエッジに接触し短絡した場合で
あっても、前記２本以上のボンディングワイヤーの間に
は寄生抵抗は発生せず、これにより、前記半導体チップ
の特性変動を抑えることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、誘電体分離構造を
有する半導体チップに２本以上のボンディングワイヤー
が接続された誘電体分離型半導体装置に関し、特に、ボ
ンディングワイヤーのアンダーループによる特性変動が
少なく、さらに、低コストかつ高信頼性である誘電体分
離型半導体装置に関する。
【０００２】
【従来の技術】半導体製造工程における素子間分離工程
とは、素子（例えば、ダイオードやトランジスタ）を作
る領域を定め、隣り合う素子と素子とを電気的に絶縁分
離する工程であり、この素子分離構造の一つとして誘電
体分離構造が挙げられる。かかる誘電体分離構造は、酸
化膜等の誘電体により素子と素子とを分離する構造であ
り、例えば、以下に述べる光半導体スイッチにおけるフ
ォトダイオードの素子間分離に用いられている。
【０００３】図３は、一般的な光半導体スイッチの一例
を示す回路図であり、発光ダイオード（Light Emitting
Diode、以下、単に「ＬＥＤ」と記す。）１と、ＬＥＤ
１と光結合されたフォトダイオードアレイ３と、フォト
ダイオードアレイ３と並列的に接続されたインピーダン
ス成分５と、フォトダイオードアレイ３のアノードａに
ゲートＧが、カソードｂにソースＳが接続されたＭＯＳ
電解効果型トランジスタ（Metal Oxide Semiconductor
Field Effect Transistor 、以下、単に「ＭＯＳＦＥ
Ｔ」と記す。）７とから構成されている。
【０００４】上記構成を有する光半導体スイッチは、Ｌ
ＥＤ１を点灯（オン）させることにより、フォトダイオ
ードアレイ３の両端に光起電力を発生させ、この光起電
力をＭＯＳＦＥＴ７のゲートＧ−ソースＳ間に印加し、
ＭＯＳＦＥＴ７を導通状態（オン状態）とし、逆に、Ｌ
ＥＤ１を消灯（オフ）させることにより、フォトダイオ
ードアレイ３による光起電力の発生を停止し、ＭＯＳＦ
ＥＴ７のゲートＧ−ソースＳ間の静電容量に蓄積された
電荷をインピーダンス成分５を通して放電して、ＭＯＳ
ＦＥＴ７を非導通状態（オフ状態）とすることでスイッ
チング動作を達成するものである。
【０００５】このような光半導体スイッチを実際に半導
体チップで構成する場合には、例えば、図４に示すよう
な半導体チップの構成により実現することができる。図
４は、図３に示す光半導体スイッチが半導体チップで構
成された一例を示す図である。
【０００６】図４において、誘電体分離構造を有するフ
ォトダイオードアレイチップ９上には複数個のフォトダ
イオードを直列接続したフォトダイオードアレイ３とイ
ンピーダンス成分５（図示省略）とが、ＭＯＳＦＥＴチ
ップ１１上にはＭＯＳＦＥＴ７がそれぞれ形成されてい
る。
【０００７】また、フォトダイオードアレイチップ９、
ＭＯＳＦＥＴチップ１１それぞれのチップ上には、各チ
ップと外部引き出し線であるボンディングワイヤーとを
接続するための電極であるボンディングパッドが形成さ
れており、具体的には、フォトダイオードアレイチップ
９には、フォトダイオードアレイ３のアノードａが接続
されているアノードパッド１３と、カソードｂが接続さ
れているカソードパッド１５が、ＭＯＳＦＥＴチップ１
１には、ＭＯＳＦＥＴ７のゲートＧが接続されているゲ
ートパッド１７と、ソースＳが接続されているソースパ
ッド１９と、図示はしないが、ＭＯＳＦＥＴ７のドレイ
ンが接続されているドレインパッドがそれぞれ形成され
ている。
【０００８】さらに、フォトダイオードアレイチップ９
とＭＯＳＦＥＴチップ１１とを電気的に接続するため
に、ボンディングワイヤー２１によりフォトダイオード
アレイチップ９上のアノードパッド１３とＭＯＳＦＥＴ
チップ１１上のゲートパッド１７とが、ボンディングワ
イヤー２３によりカソードパッド１５とソースパッド１
９とがそれぞれ接続されている。
【０００９】図５は、図４に示すフォトダイオードアレ
イチップ９の概略構成を示す斜視図である。図５に示す
ように、フォトダイオードアレイチップ９は、フォトダ
イオードアレイ３を構成するフォトダイオードが形成さ
れる活性領域である複数のＳｉ島２５を、誘電体である
分離酸化膜４９により分離する、上記誘電体分離構造を
有している。さらに、各Ｓｉ島２５間の溝には、ポリシ
リコン（シート抵抗：１ＭΩ／□以上）２７が埋め込ま
れ、チップの平坦化が行われている。
【００１０】また、通常、半導体チップは、１枚のウエ
ハに同一に回路等を複数作成し、それら一つ一つをダイ
シングラインに沿って切断分割することにより作成され
るものであり、フォトダイオードアレイチップ９におい
ては、ダイシングライン２９に沿って切断されたもので
ある。
【００１１】このように、図３に示す光半導体スイッチ
は上述した半導体チップの構成により実現することがで
きる。
【００１２】
【発明が解決しようとする課題】しかしながら、従来の
光半導体スイッチでは、次のような問題があった。
【００１３】図６は、図４に示すフォトダイオードアレ
イチップ９の断面図であるが、組み立て工程のばらつき
や温度サイクル試験の信頼性試験等により、図６に示す
ように、ボンディングワイヤー２１、２３が共にアンダ
ーループを起こす場合がある。この時、チップ周辺部の
エッジ（図中Ａ及びＢで示す箇所）に共に接触した場合
には、ボンディングワイヤー２１と２３の電位が異なっ
ていることから、ポリシリコン２７によりフォトダイオ
ード３のアノードパッド１３とカソードパッド１５との
間に寄生抵抗が発生してしまうのである。
【００１４】上記問題をさらに詳しく説明する。
【００１５】通常、半導体製造においては、各種絶縁膜
（例えば、酸化膜）の堆積が複数回行われるが、ダイシ
ング工程時に図５に示すダイシングライン２９となるべ
き部分に堆積された上記絶縁膜等は、各拡散工程前のエ
ッチング工程において除去される。これは、ダイシング
工程時にダイシングライン２９上に絶縁膜等が残ってい
るとダイシングの効率が悪い等の理由から行われるもの
である。ところが、この除去により、各拡散工程時に
は、ダイシングライン２９となるべき部分にもイオン注
入されることとなり、結果として、図６に示すように、
１ｋΩ／□〜１００ｋΩ／□程度のシート抵抗を持つ低
抵抗層３１が形成されてしまうことになる。
【００１６】このように、本来１ＭΩ／□以上のシート
抵抗を持つポリシリコン２７が、チップ周辺では数ｋΩ
／□〜数十ｋΩ／□程度の低抵抗層３１となっている場
合に、ボンディングワイヤー２１、２３がチップ周辺部
のエッジにそれぞれが接触すると、低抵抗層３１により
フォトダイオード３のアノードパッド１３とカソードパ
ッド１５との間に、図７に示すように、寄生抵抗５ａが
発生するのである。かかる寄生抵抗５ａの存在は、光半
導体スイッチのスイッチング特性及びＬＥＤ入力電流を
大幅に低下させてしまうのである。
【００１７】上記問題を図７を参照して具体的に説明す
ると、例えば、インピーダンス成分５を数ＭΩで設計し
た場合には、この光半導体スイッチのスイッチングスピ
ードは数百μｓ、ＬＥＤ１のＩFT（入力電流）は１ｍＡ
程度となるが、寄生抵抗３３が発生すると、フォトダイ
オードアレイ３のアノードａ−カソードｂ間のインピー
ダンス成分の合計は数十ｋΩまで低下してしまい、ＩFT
は１０ｍＡ程度までアップし、規定の入力電流ではこの
光半導体スイッチは動作しなくなってしまうのである。
【００１８】ここで、上述したボンディングワイヤーの
アンダーループの発生は、ボンディングの２次側におい
て発生する可能性が高いので、図４に示すフォトダイオ
ードアレイチップ９のアノードパッド１３及びカソード
パッド１５が２次側で接続され、そのボンディングがウ
ェッジ型又はステッチ型である場合に、特に、問題とな
る。
【００１９】上記問題を解決する方法として、ボンディ
ングワイヤーの表面に絶縁被覆膜を形成する方法が考え
られるが、上記絶縁被覆膜の材料がボンディング強度の
劣化やコストの上昇を招くという問題があった。
【００２０】本発明は上記事情に鑑みて成されたもので
あり、その目的は、ボンディングワイヤーのアンダール
ープによる特性変動が少なく、さらに、低コストかつ高
信頼性である誘電体分離型半導体装置を提供することに
ある。
【００２１】
【課題を解決するための手段】上記の目的を達成するた
めに請求項１記載の発明は、電位の異なる２本以上のボ
ンディングワイヤーが接続された誘電体分離構造を有す
る半導体チップから構成される誘電体分離型半導体装置
において、前記半導体チップの周辺部が高抵抗化されて
いることを特徴とする。
【００２２】請求項２記載の発明は、各種の素子が形成
される活性領域を酸化膜などの誘電体で電気的に分離す
る誘電体分離構造を有する半導体チップから構成される
誘電体分離型半導体装置であって、電位の異なる２本以
上のボンディングワイヤーが接続された誘電体分離型半
導体装置において、前記活性領域間の溝にはポリシリコ
ンが埋め込まれ、さらに、前記半導体チップの周辺部の
前記ポリシリコンはアンドープドポリシリコンであるこ
とを特徴とする。
【００２３】請求項３記載の発明は、請求項２記載の誘
電体分離型半導体装置において、前記半導体チップの周
辺部のシート抵抗は１ＭΩ／□以上であることを特徴と
する。
【００２４】請求項４記載の発明は、請求項２記載の誘
電体分離型半導体装置において、前記半導体チップのボ
ンディングパッドには前記ボンディングワイヤーの２次
側がボンディングされ、そのボンディングがウェッジ型
またはステッチ型であることを特徴とする。
【００２５】上記構成によれば、前記半導体チップに接
続された電位の異なる２本以上のボンディングワイヤー
が共にアンダーループを起こしてチップ周辺部のエッジ
に接触し、前記２本以上のボンディングワイヤーが短絡
した場合であっても、前記半導体チップの周辺部が高抵
抗化されているので、前記ボンディングワイヤー間に寄
生抵抗が発生することはなく、従って、従来では問題と
なったチップの特性変動を抑えることができる。
【００２６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。
【００２７】図１は、本発明の実施の形態に係る光半導
体スイッチにおけるフォトダイオードアレイチップの断
面図である。なお、図６と同一の部分には同一の符号が
付してある。
【００２８】図１において、このフォトダイオードアレ
イチップは、誘電体分離構造を有する半導体チップであ
り、支持基板３３の一主面上に形成された酸化膜３５上
に活性領域である複数のＳｉ島２５（２５ａ、２５ｂ）
が形成され、さらに、各Ｓｉ島２５は誘電体である分離
酸化膜４９により互いに電気的に分離されている。ま
た、各Ｓｉ島２５間の溝には、ポリシリコン２７（シー
ト抵抗：１ＭΩ／□）が埋め込まれ、チップ表面の平坦
化を行っている。なお、ポリシリコン２７は互いに電気
的に接続されている。
【００２９】各Ｓｉ島２５内には、各拡散工程によりｐ
型拡散層３７とｎ型拡散層３９が作られ、これらにより
フォトダイオード４１が各Ｓｉ島２５内部に形成されて
いる。さらに、各Ｓｉ島２５内に形成された複数のフォ
トダイオード４１は、直列接続され、例えば、図１にお
いては、フォトダイオード２５ａのアノードであるｐ型
拡散層３７とフォトダイオード２５ｂのカソードである
ｎ型拡散層３９（オーミック接触を得るためにｎ+ 型拡
散層３９ａが設けられている。）とが層間膜４３に設け
られたコンタクトホールを介して金属配線４５により接
続されている。
【００３０】このようにフォトダイオードが複数個直列
接続されることによりフォトダイオードアレイが構成さ
れ、アレイの両端に位置するフォトダイオードのアノー
ド若しくはカソードが、フォトダイオードアレイのアノ
ード若しくはカソードとなり、図４に示すアノードパッ
ド１３若しくはカソードパッド１５に接続されている。
例えば、図１においては、フォトダイオード２５ａのカ
ソードであるｎ型拡散層３９がカソードパッド１５に、
フォトダイオード２５ｂのアノードであるｐ型拡散層３
７がアノードパッド１３にそれぞれ接続されている。
【００３１】なお、このフォトダイオードアレイチップ
の表面には、温度等の外気によるフォトダイオードの特
性劣化を防ぐための表面保護膜であるパッシベーション
膜４７が付けられているが、アノードパッド１３、カソ
ードパッド１５及びチップ周辺部の上は、パッシベーシ
ョン膜４７は除去されている。アノードパッド１３、カ
ソードパッド１５の上が除去されているのはボンディン
グワイヤーと各パッドを接続するため、チップ周辺部の
上が除去されているのは、従来技術で説明したように、
ダイシング工程の効率をアップするためである。
【００３２】この実施の形態に係るフォトダイオードア
レイチップの特徴は、まさに、図１から明らかなよう
に、図６に示す従来のフォトダイオードアレイチップで
は意図することなく形成されてしまっていた低抵抗層３
１が、形成されていないということなのである。
【００３３】このフォトダイオードアレイチップの構造
の実現方法は、いろいろな方法を提案することができ
る。その一つの方法として、例えばｐ型拡散層３７やｎ
型拡散層３９を形成する拡散工程において注入される不
純物がポリシリコン２７に打込まれないように、フォト
レジスト等によりマスキングを施す方法がある。この方
法によれば、ダイシング後にチップ周辺部となるポリシ
リコン２７に不純物が注入されてしまうのを防ぎ、低抵
抗層３１の発生を防止することができるのである。な
お、この方法は、上述したように、単なる一例にすぎ
ず、本発明は本実施の形態に限定されるものではない。
【００３４】このような構造を有するフォトダイオード
アレイチップにおいては、アノードパッド１３にボンデ
ィングワイヤー２１を、カソードパッド１５にボンディ
ングワイヤー２３を接続し、ボンディングワイヤー２１
及びボンディングワイヤー２３が共にアンダーループを
起こし、ボンディングワイヤー２１及びボンディングワ
イヤー２３が共にチップ周辺部のエッジに接触した場合
であっても、図６に示す従来のフォトダイオードアレイ
チップのように低抵抗層３１が形成されていないので、
図７に示す寄生抵抗５ａは発生せず、従って、従来では
問題となったチップの特性変動を無くすことができるの
である。
【００３５】なお、本発明は、上述したボンディングワ
イヤーのアンダーループの発生は、ボンディングの２次
側において発生する可能性が高いので、図１に示すフォ
トダイオードアレイチップのアノードパッド１３及びカ
ソードパッド１５が２次側で接続され、そのボンディン
グがウェッジ型又はステッチ型である場合に、特に、顕
著な効果を発揮するものである。
【００３６】また、本実施の形態では、誘電体分離構造
を有する半導体チップとして、フォトダイオードが複数
個直列接続されたフォトダイオードアレイが形成された
ものについて説明したが、本発明はこれに限定されるも
のではなく、例えば、図２に示すように、フォトダイオ
ード４１とＭＯＳＦＥＴ７が１チップ化された半導体チ
ップにおいても、同様な効果を発揮する。
【００３７】さらに、本発明は、素子としてフォトダイ
オードやＭＯＳＦＥＴに限定されるものではなく、例え
ば、フォトダイオードをドライバーＩＣ、ＭＯＳＦＥＴ
をパワートランジスターやＩＧＢＴ（Insulated Gate B
ipolar Transistor ）に置き換えたものでも同様な効果
を発揮し、また、ボンディングワイヤーが２本に限定さ
れるわけでもなく、異なる電位を有していれば、２本以
上の場合においても同様である。
【００３８】
【発明の効果】以上説明したように本発明によれば、２
本以上のボンディングワイヤーが接続された誘電体分離
型半導体装置において、チップ周辺部を高インピーダン
ス化することにより、ボンディングワイヤーにアンダー
ループが発生し、共に、チップ周辺部のエッジに接触し
た場合であっても、従来のようなチップの電気特性の変
動を起こさない、高信頼性かつ低コストの誘電体分離型
半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る光半導体スイッチに
おけるフォトダイオードアレイチップの断面図である。
【図２】本発明の実施の形態に係る他の半導体チップの
斜視図である。
【図３】一般的な光半導体スイッチの一例を示す回路図
である。
【図４】図３に示す光半導体スイッチを実際に半導体チ
ップで構成した場合の構成図である。
【図５】図４に示すフォトダイオードアレイチップの概
略構成を示す斜視図である。
【図６】図４に示すフォトダイオードアレイチップの断
面図である。
【図７】従来の問題点を説明するための図である。
【符号の説明】
１ 発光ダイオード（ＬＥＤ） ３ フォトダイオードアレイ ５ インピーダンス成分 ７ ＭＯＳ電解効果型トランジスタ（ＭＯＳＦＥＴ） ９ フォトダイオードアレイチップ １１ ＭＯＳＦＥＴチップ １３ アノードパッド １５ カソードパッド １７ ゲートパッド １９ ソースパッド ２１、２３ ボンディングワイヤー ２５ Ｓｉ島 ２７ ポリシリコン ２９ ダイシングライン ３１ 低抵抗層 ３３ 支持基板 ３５ 酸化膜 ３７ ｐ型拡散層 ３９ ｎ型拡散層 ４１ フォトダイオード ４３ 層間膜 ４５ 金属配線 ４７ パッシベーション膜 ４９ 分離酸化膜

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 電位の異なる２本以上のボンディングワ
    イヤーが接続された誘電体分離構造を有する半導体チッ
    プから構成される誘電体分離型半導体装置において、 前記半導体チップの周辺部が高抵抗化されていることを
    特徴とする誘電体分離型半導体装置。
  2. 【請求項２】 各種の素子が形成される活性領域を酸化
    膜などの誘電体で電気的に分離する誘電体分離構造を有
    する半導体チップから構成される誘電体分離型半導体装
    置であって、電位の異なる２本以上のボンディングワイ
    ヤーが接続された誘電体分離型半導体装置において、 前記活性領域間の溝にはポリシリコンが埋め込まれ、さ
    らに、前記半導体チップの周辺部の前記ポリシリコンは
    アンドープドポリシリコンであることを特徴とする誘電
    体分離型半導体装置。
  3. 【請求項３】 前記半導体チップの周辺部のシート抵抗
    は１ＭΩ／□以上であることを特徴とする請求項２記載
    の誘電体分離型半導体装置。
  4. 【請求項４】 前記半導体チップのボンディングパッド
    には前記ボンディングワイヤーの２次側がボンディング
    され、そのボンディングがウェッジ型またはステッチ型
    であることを特徴とする請求項２記載の誘電体分離型半
    導体装置。
JP04317496A 1996-02-29 1996-02-29 誘電体分離型半導体装置 Expired - Fee Related JP3369391B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP04317496A JP3369391B2 (ja) 1996-02-29 1996-02-29 誘電体分離型半導体装置
US08/808,647 US5963785A (en) 1996-02-29 1997-02-28 Dielectrically-isolated integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04317496A JP3369391B2 (ja) 1996-02-29 1996-02-29 誘電体分離型半導体装置

Publications (2)

Publication Number Publication Date
JPH09237799A true JPH09237799A (ja) 1997-09-09
JP3369391B2 JP3369391B2 (ja) 2003-01-20

Family

ID=12656530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04317496A Expired - Fee Related JP3369391B2 (ja) 1996-02-29 1996-02-29 誘電体分離型半導体装置

Country Status (2)

Country Link
US (1) US5963785A (ja)
JP (1) JP3369391B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124806A (ja) * 2010-12-10 2012-06-28 Panasonic Corp 半導体リレー
JP2012124807A (ja) * 2010-12-10 2012-06-28 Panasonic Corp 半導体リレー

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303967B1 (en) * 1998-02-05 2001-10-16 Integration Associates, Inc. Process for producing an isolated planar high speed pin photodiode
US6458619B1 (en) * 1998-02-05 2002-10-01 Integration Associates, Inc. Process for producing an isolated planar high speed pin photodiode with improved capacitance
US6548878B1 (en) 1998-02-05 2003-04-15 Integration Associates, Inc. Method for producing a thin distributed photodiode structure
US6753586B1 (en) 1998-03-09 2004-06-22 Integration Associates Inc. Distributed photodiode structure having majority dopant gradient and method for making same
FR2803099B1 (fr) * 1999-12-22 2002-08-16 St Microelectronics Sa Dispositif de protection d'une structure soi
TWI228245B (en) * 2003-10-17 2005-02-21 Au Optronics Corp System for integrating a circuit on an isolation layer and method thereof
DE102004037153B4 (de) * 2004-07-30 2011-09-15 Infineon Technologies Ag Verfahren zum Herstellen eines Leistungshalbleiterbauteils
EP1670066A1 (fr) * 2004-12-08 2006-06-14 St Microelectronics S.A. Procédé de fabrication d'un circuit intégré comprenant un miroir enterré et ce circuit
US7576404B2 (en) * 2005-12-16 2009-08-18 Icemos Technology Ltd. Backlit photodiode and method of manufacturing a backlit photodiode
US7521287B2 (en) * 2006-11-20 2009-04-21 International Business Machines Corporation Wire and solder bond forming methods
US20110050121A1 (en) * 2008-01-14 2011-03-03 Youngjune Park Light emitting device using diode structure controlled by double gate, and semiconductor apparatus including the same
TW201131803A (en) * 2010-03-01 2011-09-16 Lextar Electronics Corp Semiconductor wafer
US9678115B2 (en) * 2014-05-13 2017-06-13 General Electric Company Contactless voltage sensing devices
JP6402091B2 (ja) * 2015-12-17 2018-10-10 株式会社東芝 光結合装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4364078A (en) * 1978-08-15 1982-12-14 Synertek Edge barrier of polysilicon and metal for integrated circuit chips
US5543365A (en) * 1994-12-02 1996-08-06 Texas Instruments Incorporated Wafer scribe technique using laser by forming polysilicon

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124806A (ja) * 2010-12-10 2012-06-28 Panasonic Corp 半導体リレー
JP2012124807A (ja) * 2010-12-10 2012-06-28 Panasonic Corp 半導体リレー

Also Published As

Publication number Publication date
US5963785A (en) 1999-10-05
JP3369391B2 (ja) 2003-01-20

Similar Documents

Publication Publication Date Title
US5915179A (en) Semiconductor device and method of manufacturing the same
JP3369391B2 (ja) 誘電体分離型半導体装置
KR900003069B1 (ko) 고체 릴레이 및 이를 제조하는 방법
US7391093B2 (en) Semiconductor device with a guard-ring structure and a field plate formed of polycrystalline silicon film embedded in an insulating film
US4803541A (en) Semiconductor device
JPH07183302A (ja) 金属層の形成及びボンディング方法
KR20050085826A (ko) 테스트 가능한 정전기 방전 보호 회로
US4806999A (en) Area efficient input protection
EP0385450B1 (en) Semiconductor device with MIS capacitor
US5726472A (en) Semiconductor device
JP3432708B2 (ja) 半導体装置と半導体モジュール
JP3714954B2 (ja) 高電圧ブレークオーバダイオード
US5635734A (en) Insulated gate type semiconductor device in which the reliability and characteristics thereof are not deteriorated due to pressing action and power inverter using the same
US20160099374A1 (en) Semiconductor device
TW202322341A (zh) 具有增強底板的整合隔離電容器
JP3792931B2 (ja) 半導体装置およびそのテスト方法
JPH06177242A (ja) 半導体集積回路装置
US6809393B1 (en) Level shifter
EP0198468A2 (en) Protective device for integrated circuit
JP3763683B2 (ja) 半導体装置
JP3217552B2 (ja) 横型高耐圧半導体素子
JP7180842B2 (ja) 半導体装置
KR100216736B1 (ko) 캐소드 공통 및 애노드 공통 병렬 다이오드 및 다이오드 모듈 제조방법
JPH0629466A (ja) 半導体集積回路
KR100216734B1 (ko) 애노드 공통 병렬 사이리스터 및 사이리스터 모듈 제조방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071115

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081115

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091115

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101115

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101115

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111115

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121115

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131115

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees