JP2006186354A - ジェナーダイオード、その製造方法及びパッケージング方法 - Google Patents
ジェナーダイオード、その製造方法及びパッケージング方法 Download PDFInfo
- Publication number
- JP2006186354A JP2006186354A JP2005357036A JP2005357036A JP2006186354A JP 2006186354 A JP2006186354 A JP 2006186354A JP 2005357036 A JP2005357036 A JP 2005357036A JP 2005357036 A JP2005357036 A JP 2005357036A JP 2006186354 A JP2006186354 A JP 2006186354A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- polarity
- diffusion
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 148
- 239000000758 substrate Substances 0.000 claims abstract description 124
- 238000005530 etching Methods 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 170
- 239000004065 semiconductor Substances 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 9
- 230000002441 reversible effect Effects 0.000 description 9
- 230000002457 bidirectional effect Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Abstract
【課題】ジェナーダイオード、その製造方法及びパッケージング方法を提供する。
【解決手段】第１極性を有する基板の上下部に絶縁膜とマスク層を順次に形成する段階と、前記基板の上部に存するマスク層と絶縁膜それぞれの一部を順次に食刻して、前記基板が露出される一つの開口を形成する段階と、前記基板に第１極性と反対の第２極性を有する不純物を注入し拡散工程を行なって前記一対の開口に露出された基板領域に第２極性を有する拡散層を形成する段階と、前記基板の上部に存するマスク層を除去して前記絶縁膜を露出させ、相互離隔された拡散層を前記絶縁膜の開口に露出させる段階と、前記露出された拡散層とそれぞれ電気的に連結される一対の電極ラインを形成する段階とを含む。
【選択図】図４ａ
【解決手段】第１極性を有する基板の上下部に絶縁膜とマスク層を順次に形成する段階と、前記基板の上部に存するマスク層と絶縁膜それぞれの一部を順次に食刻して、前記基板が露出される一つの開口を形成する段階と、前記基板に第１極性と反対の第２極性を有する不純物を注入し拡散工程を行なって前記一対の開口に露出された基板領域に第２極性を有する拡散層を形成する段階と、前記基板の上部に存するマスク層を除去して前記絶縁膜を露出させ、相互離隔された拡散層を前記絶縁膜の開口に露出させる段階と、前記露出された拡散層とそれぞれ電気的に連結される一対の電極ラインを形成する段階とを含む。
【選択図】図４ａ
Description
本発明はジェナーダイオード、その製造方法及びパッケージング方法に関する。
一般に、半導体素子のうち耐電圧特性に弱い素子は測定やパッケージング工程を行なう時発生する静電気やサージ電圧で素子の寿命が尽きる問題点を抱えるので、この耐電圧特性に弱い素子を保護するための素子としてジェナーダイオードを使う。
このようなジェナーダイオードは逆方向降伏電圧(Breakdown voltage)を用いる素子であって、ＰＮジェナーダイオードの逆方向降伏電圧は低い臨界電圧から発生するジェナー降伏電圧と高い臨界電圧で発生するアバランチ(avalanche)降伏電圧がある。
このうち、ジェナー降伏電圧は半導体膜に高濃度の不純物を添加すれば、狭幅の電荷空乏層が形成され低い電圧でも高い電気場を形成するようになる。
すなわち、高濃度の不純物を添加すれば逆方向にバイアスされた場合低い電圧でもエネルギー帯域がずれて、Ｐ型半導体層の価電子帯域のエネルギー帯域がＮ型半導体層の導電帯層より高いエネルギー準位を形成するようになる。
この際、電荷空乏層の幅が狭ければＰ型の価電子帯域にいっぱいになった電子はＮ型の導電帯域に量子逆学的なトンネリング現象が発生して、ダイオード素子の抵抗値が極めて低く大きい電流が流れるようになる。
このような原理を用いてジェナー降伏が発生するように製造された素子をジェナーダイオードと称し、ダイオードに印加される逆方向電圧がジェナー降伏電圧に至ると突然逆方向電流が大きく増加するが、端子電圧はほぼ不変なので定電圧素子として使用するようになる。
一方、耐電圧特性に脆弱な素子の一例として発光ダイオードに逆方向のサージ電圧が発生するようになると、過渡な電荷が半導体層に流れ込んで発光素子を破壊するようになる。このような問題点は絶縁性基板の上部に素子を製造する場合問題がさらに深刻になるが、サージ電圧が発生する場合数千ボルトまで上がる場合もあるので、素子の耐電圧(許容電圧)が小さい場合保護素子を別に装着すべきである。
このような耐電圧特性に弱い素子に使用されるジェナーダイオードは、ＰＮジェナーダイオード(逆方向でだけジェナー降伏発生)の形態で使用したり、二つのジェナーダイオードを同じ極性同士に直列で連結(ＰＮＰまたはＮＰＮ)して順方向と逆方向の両領域でジェナー降伏を発生させる両方向スレショルド電圧特性を有するジェナーダイオードを用いることができる。
両方向スレショルド電圧特性を有するジェナーダイオードを発光ダイオードのような素子に連結する場合はジェナーダイオードの二つの端子の極性が同じなので耐電圧を向上させようとする素子と並列に極性を問わず連結することができる。
従って、ジェナーダイオードが連結された耐電圧特性に脆弱な素子にサージ電圧が発生するようになると、過電流が静電気に脆弱な素子側に流れずジェナー電圧近傍でジェナー降伏が発生して抵抗値が小さくなったジェナーダイオード側に過電流がバイパスするようになって素子を保護する。
図１ａないし図１ｅは従来の技術に係るジェナーダイオードの製造工程を説明する断面図である。まずＮ型半導体基板１０の上下部に上部及び下部マスク層１１、１２を形成し、前記上部マスク層１１を選択的に食刻して相互離隔され、前記Ｎ型半導体基板１０が露出される一対の開口１１ａ、１１ｂを形成する(図１ａ)。
その後、図１ｂに示したように、前記基板１０の上部と下部にＰ型不純物を注入し拡散工程を行なうと、前記上部マスク層１１の開口１１ａ、１１ｂに露出されたＮ型半導体基板１０領域にＰ型拡散層１０ａ、１０ｂが形成される。
そして、前記拡散工程によって前記上部及び下部マスク層１１、１２には変成された膜１１ａ、１２ａが形成され、前記拡散層１０ａ、１０ｂの表面には絶縁層１０ａＡ、１０ｂＢが形成される。
例えば、前記拡散工程のためのソースがボロン(Ｂ)の場合、前記絶縁層１０ａＡ、１０ｂＢにボロンガラス膜が形成される。
引き続き、前記マスク層１１、１２、変成された膜１１ａ、１２ａと絶縁層１０ａＡ、１０ｂＢを除去する(図１ｃ)。
その後、前記拡散層１０ａ、１０ｂを露出させるコンタクトホール１５ａ、１５ｂが形成された絶縁膜１５を基板１０の上部に形成する(図１ｄ)。
最後に、前記コンタクトホール１５ａ、１５ｂを通して拡散層１０ａ、１０ｂとそれぞれ電気的に連結される一対の電極ライン１６ａ、１６ｂを形成する(図１ｅ)。前述した方法で、両方向スレショルド電圧特性を有するジェナーダイオードを形成する際、層間絶縁膜を蒸着し、この層間絶縁膜を食刻して拡散層と電極ラインを連結するためのコンタクトホールを形成すべきであるが、このコンタクトホール形成工程で望まない領域にコンタクトホールが形成される場合、両方向スレショルド電圧特性を有するジェナーダイオードでなく、ＰＮジェナーダイオードまたは抵抗体が形成され収率が低下する問題点がある。
また、電流は一つの電極ラインから拡散層と基板に流れ、他の拡散層と他の電極ラインを通して流れるようになるが、電流は長い拡散層を横切って流れるしかなくてジェナーインピーダンス値が大きくなる問題点がある。
そして、コンタクトホール形成工程の限界によって電極ラインに接触されない拡散層領域が存在するようになるなど拡散層と電極ラインが自己整列(Self alignment)されず素子の信頼性が低下する問題点がある。
また、乾式食刻を用いてコンタクトホールを形成すれば、乾式食刻によって拡散層が損傷してジェナーダイオードの特性が低下する問題点がある。
図２は図１ａないし図１ｅの従来の技術においてジェナーインピーダンス値が大きくなる現象を説明するための概念図である。前述したように拡散層１０ａが形成された後絶縁膜１１を形成し、その絶縁膜１１を選択的に食刻して拡散層１０ａの上部が露出されるコンタクトホール１５ａを形成するためには、前記コンタクトホール１５ａの幅(Ｗ１)は拡散層１０ａの幅(Ｗ２)より小さくすべきであり、コンタクトホール１５ａの側壁で拡散層１０ａの縁部の付近と間隔‘ｄ'を維持すべきである。この‘ｄ'値は作業誤差及び拡散層１０ａ分布を勘案するため、設定された値は大きくなる。
従って、前記間隔‘ｄ'が大きくなることによって拡散層における電流の流れを長くして従来のジェナーダイオード製造工程ではジェナーインピーダンス値が大きくなる。
・ 図３ａないし図３ｄは従来の技術に係るジェナーダイオードの製造工程を説明する断面図である。Ｐ型半導体基板１０の上下部に上部及び下部マスク層１１、１２を形成し、前記上部マスク層１１を選択的に食刻して相互離隔され、前記Ｐ型半導体基板１０が露出される一対の開口１１ａ、１１ｂを形成する(図３ａ)。
その後、図３ｂのように前記基板１０の上部と下部にＮ型不純物を注入し拡散工程を行なって、前記上部マスク層１１の開口１１ａ、１１ｂに露出されたＰ型半導体基板１０領域にＮ型拡散層１０ａ、１０ｂを形成する。
この際、図１ａと図１ｂのように、前記拡散工程で前記上部及び下部マスク層１１、１２には変成された膜１１ａ、１２ａが形成され、前記拡散層１０ａ、１０ｂの表面には絶縁層１０ａＡ、１０ｂＢが形成される。
次いで、前記絶縁層１０ａＡ、１０ｂＢの中心領域を除去して前記拡散層１０ａ、１０ｂを露出させる(図３ｃ)。
最後に、前記露出された拡散層１０ａ、１０ｂとそれぞれ電気的に連結される一対の電極ライン１６ａ、１６ｂを形成する(図３ｄ)。
このような従来の技術の工程では層間絶縁膜蒸着工程がないが、層間絶縁膜として使用する拡散マスクで変成された膜が電極ラインで漏れ電流が発生する原因になって特性が劣化する問題点がある。
また、図１の製造方法で言及されたことと同じく、電流が長い拡散層を横切って流れるしかないためジェナーインピーダンス値が大きくなり、乾式食刻を用いてコンタクトホールを形成すれば、乾式食刻によって拡散層に損傷が加わってジェナーダイオードの特性が低下する問題点がある。
本発明は前述したような問題点を解決するために案出されたもので、その目的は拡散層を露出させるコンタクトホール(Contact hole)形成工程を除去して工程を単純化することができ、横方向への不純物が拡散される長さで電極ラインに接触されない拡散層の長さを決定することによって、ジェナーインピーダンス値を減らすことができるジェナーダイオード、その製造方法及びパッケージング方法を提供するところにある。
本発明の他の目的は、拡散後、湿式食刻を用いて拡散マスクを除去することによって、拡散層に損傷を与えずジェナーダイオードの特性を向上させられるジェナーダイオード、その製造方法及びパッケージング方法を提供するところにある。
本発明のさらに他の目的は、拡散マスクを層間絶縁膜として使用することによって、拡散層と金属ラインとの電気的絶縁特性を向上させ、拡散マスクと拡散層が自己整列できるジェナーダイオード、その製造方法及びパッケージング方法を提供するところにある。
前述した本発明の目的を達成するための望ましい第１様態は、第１極性を有する基板の上下部に絶縁膜とマスク層を順次に形成する段階と、前記基板の上部に存するマスク層と絶縁膜それぞれの一部を順次に食刻して、前記基板が露出される一対の開口を形成する段階と、前記基板に第１極性と反対の第２極性を有する不純物を注入し拡散工程を行なって、前記一対の開口に露出された基板領域に第２極性を有する拡散層を形成する段階と、前記基板の上部に存するマスク層を除去して前記絶縁膜を露出させ、相互離隔された拡散層を前記絶縁膜の開口に露出させる段階と、前記露出された拡散層とそれぞれ電気的に連結される一対の電極ラインを形成する段階とを含んで構成されたジェナーダイオードの製造方法が提供される。
前述した本発明の目的を達成するための望ましい第２様態は、第１極性を有する基板の上下部に絶縁膜とマスク層を順次に形成する段階と、前記基板の上部に存するマスク層と絶縁膜それぞれの一部を順次に食刻して、前記基板が露出される開口を形成する段階と、前記基板に第１極性と反対の第２極性を有する不純物を注入し拡散工程を行なって、前記開口に露出された基板領域に第２極性を有する拡散層を形成する段階と、前記基板の上部に存するマスク層を除去して前記絶縁膜を露出させ、前記拡散層を絶縁膜の開口に露出させる段階と、前記開口と離隔される絶縁膜領域を食刻して前記基板が露出される他の開口を形成する段階と、前記開口に露出された拡散層及び基板とそれぞえ電気的に連結される一対の電極ラインを前記絶縁膜の上部に形成する段階と、前記露出された拡散層とそれぞれ電気的に連結される一対の電極ラインを形成する段階とを含んで構成されるジェナーダイオードの製造方法が提供される。
前述した本発明の目的を達成するための望ましい第３様態は、第１極性を有する基板の上下部に絶縁膜とマスク層を順次に形成し、前記マスク層と絶縁膜それぞれの一部を食刻して、前記基板が露出される一対の開口を形成し、前記一対の開口に露出された基板領域に第２極性を有する拡散層を形成し、前記基板の上部に存するマスク層を除去して前記絶縁膜を露出させ、相互離隔された拡散層を前記絶縁膜の開口に露出させ、前記露出された拡散層とそれぞれ電気的に連結される一対の電極ラインを形成して素子を作る段階と、上部に第１と第２電極端子が形成されており、上部に発光素子が実装された印刷回路基板を用意する段階と、前記印刷回路基板の上部に前記素子をボンディングする段階と、前記印刷回路基板の第１電極端子と素子の一つの電極ライン、前記素子の一つの電極ラインと前記発光素子の一つの電極端子、前記印刷回路基板の第２電極端子と発光素子の他の電極端子、発光素子の他の電極端子と前記素子の他の電極ラインをワイヤボンディングする段階とを含むジェナーダイオードのパッケージング方法が提供される。
前述した本発明の目的を達成するための望ましい第４様態は、第１極性を有する基板の上下部に絶縁膜とマスク層を順次に形成し、前記マスク層と絶縁膜それぞれの一部を食刻して、前記基板が露出される一対の開口を形成し、前記一対の開口に露出された基板領域に第２極性を有する拡散層を形成し、前記基板の上部に存するマスク層を除去して前記絶縁膜を露出させ、前記拡散層を絶縁膜の開口に露出させ、前記露出された拡散層とそれぞれ電気的に連結される一対の電極ラインを形成して素子を作る段階と、上部に第１と第２電極端子が形成されている印刷回路基板に前記素子を実装する段階と、前記素子の２本の電極ラインに発光素子をフリップチップ(Flip chip)ボンディングする段階と、前記素子の一つの電極ラインと印刷回路基板の第１電極端子、前記素子の他の電極ラインと印刷回路基板の第２電極端子をワイヤボンディングする段階とを含むジェナーダイオードのパッケージング方法が提供される。
前述した本発明の目的を達成するための望ましい第５様態は、第１極性を有する基板の上下部にマスク層を順次に形成する段階と、前記基板の上部に存するマスク層の一部を食刻して、前記基板が露出される一対の開口を形成する段階と、前記基板の上部と下部に第１極性と反対の第２極性を有する不純物を注入し拡散工程を行なって、前記一対の開口に露出された基板領域に第２極性を有する拡散層を形成し、前記上部及び下部マスク層に変成された膜を形成し、前記拡散層表面に絶縁層を形成する段階と、前記上部マスク層の上部に形成された変成された膜と前記拡散層表面に形成された絶縁層を除去する段階と、前記露出された拡散層とそれぞれ電気的に連結される一対の電極ラインを前記絶縁膜の上部に形成する段階とを含んで構成されたジェナーダイオードの製造方法が提供される。
前述した本発明の目的を達成するための望ましい第６様態は、第１極性を有する基板と、前記基板の上部から基板内側に形成され、第２極性を有する拡散層と、前記拡散層を露出させる第１開口及び前記基板の上部一部を露出させる第２開口を有するマスク層と、前記第１開口を通して拡散層に電気的に連結され、前記マスク層の上部に形成された第１電極ラインと、前記第２開口を通して基板に電気的に連結され、前記マスク層の上部に形成された第２電極ラインとを含んで構成されたジェナーダイオードが提供される。
前述した本発明の目的を達成するための第７様態は、第１極性を有する基板と、該基板の上部から基板内側に形成され相互離隔されており、第２極性を有する一対の拡散層と、該一対の拡散層をそれぞれ露出させる開口を有するマスク層と、前記開口それぞれを通して拡散層に電気的に連結され、前記マスク層の上部に形成された第１と第２電極ラインを含んで構成されたジェナーダイオードが提供される。
以上述べたように、本発明は拡散層を露出させるコンタクトホール(Contact hole)形成工程を除去して工程を単純化することができ、横方向への不純物が拡散される長さで電極ラインに接触されない拡散層の長さを決定することによって、ジェナーインピーダンス値を減らせる効果がある。
また、本発明は拡散後、湿式食刻を用いて拡散マスクを除去することによって、拡散層に損傷を与えずジェナーダイオードの特性を向上させられる効果がある。
さらに、本発明は拡散層にだけ電極ラインが連結され、拡散がなされない基板はマスク層により電気的に絶縁されることによって拡散層と電極ラインは自己整列されて素子の信頼性を向上させられる。
以下、添付した図面に基づき本発明の望ましい実施例を詳述する。
図４ａないし図４ｄは本発明の第１実施例によるジェナーダイオードの製造工程を説明するための断面図である。第１極性を有する基板１００の上下部に上部及び下部絶縁膜１１０、１２０を形成し、前記上部及び下部絶縁膜１１０、１２０の上下部に上部及び下部マスク層１３０、１４０を形成し、前記上部マスク層１３０と上部絶縁膜１１０それぞれの一部を食刻して、前記基板１００が露出される一対の開口１３５ａ、１３５ｂを形成する(図４ａ)。
ここで、前記基板１００はシリコン基板が望ましい。
その後、前記基板１００の上部と下部に第１極性と反対の第２極性を有する不純物を注入し拡散工程を行って、前記一対の開口１３５ａ、１３５ｂに露出された基板１００領域に第２極性を有する拡散層１００ａ、１００ｂを形成する(図４ｂ)。
ここで、前記拡散工程によって前記上部及び下部マスク層１３０、１４０には変成された膜１３０ａ、１４０ａが形成され、前記拡散層１００ａ、１００ｂの表面には絶縁層１００ａＡ、１００ｂＢが形成される。
次いで、前記上部及び下部マスク層１３０、１４０、変成された膜１３０ａ、１４０ａおよび絶縁層１００ａＡ、１００ｂＢを除去する(図４ｃ)。
ここで、前記上部及び下部マスク層１３０、１４０、変成された膜１３０ａ、１４０ａおよび絶縁層１００ａＡ、１００ｂＢは湿式食刻工程を行なって除去するのが望ましい。
この工程で、前記基板１００には絶縁膜１１０に形成された開口１３５ａ、１３５ｂにより相互離隔された拡散層１００ａ、１００ｂを露出させる。
従って、この工程は前記マスク層を除去して前記絶縁膜を露出させ、相互離隔された拡散層を前記絶縁膜の開口に露出させる工程になる。
すなわち、相互離隔された拡散層を前記絶縁膜の開口に露出させる工程は前記変成膜を除去する工程を意味する。
最後に、前記露出された拡散層１００ａ、１００ｂとそれぞれ電気的に連結される一対の電極ライン１５０ａ、１５０ｂを前記絶縁膜１１０の上部に形成する(図４ｄ)。
前述された第１極性がＮ型ならば前記第２極性はＰ型である。
従って、前記拡散層がＰ型ならば、基板はＮ型なので、ＰＮＰ両方向スレショルド電圧特性を有するジェナーダイオードを具現することができる。
図５は本発明の第１実施例によるジェナーダイオードにおいてジェナーインピーダンス値を減らすことができる概念を説明するための概念図である。拡散層１００ａの拡散された幅(Ｗ４)の縁部から前記開口１３５ａの縁部までの距離(ｄ１)は絶縁膜１３０に形成された開口１３５ａの縁部から横方向に拡散されることに依存する。
従って、本発明の拡散層は従来の技術のように、コンタクトホール形成の整列誤差及び拡散層分布を勘案して設定された長い距離よりは遥かに短くなるので、活性層における電流の流れが短くなってジェナーインピーダンス値が減る。
すなわち、本発明は電極ラインに接触されない拡散層の長さを不純物拡散中横方向への拡散長さとして決定することによって、ジェナーインピーダンス値を減らすことができる。
また、拡散後湿式食刻を用いて拡散マスクを除去すれば、拡散層に損傷を与えなくてジェナーダイオードの特性を向上させられる。
図６ａないし図６ｅは本発明の第２実施例によるジェナーダイオードの製造工程を説明するための断面図である。まず第１極性を有する基板１００の上下部に上部及び下部絶縁膜１１０、１２０を形成し、前記上部及び下部絶縁膜１１０、１２０の上下部に上部及び下部マスク層１３０、１４０を形成し、前記上部マスク層１３０と上部絶縁膜１１０それぞれの一部を食刻して、前記基板１００が露出される一対の開口１３５ａ、１３５ｂを形成する(図６ａ)。
その後、前記基板１００の上部と下部に第１極性と反対の第２極性を有する不純物を注入し拡散工程を行って、前記基板１００領域に第２極性を有する拡散層１００ａを形成する(図６ｂ)。
この工程において、前記第１実施例と同様に、拡散工程によって前記上部及び下部マスク層１３０、１４０には変成された膜１３０ａ、１４０ａが形成され、前記拡散層１００ａの表面には絶縁層１００ａＡが形成される。
次いで、前記上部及び下部マスク層１３０、１４０、変成された膜１３０ａ、１４０ａと絶縁層１００ａＡを除去する(図６ｃ)。
すなわち、前記上部及び下部マスク層１３０、１４０を除去して前記絶縁膜１１０を露出させ、前記拡散層１００ａを絶縁膜１１０の開口１３５ａに露出させる。
引き続き、前記開口１３５ａと離隔される絶縁膜１１０領域を食刻して前記基板１００が露出される他の開口１３５ｂを形成する(図６ｄ)。
最後に、前記開口１３５ａ、１３５ｂに露出された拡散層１００ａ及び基板１００とそれぞれ電気的に連結される一対の電極ライン１５０ａ、１５０ｂを前記絶縁膜１１０の上部に形成する(図６ｅ)。
このような工程を行うと、極性が異なる拡散層と基板よりなるＰＮまたはＮＰジェナーダイオードを製造できるようになる。
従って、本発明の第２実施例によるジェナーダイオードは、第１極性を有する基板と、該基板の上部から基板内側に形成され、第２極性を有する拡散層と、前記拡散層を露出させる第１開口及び前記基板の上部一部を露出させる第２開口を有するマスク層と、前記第１開口を通して拡散層に電気的に連結され、前記マスク層の上部に形成された第１電極ラインと、前記第２開口を通して基板に電気的に連結され、前記マスク層の上部に形成された第２電極ラインとを含んで構成される。
図７ａないし図７ｄは本発明の第３実施例によるジェナーダイオードの製造工程を説明するための断面図である。図７ａに示したように、第１極性を有する基板１００の上下部に上部及び下部マスク層１３０、１４０を形成し、前記上部マスク層１３０の一部を食刻して、前記基板１００が露出される一対の開口１３５ａ、１３５ｂを形成する。
引き続き、前記基板１００の上部と下部に第１極性と反対の第２極性を有する不純物を注入し拡散工程を行って、前記一対の開口１３５ａ、１３５ｂに露出された基板１００領域に第２極性を有する拡散層１００ａ１、１００ｂ１を形成する(図７ｂ)。
この拡散工程においても前記上部及び下部マスク層１３０、１４０には変成された膜１３０ａ、１４０ａが形成され、前記拡散層１００ａ、１００ｂの表面には絶縁層１００ａＡ、１００ｂＢが形成される。
引き続き、前記上部マスク層１３０の上部に形成された変成された膜１３０ａ、１４０ａと前記拡散層１００ａ、１００ｂの表面に形成された絶縁層１００ａＡ、１００ｂＢを除去する(図７ｃ)。
最後に、前記露出された拡散層１００ａ、１００ｂとそれぞれ電気的に連結される一対の電極ライン１５０ａ、１５０ｂを前記絶縁膜１１０の上部に形成する(図７ｄ)。
これにより、拡散層にだけ電極ラインが連結され、拡散されない基板はマスク層により電気的に絶縁されるので、拡散層と電極ラインは自己整列されて素子の信頼性を向上させる。
従って、前述した工程を行うと、第１極性を有する基板と、該基板の上部から基板の内側に形成され相互離隔されており、第２極性を有する一対の拡散層と、前記一対の拡散層をそれぞれ露出させる開口を有するマスク層と、前記開口それぞれを通して拡散層に電気的に連結され、前記マスク層の上部に形成された第１と第２電極ラインを含んで構成されるジェナーダイオードが製造される。
そして、本発明の第１実施例のジェナーダイオードは、第２実施例によるジェナーダイオードの前記基板とマスク層との間に絶縁膜をさらに備えることによって具現することができる。
図８は本発明によって製造されたジェナーダイオードを発光素子と電気的に連結して印刷回路基板に実装された状態の断面図である。上部に第１と第２電極端子３１０、３２０が形成されており、上部に発光素子３５０が実装された印刷回路基板３００を用意し、前記印刷回路基板３００の上部にジェナーダイオード３７０を実装し、前記印刷回路基板３００の第１電極端子３１０とジェナーダイオード３７０の一つの電極ライン３７１、前記ジェナーダイオード３７０の一つの電極ライン３７１と前記発光素子３５０の一つの電極端子３５１、前記印刷回路基板３００の第２電極端子３２０と発光素子３５０の他の電極端子３５２、発光素子３５０の他の電極端子３５２と前記ジェナーダイオード３７０の他の電極ライン３７２をワイヤボンディングする。
このように印刷回路基板に発光素子とジェナーダイオードを実装するパッケージを構成することができる。
図９は本発明により製造されたジェナーダイオードの上部に発光素子がフリップチップ(Flip chip)ボンディングされ印刷回路基板に実装された状態の断面図である。上部に第１と第２電極端子３１０、３２０が形成されている印刷回路基板３００にジェナーダイオード３７０を実装し、前記ジェナーダイオード３７０の２本の電極ライン３７１、３７２に発光素子３５１、３５２をフリップチップボンディングし、前記ジェナーダイオード３７０の一つの電極ライン３７１と印刷回路基板３００の第１電極端子３１０、前記ジェナーダイオード３７０の他の電極ライン３７２と印刷回路基板３００の第２電極端子３２０をワイヤボンディングする。
このように本発明の第１ないし第３実施例によるジェナーダイオードの電極ラインの上部に発光素子をフリップチップボンディングしてパッケージを具現することができる。
本発明は具体的な例についてだけ詳述してきたが、本発明の技術思想の範囲内で多様な変形及び修正が可能なことは当業者にとって明らかであり、このような変形及び修正が特許請求の範囲に属することは当然である。
１００:基板
１００ａ、１００ｂ:拡散層
１１０、１２０:絶縁膜
１３０、１４０:マスク層
１３０ａ、１４０ａ:変成膜
１５０ａ、１５０ｂ、３７１、３７２:電極ライン
３００:印刷回路基板
３１０、３２０、３５１、３５２:電極端子
３５０:発光素子
３７０:ジェナーダイオード
１００ａ、１００ｂ:拡散層
１１０、１２０:絶縁膜
１３０、１４０:マスク層
１３０ａ、１４０ａ:変成膜
１５０ａ、１５０ｂ、３７１、３７２:電極ライン
３００:印刷回路基板
３１０、３２０、３５１、３５２:電極端子
３５０:発光素子
３７０:ジェナーダイオード
Claims (17)
- 第１極性を有する基板の上下部に絶縁膜とマスク層を順次に形成する段階と、
前記基板の上部に存するマスク層と絶縁膜それぞれの一部を順次に食刻して、前記基板が露出される一つの開口を形成する段階と、
前記基板に第１極性と反対の第２極性を有する不純物を注入し拡散工程を行なって前記一対の開口に露出された基板領域に第２極性を有する拡散層を形成する段階と、
前記基板の上部に存するマスク層を除去して前記絶縁膜を露出させ、相互離隔された拡散層を前記絶縁膜の開口に露出させる段階と、
前記露出された拡散層とそれぞれ電気的に連結される一対の電極ラインを形成する段階とを含んで構成されるジェナーダイオードの製造方法。 - 前記拡散層を形成する工程により、
前記マスク層には変成された膜が形成され、前記拡散層の表面には絶縁層が形成され、
前記マスク層を除去して前記絶縁膜を露出させ、前記拡散層を絶縁膜の開口に露出させる工程は、
前記マスク層及び変成された膜を除去し、
前記拡散層の上部の絶縁層を除去することを特徴とする請求項１に記載のジェナーダイオードの製造方法。 - 第１極性を有する基板の上下部に絶縁膜とマスク層を順次に形成する段階と、
前記基板の上部に存するマスク層と絶縁膜それぞれの一部を順次に食刻して、前記基板が露出される開口を形成する段階と、
前記基板に第１極性と反対の第２極性を有する不純物を注入し拡散工程を行なって、前記開口に露出された基板領域に第２極性を有する拡散層を形成する段階と、
前記基板の上部に存するマスク層を除去して前記絶縁膜を露出させ、前記拡散層を絶縁膜の開口に露出させる段階と、
前記開口と離隔される絶縁膜領域を食刻して前記基板が露出される他の開口を形成する段階と、
前記開口に露出された拡散層及び基板とそれぞれ電気的に連結される一対の電極ラインを前記絶縁膜の上部に形成する段階と、
前記露出された拡散層とそれぞれ電気的に連結される一対の電極ラインを形成する段階とを含んで構成されるジェナーダイオードの製造方法。 - 前記拡散層を形成する工程により、
前記マスク層には変成された膜が形成され、前記拡散層の表面には絶縁層が形成され、前記マスク層を除去して前記絶縁膜を露出させ、前記拡散層を絶縁膜の開口に露出させる工程は、
前記マスク層及び変成された膜を除去し、
前記拡散層の上部の絶縁層を除去することを特徴とする請求項３に記載のジェナーダイオードの製造方法。 - 第１極性を有する基板の上下部にマスク層を順次に形成する段階と、
前記基板の上部に存するマスク層の一部を食刻して、前記基板が露出される一対の開口を形成する段階と、
前記基板の上部と下部に第１極性と反対の第２極性を有する不純物を注入し拡散工程を行い、前記一対の開口に露出された基板領域に第２極性を有する拡散層を形成し、前記上部及び下部マスク層に変成された膜を形成し、前記拡散層の表面に絶縁層を形成する段階と、
前記上部マスク層の上部に形成された変成された膜と前記拡散層の表面に形成された絶縁層を除去する段階と、
前記露出された拡散層とそれぞれ電気的に連結される一対の電極ラインを前記絶縁膜の上部に形成する段階とを含んで構成されるジェナーダイオードの製造方法。 - 前記基板は、
シリコン基板であることを特徴とする請求項１ないし５のいずれか１項に記載のジェナーダイオードの製造方法。 - 前記第１極性はＮ型であることを特徴とする請求項１ないし５のいずれか１項に記載のジェナーダイオードの製造方法。
- 前記第１極性はＰ型であることを特徴とする請求項１ないし５のいずれか１項に記載のジェナーダイオード製造方法。
- 第１極性を有する基板の上下部に絶縁膜とマスク層を順次に形成し、前記基板の上部に存するマスク層と絶縁膜それぞれの一部を食刻して、前記基板が露出される一対の開口を形成し、前記一対の開口に露出された基板領域に第２極性を有する拡散層を形成し、前記基板の上部に存するマスク層を除去して前記絶縁膜を露出させ、相互離隔された拡散層を前記絶縁膜の開口に露出させ、前記露出された拡散層とそれぞれ電気的に連結される一対の電極ラインを形成して素子を作る段階と、
上部に第１と第２電極端子が形成されており、上部に発光素子が実装された印刷回路基板を用意する段階と、
前記印刷回路基板の上部に前記素子をボンディングする段階と、
前記印刷回路基板の第１電極端子と素子の一つの電極ライン、前記素子の一つの電極ラインと前記発光素子の一つの電極端子、 前記印刷回路基板の第２電極端子と発光素子の他の電極端子、発光素子の他の電極端子と前記素子の他の電極ラインをワイヤボンディングする段階とを含むジェナーダイオードのパッケージング方法。 - 第１極性を有する基板の上下部に絶縁膜とマスク層を順次に形成し、前記基板の上部に存するマスク層と絶縁膜それぞれの一部を食刻して、前記基板が露出される一対の開口を形成し、前記一対の開口に露出された基板領域に第２極性を有する拡散層を形成し、前記基板の上部に存するマスク層を除去して前記絶縁膜を露出させ、前記拡散層を絶縁膜の開口に露出させ、前記露出された拡散層とそれぞれ電気的に連結される一対の電極ラインを形成して素子を作る段階と、
上部に第１と第２電極端子が形成されている印刷回路基板に前記素子を実装する段階と、前記素子の２本の電極ラインに発光素子をフリップチップボンディングする段階と、
前記素子の一つの電極ラインと印刷回路基板の第１電極端子、前記素子の他の電極ラインと印刷回路基板の第２電極端子をワイヤボンディングする段階とを含むジェナーダイオードのパッケージング方法。 - 前記基板は、
シリコン基板であることを特徴とする請求項９または１０に記載のジェナーダイオードのパッケージング方法。 - 前記第１極性がＮ型であることを特徴とする請求項９または１０に記載のジェナーダイオードのパッケージング方法。
- 前記第１極性がＮ型であることを特徴とする請求項９または１０に記載のジェナーダイオードのパッケージング方法。
- 第１極性を有する基板と、
該基板の上部から基板の内側に形成され、第２極性を有する拡散層と、
該拡散層を露出させる第１開口及び前記基板の上部一部を露出させる第２開口を有するマスク層と、
前記第１開口を通して拡散層に電気的に連結され、前記マスク層の上部に形成された第１電極ラインと、
前記第２開口を通して基板に電気的に連結され、前記マスク層の上部に形成された第２電極ラインとを含んで構成されるジェナーダイオード。 - 第１極性を有する基板と、
該基板の上部から基板の内側に形成され相互離隔されており、第２極性を有する一対の拡散層と、
該一対の拡散層をそれぞれ露出させる開口を有するマスク層と、
前記開口それぞれを通して拡散層に電気的に連結され、前記マスク層の上部に形成された第１及び第２電極ラインとを含んで構成されるジェナーダイオード。 - 前記基板とマスク層との間に、絶縁膜がさらに備えられることを特徴とする請求項１５に記載のジェナーダイオード。
- 前記第１電極ライン及び第２電極ラインに発光素子がフリップチップボンディングされていることを特徴とする請求項１４ないし１６のいずれか１項に記載のジェナーダイオード。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040106641A KR100644895B1 (ko) | 2004-12-15 | 2004-12-15 | 자기정렬방식에 의한 양방향문턱전압 특성을 갖는제너다이오드의 제조방법 |
| KR1020050069539A KR100617866B1 (ko) | 2005-07-29 | 2005-07-29 | 제너 다이오드 제조 및 패키징 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006186354A true JP2006186354A (ja) | 2006-07-13 |
Family
ID=36035656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005357036A Pending JP2006186354A (ja) | 2004-12-15 | 2005-12-09 | ジェナーダイオード、その製造方法及びパッケージング方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7582537B2 (ja) |
| EP (1) | EP1672701B1 (ja) |
| JP (1) | JP2006186354A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102013202904A1 (de) * | 2013-02-22 | 2014-08-28 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauteil und Verfahren zu seiner Herstellung |
| US9202935B2 (en) | 2013-10-01 | 2015-12-01 | Vishay General Semiconductor Llc | Zener diode haviing a polysilicon layer for improved reverse surge capability and decreased leakage current |
| BR112018005093B8 (pt) * | 2015-09-16 | 2023-04-18 | Systems & Software Entpr Llc | Melhoramento em mecanismos de detecção de líquidos para cartões de circuito |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53118383A (en) * | 1977-03-25 | 1978-10-16 | Nec Corp | Semiconductor device |
| JPS5854631A (ja) * | 1981-09-28 | 1983-03-31 | Nec Corp | 半導体装置の製造方法 |
| JPH03127825A (ja) * | 1989-10-13 | 1991-05-30 | Matsushita Electric Ind Co Ltd | コンタクトホールの埋め込み方法 |
| JPH03154333A (ja) * | 1989-11-10 | 1991-07-02 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0480956A (ja) * | 1990-07-24 | 1992-03-13 | Sony Corp | レジスト工程を用いたパターンニング及び導電領域形成方法 |
| JPH11331494A (ja) * | 1998-05-08 | 1999-11-30 | Canon Inc | 密着型イメージセンサ |
| JPH11354836A (ja) * | 1998-06-05 | 1999-12-24 | Matsushita Electron Corp | フルカラー半導体発光装置 |
| JP2002185018A (ja) * | 2000-12-14 | 2002-06-28 | Sony Corp | 保護ダイオード製造方法および保護ダイオード |
| JP2002341548A (ja) * | 2001-05-17 | 2002-11-27 | Sony Corp | ウェーハの処理方法 |
| JP2004055848A (ja) * | 2002-07-19 | 2004-02-19 | Matsushita Electric Works Ltd | チップ間端子接続方法及びそれを用いて作製した回路基板とそれを具備する火災感知器 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4127859A (en) * | 1977-02-25 | 1978-11-28 | National Semiconductor Corporation | Integrated circuit subsurface zener diode |
| US4732866A (en) * | 1984-03-12 | 1988-03-22 | Motorola Inc. | Method for producing low noise, high grade constant semiconductor junctions |
| FR2608320A1 (fr) * | 1986-12-16 | 1988-06-17 | Thomson Semiconducteurs | Dispositif de protection contre les surtensions a faible capacite |
| JPS641284A (en) | 1987-06-24 | 1989-01-05 | Pioneer Electron Corp | Zener diode |
| JP3313432B2 (ja) * | 1991-12-27 | 2002-08-12 | 株式会社東芝 | 半導体装置及びその製造方法 |
| TW335557B (en) * | 1996-04-29 | 1998-07-01 | Philips Electronics Nv | Semiconductor device |
| JP3583704B2 (ja) * | 2000-01-12 | 2004-11-04 | 独立行政法人 科学技術振興機構 | 温度測定装置、熱型赤外線イメージセンサ及び温度測定方法 |
| TW535307B (en) * | 2002-03-04 | 2003-06-01 | United Epitaxy Co Ltd | Package of light emitting diode with protective diode |
| US6791161B2 (en) * | 2002-04-08 | 2004-09-14 | Fabtech, Inc. | Precision Zener diodes |
| US6665170B1 (en) * | 2002-06-21 | 2003-12-16 | Bryan T. Warner | Light emitting diode illumination system |
| JP3981324B2 (ja) | 2002-11-29 | 2007-09-26 | ローム株式会社 | 双方向ツェナーダイオード |
-
2005
- 2005-12-07 EP EP05292598A patent/EP1672701B1/en not_active Not-in-force
- 2005-12-07 US US11/295,453 patent/US7582537B2/en not_active Expired - Fee Related
- 2005-12-09 JP JP2005357036A patent/JP2006186354A/ja active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53118383A (en) * | 1977-03-25 | 1978-10-16 | Nec Corp | Semiconductor device |
| JPS5854631A (ja) * | 1981-09-28 | 1983-03-31 | Nec Corp | 半導体装置の製造方法 |
| JPH03127825A (ja) * | 1989-10-13 | 1991-05-30 | Matsushita Electric Ind Co Ltd | コンタクトホールの埋め込み方法 |
| JPH03154333A (ja) * | 1989-11-10 | 1991-07-02 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0480956A (ja) * | 1990-07-24 | 1992-03-13 | Sony Corp | レジスト工程を用いたパターンニング及び導電領域形成方法 |
| JPH11331494A (ja) * | 1998-05-08 | 1999-11-30 | Canon Inc | 密着型イメージセンサ |
| JPH11354836A (ja) * | 1998-06-05 | 1999-12-24 | Matsushita Electron Corp | フルカラー半導体発光装置 |
| JP2002185018A (ja) * | 2000-12-14 | 2002-06-28 | Sony Corp | 保護ダイオード製造方法および保護ダイオード |
| JP2002341548A (ja) * | 2001-05-17 | 2002-11-27 | Sony Corp | ウェーハの処理方法 |
| JP2004055848A (ja) * | 2002-07-19 | 2004-02-19 | Matsushita Electric Works Ltd | チップ間端子接続方法及びそれを用いて作製した回路基板とそれを具備する火災感知器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7582537B2 (en) | 2009-09-01 |
| EP1672701B1 (en) | 2012-02-15 |
| US20060125053A1 (en) | 2006-06-15 |
| EP1672701A2 (en) | 2006-06-21 |
| EP1672701A3 (en) | 2009-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5491439B2 (ja) | イオン・インプラント・アイソレーションによるｌｅｄ製作 | |
| US9252079B2 (en) | Substrate, method of fabricating the same, and application the same | |
| CN102428581B (zh) | 光电子器件 | |
| TWI414082B (zh) | 具有過電壓保護之發光二極體晶片 | |
| CN103250247B (zh) | 用于光电子半导体芯片的载体和半导体芯片 | |
| KR101792678B1 (ko) | 광전자 소자 | |
| US20180374931A1 (en) | Semiconductor component having an esd protection device | |
| CN107768316B (zh) | 功率半导体装置和用于制造这种功率半导体装置的方法 | |
| KR100986440B1 (ko) | 발광소자 및 그 제조방법 | |
| JP2006173437A (ja) | 半導体装置 | |
| US20090166795A1 (en) | Schottky diode of semiconductor device and method for manufacturing the same | |
| JPH09237799A (ja) | 誘電体分離型半導体装置 | |
| JP2006186354A (ja) | ジェナーダイオード、その製造方法及びパッケージング方法 | |
| US9245911B2 (en) | Semiconductor device | |
| KR100617866B1 (ko) | 제너 다이오드 제조 및 패키징 방법 | |
| US8704270B2 (en) | Shockley diode having a low turn-on voltage | |
| KR20100101771A (ko) | 발광소자 패키지 및 그 제조방법 | |
| JP2007305906A (ja) | ダイオード | |
| JP4326500B2 (ja) | 半導体装置 | |
| KR101184378B1 (ko) | 쇼트키 다이오드 및 그 제조방법 | |
| KR100644895B1 (ko) | 자기정렬방식에 의한 양방향문턱전압 특성을 갖는제너다이오드의 제조방법 | |
| KR102200785B1 (ko) | 비대칭 과도 전압 억제기 디바이스 및 형성 방법 | |
| CN108987461B (zh) | 一种瞬间电压抑制器及其制作方法 | |
| KR100995795B1 (ko) | 질화물 발광소자 | |
| JP4907341B2 (ja) | サイリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100922 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101007 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101109 |