JP2002185018A - 保護ダイオード製造方法および保護ダイオード - Google Patents
保護ダイオード製造方法および保護ダイオードInfo
- Publication number
- JP2002185018A JP2002185018A JP2000380653A JP2000380653A JP2002185018A JP 2002185018 A JP2002185018 A JP 2002185018A JP 2000380653 A JP2000380653 A JP 2000380653A JP 2000380653 A JP2000380653 A JP 2000380653A JP 2002185018 A JP2002185018 A JP 2002185018A
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- semiconductor layer
- protection diode
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 基板上に作成された保護ダイオードにおける
ｐ型半導体層の側面での寄生容量をなくし、高周波特性
を向上させる。 【解決手段】 保護ダイオードは、基板１上に形成され
たｎ型半導体層２上にｐ型半導体層３が形成されてお
り、そのｐ型半導体層３上に電極８が形成されている。
ｐ型半導体層３の周囲には、エッチング開口部４が設け
られている。ｐ型半導体層のエッジ部が露出しているの
で、ｐ型半導体層のエッジ部分での寄生容量がなくな
る。
ｐ型半導体層の側面での寄生容量をなくし、高周波特性
を向上させる。 【解決手段】 保護ダイオードは、基板１上に形成され
たｎ型半導体層２上にｐ型半導体層３が形成されてお
り、そのｐ型半導体層３上に電極８が形成されている。
ｐ型半導体層３の周囲には、エッチング開口部４が設け
られている。ｐ型半導体層のエッジ部が露出しているの
で、ｐ型半導体層のエッジ部分での寄生容量がなくな
る。
Description
【０００１】
【発明の属する技術分野】本発明は、基板上に保護ダイ
オードを作成する保護ダイオード製造方法および保護ダ
イオードに関する。
オードを作成する保護ダイオード製造方法および保護ダ
イオードに関する。
【０００２】
【従来の技術】従来、保護ダイオードを基板上に作成す
る場合、図５に示すように、ｎ型半導体層２にｐ型半導
体層３を形成し、そのｐ型半導体層３上に金属膜８を形
成していた。
る場合、図５に示すように、ｎ型半導体層２にｐ型半導
体層３を形成し、そのｐ型半導体層３上に金属膜８を形
成していた。
【０００３】従来技術による形成方法を、図６を参照し
て詳細に説明する。まず、図６（ａ）に示すように、基
板１にｎ型半導体層２を形成し、図６（ｂ）にて、例え
ば、Ｓｉ３Ｎ４などの絶縁膜６を形成し、そこにレジス
トマスクを作成してエッチングによりｐ型半導体層を形
成する部分を開口し、例えば熱拡散法によりｐ型半導体
層３を形成する。
て詳細に説明する。まず、図６（ａ）に示すように、基
板１にｎ型半導体層２を形成し、図６（ｂ）にて、例え
ば、Ｓｉ３Ｎ４などの絶縁膜６を形成し、そこにレジス
トマスクを作成してエッチングによりｐ型半導体層を形
成する部分を開口し、例えば熱拡散法によりｐ型半導体
層３を形成する。
【０００４】次に、図６（ｃ）に示すように、例えば、
蒸着法により導通膜５を形成し、その後、上記導通膜５
上にレジストマスクを形成し、例えばイオンミリング法
により導通膜５をエッチングし、レジストマスクを除去
することにより、図６（ｄ）に示すように、前述した図
５に示す構造を得る。
蒸着法により導通膜５を形成し、その後、上記導通膜５
上にレジストマスクを形成し、例えばイオンミリング法
により導通膜５をエッチングし、レジストマスクを除去
することにより、図６（ｄ）に示すように、前述した図
５に示す構造を得る。
【０００５】
【発明が解決しようとする課題】しかしながら、従来技
術による製造方法では、図７に示す断面構造から明らか
なように、ｐ型半導体層３の側壁部３ａ，３ｂに寄生容
量が発生してしまうため、低容量化を実現することがで
きず、高周波特性が悪化するという問題がある。また、
ショットキー接合では、耐圧が低いため、保護ダイオー
ドとして用いることができないという問題がある。
術による製造方法では、図７に示す断面構造から明らか
なように、ｐ型半導体層３の側壁部３ａ，３ｂに寄生容
量が発生してしまうため、低容量化を実現することがで
きず、高周波特性が悪化するという問題がある。また、
ショットキー接合では、耐圧が低いため、保護ダイオー
ドとして用いることができないという問題がある。
【０００６】そこで本発明は、基板上に作成された保護
ダイオードにおけるｐ型半導体層の側面での寄生容量を
なくし、高周波特性を向上させることができる保護ダイ
オード製造方法および保護ダイオードを提供することを
目的とする。
ダイオードにおけるｐ型半導体層の側面での寄生容量を
なくし、高周波特性を向上させることができる保護ダイ
オード製造方法および保護ダイオードを提供することを
目的とする。
【０００７】
【課題を解決するための手段】上記目的達成のため、請
求項１記載の発明による保護ダイオード製造方法は、基
板上にｎ型半導体層を形成するステップと、前記ｎ型半
導体層の一部を露出させるステップと、前記ｎ型半導体
層の露出部分にｐ型半導体層を形成するステップと、前
記ｎ型半導体層の一部および前記ｐ型半導体層のエッジ
部分をエッチングすることにより、前記ｐ型半導体層の
エッジ部分を露出させるステップと、前記ｐ型半導体層
の上部に電極を形成するステップとを備えることを特徴
とする。
求項１記載の発明による保護ダイオード製造方法は、基
板上にｎ型半導体層を形成するステップと、前記ｎ型半
導体層の一部を露出させるステップと、前記ｎ型半導体
層の露出部分にｐ型半導体層を形成するステップと、前
記ｎ型半導体層の一部および前記ｐ型半導体層のエッジ
部分をエッチングすることにより、前記ｐ型半導体層の
エッジ部分を露出させるステップと、前記ｐ型半導体層
の上部に電極を形成するステップとを備えることを特徴
とする。
【０００８】また、上記目的達成のため、請求項２記載
の発明による保護ダイオード製造方法は、基板上にｎ型
半導体層を形成するステップと、前記ｎ型半導体層の一
部を露出させるステップと、前記ｎ型半導体層の露出部
分にｐ型半導体層を形成するステップと、前記ｐ型半導
体層上に電極を形成するステップと、前記電極をエッチ
ングマスクとして前記ｎ型半導体層の一部および前記基
板の表面をエッチングし、前記ｐ型半導体層のエッジ部
を露出させるステップとを備えることを特徴とする。
の発明による保護ダイオード製造方法は、基板上にｎ型
半導体層を形成するステップと、前記ｎ型半導体層の一
部を露出させるステップと、前記ｎ型半導体層の露出部
分にｐ型半導体層を形成するステップと、前記ｐ型半導
体層上に電極を形成するステップと、前記電極をエッチ
ングマスクとして前記ｎ型半導体層の一部および前記基
板の表面をエッチングし、前記ｐ型半導体層のエッジ部
を露出させるステップとを備えることを特徴とする。
【０００９】また、上記目的達成のため、請求項３記載
の発明による保護ダイオードは、基板上に形成されたｎ
型半導体層と、前記ｎ型半導体層上に形成され、エッジ
部分が露出したｐ型半導体層と、前記ｐ型半導体層上に
形成された電極とを具備することを特徴とする。
の発明による保護ダイオードは、基板上に形成されたｎ
型半導体層と、前記ｎ型半導体層上に形成され、エッジ
部分が露出したｐ型半導体層と、前記ｐ型半導体層上に
形成された電極とを具備することを特徴とする。
【００１０】この発明では、基板上にｎ型半導体層を形
成し、前記ｎ型半導体層の一部を露出させ、該露出部分
にｐ型半導体層を形成した後、前記ｎ型半導体層の一部
および前記ｐ型半導体層のエッジ部分をエッチングする
ことにより、前記ｐ型半導体層のエッジ部分を露出さ
せ、前記ｐ型半導体層の上部に電極を形成する。したが
って、ｐ型半導体層のエッジ部分での寄生容量がなくな
るので、保護ダイオード事体の寄生容量が少なくなり、
高周波特性の悪化を改善することが可能となる。
成し、前記ｎ型半導体層の一部を露出させ、該露出部分
にｐ型半導体層を形成した後、前記ｎ型半導体層の一部
および前記ｐ型半導体層のエッジ部分をエッチングする
ことにより、前記ｐ型半導体層のエッジ部分を露出さ
せ、前記ｐ型半導体層の上部に電極を形成する。したが
って、ｐ型半導体層のエッジ部分での寄生容量がなくな
るので、保護ダイオード事体の寄生容量が少なくなり、
高周波特性の悪化を改善することが可能となる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。 Ａ．実施形態 Ａ−１．実施形態の構造 図１は、本発明の実施形態による保護ダイオードの構造
を示す断面図である。図において、保護ダイオードは、
基板１上に形成されたｎ型半導体層２上にｐ型半導体層
３が形成されており、そのｐ型半導体層３上に金属膜８
が形成されている。ｐ型半導体層３の周囲には、エッチ
ング開口部４が設けられている。
面を参照して説明する。 Ａ．実施形態 Ａ−１．実施形態の構造 図１は、本発明の実施形態による保護ダイオードの構造
を示す断面図である。図において、保護ダイオードは、
基板１上に形成されたｎ型半導体層２上にｐ型半導体層
３が形成されており、そのｐ型半導体層３上に金属膜８
が形成されている。ｐ型半導体層３の周囲には、エッチ
ング開口部４が設けられている。
【００１２】Ａ−２．形成方法 次に、上述した保護ダイオードの形成方法について説明
する。ここで、図２は、本実施形態による保護ダイオー
ドの形成方法を説明するための工程遷移図である。ま
ず、図２（ａ）に示すように、例えば、ＧａＡｓからな
る基板１上にｎ型半導体層２を形成する。次に、図２
（ｂ）に示すように、上記基板１上に例えばＳｉ３Ｎ４
などの絶縁膜６を形成し、その後、該絶縁膜６上にレジ
ストを塗布・露光・現像を行い、レジストマスク９を形
成する。次に、図２（ｃ）に示すように、上記レジスト
マスク９が形成された絶縁膜６を、例えばＲＩＥ等の異
方性エッチングでエッチングを行い、基板上のレジスト
マスク９の開口している部分の絶縁膜６を基板の表面ま
で除去する。
する。ここで、図２は、本実施形態による保護ダイオー
ドの形成方法を説明するための工程遷移図である。ま
ず、図２（ａ）に示すように、例えば、ＧａＡｓからな
る基板１上にｎ型半導体層２を形成する。次に、図２
（ｂ）に示すように、上記基板１上に例えばＳｉ３Ｎ４
などの絶縁膜６を形成し、その後、該絶縁膜６上にレジ
ストを塗布・露光・現像を行い、レジストマスク９を形
成する。次に、図２（ｃ）に示すように、上記レジスト
マスク９が形成された絶縁膜６を、例えばＲＩＥ等の異
方性エッチングでエッチングを行い、基板上のレジスト
マスク９の開口している部分の絶縁膜６を基板の表面ま
で除去する。
【００１３】次に、図２（ｄ）に示すように、上記レジ
ストマスク９を除去し、その後、例えば熱拡散により、
絶縁膜６の開口している部分のｎ型半導体層２の上層に
ｐ型半導体層３を形成する。次に、図２（ｅ）に示すよ
うに、上記絶縁膜６を全て除去し、その後、再度、レジ
ストを塗布・露光・現像することにより、ｐ型半導体層
３のエッジ部が開口するようにレジストマスク１０を形
成する。次に、図２（ｆ）に示すように、レジストマス
ク１０の開口部を、例えば、ウェットエッチングにより
エッチングを行い、ｐ型半導体層３のエッジ部分にエッ
チング開口部４を形成する。
ストマスク９を除去し、その後、例えば熱拡散により、
絶縁膜６の開口している部分のｎ型半導体層２の上層に
ｐ型半導体層３を形成する。次に、図２（ｅ）に示すよ
うに、上記絶縁膜６を全て除去し、その後、再度、レジ
ストを塗布・露光・現像することにより、ｐ型半導体層
３のエッジ部が開口するようにレジストマスク１０を形
成する。次に、図２（ｆ）に示すように、レジストマス
ク１０の開口部を、例えば、ウェットエッチングにより
エッチングを行い、ｐ型半導体層３のエッジ部分にエッ
チング開口部４を形成する。
【００１４】次に、図２（ｇ）に示すように、レジスト
マスク１０を除去し、その後、エッチング開口部４が覆
われるように、フリッジレジスト１１を形成し、その上
に例えば電子ビーム法やスパッタリング法により導通膜
５を形成する。次に、図２（ｈ）に示すように、上記導
通膜５上にレジストマスク１２を形成し、例えば、Ａｒ
イオン１３によるイオンミリング法により導通膜５をエ
ッチングして電極８を形成する。そして、図２（ｉ）に
示すように、全てのレジストマスクを除去することによ
り、図１に示す構造を得る。
マスク１０を除去し、その後、エッチング開口部４が覆
われるように、フリッジレジスト１１を形成し、その上
に例えば電子ビーム法やスパッタリング法により導通膜
５を形成する。次に、図２（ｈ）に示すように、上記導
通膜５上にレジストマスク１２を形成し、例えば、Ａｒ
イオン１３によるイオンミリング法により導通膜５をエ
ッチングして電極８を形成する。そして、図２（ｉ）に
示すように、全てのレジストマスクを除去することによ
り、図１に示す構造を得る。
【００１５】上述した実施形態によれば、図１もしくは
図２（ｉ）に示す断面構造からも明らかなように、ｐ型
半導体層３の側面をエッチングしたことにより、図３に
示すように、ｐ型半導体層３の側壁部３ａ，３ｂでの寄
生容量がなくなり、下部のみに容量が存在する。このた
め、保護ダイオード事体の寄生容量が少なくなり、高周
波特性の悪化を改善することができる。
図２（ｉ）に示す断面構造からも明らかなように、ｐ型
半導体層３の側面をエッチングしたことにより、図３に
示すように、ｐ型半導体層３の側壁部３ａ，３ｂでの寄
生容量がなくなり、下部のみに容量が存在する。このた
め、保護ダイオード事体の寄生容量が少なくなり、高周
波特性の悪化を改善することができる。
【００１６】Ｂ．変形例 次に、本発明の変形例について説明する。ここで、図４
は、本発明の変形例による保護ダイオードの形成方法の
一部を示す工程遷移図である。本変形例では、前述した
図２（ｄ）に示す工程において、ｐ型半導体層３を形成
後、図４（ａ）に示すように、導通膜５を形成する。次
に、図４（ｂ）に示すように、リフトオフ法により電極
部８を形成する。そして、図４（ｃ）に示すように、電
極部８をエッチングマスクとして基板１の表面をエッチ
ングし、ｐ型半導体層３の側面をエッチングする。これ
により、前述した図１に示すものと同等の構造を有する
保護ダイオードを形成することが可能となる。すなわ
ち、ｐ型半導体層３の側面での寄生容量がなくなるた
め、保護ダイオード事体の寄生容量が少なくなり、高周
波特性の悪化を改善することができる。
は、本発明の変形例による保護ダイオードの形成方法の
一部を示す工程遷移図である。本変形例では、前述した
図２（ｄ）に示す工程において、ｐ型半導体層３を形成
後、図４（ａ）に示すように、導通膜５を形成する。次
に、図４（ｂ）に示すように、リフトオフ法により電極
部８を形成する。そして、図４（ｃ）に示すように、電
極部８をエッチングマスクとして基板１の表面をエッチ
ングし、ｐ型半導体層３の側面をエッチングする。これ
により、前述した図１に示すものと同等の構造を有する
保護ダイオードを形成することが可能となる。すなわ
ち、ｐ型半導体層３の側面での寄生容量がなくなるた
め、保護ダイオード事体の寄生容量が少なくなり、高周
波特性の悪化を改善することができる。
【００１７】
【発明の効果】請求項１記載の発明によれば、基板上に
ｎ型半導体層を形成し、前記ｎ型半導体層の一部を露出
させ、該露出部分にｐ型半導体層を形成した後、前記ｎ
型半導体層の一部および前記ｐ型半導体層のエッジ部分
をエッチングすることにより、前記ｐ型半導体層のエッ
ジ部分を露出させ、前記ｐ型半導体層の上部に電極を形
成するようにしたので、ｐ型半導体層のエッジ部分での
寄生容量がなくなるので、保護ダイオード事体の寄生容
量が少なくなり、高周波特性の悪化を改善することがで
きるという利点が得られる。
ｎ型半導体層を形成し、前記ｎ型半導体層の一部を露出
させ、該露出部分にｐ型半導体層を形成した後、前記ｎ
型半導体層の一部および前記ｐ型半導体層のエッジ部分
をエッチングすることにより、前記ｐ型半導体層のエッ
ジ部分を露出させ、前記ｐ型半導体層の上部に電極を形
成するようにしたので、ｐ型半導体層のエッジ部分での
寄生容量がなくなるので、保護ダイオード事体の寄生容
量が少なくなり、高周波特性の悪化を改善することがで
きるという利点が得られる。
【００１８】また、請求項２記載の発明によれば、基板
上にｎ型半導体層を形成し、前記ｎ型半導体層の一部を
露出させ、該露出部分にｐ型半導体層を形成した後、前
記ｐ型半導体層上に電極を形成し、該電極をエッチング
マスクとして前記ｎ型半導体層の一部および前記基板の
表面をエッチングし、前記ｐ型半導体層のエッジ部を露
出させるようにしたので、ｐ型半導体層のエッジ部分で
の寄生容量がなくなるので、保護ダイオード事体の寄生
容量が少なくなり、高周波特性の悪化を改善することが
できるという利点が得られる。
上にｎ型半導体層を形成し、前記ｎ型半導体層の一部を
露出させ、該露出部分にｐ型半導体層を形成した後、前
記ｐ型半導体層上に電極を形成し、該電極をエッチング
マスクとして前記ｎ型半導体層の一部および前記基板の
表面をエッチングし、前記ｐ型半導体層のエッジ部を露
出させるようにしたので、ｐ型半導体層のエッジ部分で
の寄生容量がなくなるので、保護ダイオード事体の寄生
容量が少なくなり、高周波特性の悪化を改善することが
できるという利点が得られる。
【００１９】また、請求項３記載の発明によれば、基板
上に形成されたｎ型半導体層と、前記ｎ型半導体層上に
形成され、エッジ部分が露出したｐ型半導体層と、前記
ｐ型半導体層上に形成された電極とを具備する構造とし
たので、ｐ型半導体層のエッジ部分での寄生容量がなく
なるので、保護ダイオード事体の寄生容量が少なくな
り、高周波特性の悪化を改善することができるという利
点が得られる。
上に形成されたｎ型半導体層と、前記ｎ型半導体層上に
形成され、エッジ部分が露出したｐ型半導体層と、前記
ｐ型半導体層上に形成された電極とを具備する構造とし
たので、ｐ型半導体層のエッジ部分での寄生容量がなく
なるので、保護ダイオード事体の寄生容量が少なくな
り、高周波特性の悪化を改善することができるという利
点が得られる。
【図１】本発明の実施形態による保護ダイオードの構造
を示す断面図である。
を示す断面図である。
【図２】本実施形態による保護ダイオードの形成方法を
説明するための工程遷移図である。
説明するための工程遷移図である。
【図３】本実施形態による保護ダイオードの寄生容量に
ついて説明するための一部断面図である。
ついて説明するための一部断面図である。
【図４】本発明の変形例による保護ダイオードの形成方
法の一部を示す工程遷移図である。
法の一部を示す工程遷移図である。
【図５】従来技術による保護ダイオードの構造を示す断
面図である。
面図である。
【図６】従来技術による保護ダイオードの形成方法を説
明するための工程遷移図である。
明するための工程遷移図である。
【図７】従来技術による保護ダイオードの寄生容量につ
いて説明するための一部断面図である。
いて説明するための一部断面図である。
１……基板、２……ｎ型半導体層、３……ｐ型半導体
層、３ａ，３ｂ……側壁部（エッジ部分）、４……エッ
チング開口部、５……導通膜、６……絶縁膜、８……電
極、９……レジストマスク、１０……レジストマスク、
１１……フリッジレジスト、１３……Ａｒイオン
層、３ａ，３ｂ……側壁部（エッジ部分）、４……エッ
チング開口部、５……導通膜、６……絶縁膜、８……電
極、９……レジストマスク、１０……レジストマスク、
１１……フリッジレジスト、１３……Ａｒイオン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/329 Ｈ０１Ｌ 29/91 Ｆ Ｋ
Claims (3)
- 【請求項１】 基板上にｎ型半導体層を形成するステッ
プと、 前記ｎ型半導体層の一部を露出させるステップと、 前記ｎ型半導体層の露出部分にｐ型半導体層を形成する
ステップと、 前記ｎ型半導体層の一部および前記ｐ型半導体層のエッ
ジ部分をエッチングすることにより、前記ｐ型半導体層
のエッジ部分を露出させるステップと、 前記ｐ型半導体層の上部に電極を形成するステップとを
備えることを特徴とする保護ダイオード製造方法。 - 【請求項２】 基板上にｎ型半導体層を形成するステッ
プと、 前記ｎ型半導体層の一部を露出させるステップと、 前記ｎ型半導体層の露出部分にｐ型半導体層を形成する
ステップと、 前記ｐ型半導体層上に電極を形成するステップと、 前記電極をエッチングマスクとして前記ｎ型半導体層の
一部および前記基板の表面をエッチングし、前記ｐ型半
導体層のエッジ部を露出させるステップとを備えること
を特徴とする保護ダイオード製造方法。 - 【請求項３】 基板上に形成されたｎ型半導体層と、 前記ｎ型半導体層上に形成され、エッジ部分が露出した
ｐ型半導体層と、 前記ｐ型半導体層上に形成された電極とを具備すること
を特徴とする保護ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000380653A JP2002185018A (ja) | 2000-12-14 | 2000-12-14 | 保護ダイオード製造方法および保護ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000380653A JP2002185018A (ja) | 2000-12-14 | 2000-12-14 | 保護ダイオード製造方法および保護ダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002185018A true JP2002185018A (ja) | 2002-06-28 |
Family
ID=18848793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000380653A Pending JP2002185018A (ja) | 2000-12-14 | 2000-12-14 | 保護ダイオード製造方法および保護ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002185018A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186354A (ja) * | 2004-12-15 | 2006-07-13 | Lg Electronics Inc | ジェナーダイオード、その製造方法及びパッケージング方法 |
| US7535056B2 (en) | 2004-03-11 | 2009-05-19 | Yokogawa Electric Corporation | Semiconductor device having a low concentration layer formed outside a drift layer |
-
2000
- 2000-12-14 JP JP2000380653A patent/JP2002185018A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7535056B2 (en) | 2004-03-11 | 2009-05-19 | Yokogawa Electric Corporation | Semiconductor device having a low concentration layer formed outside a drift layer |
| JP2006186354A (ja) * | 2004-12-15 | 2006-07-13 | Lg Electronics Inc | ジェナーダイオード、その製造方法及びパッケージング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100274277B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH0697297A (ja) | コンタクトを有する半導体素子及びその製造方法 | |
| JP2002185018A (ja) | 保護ダイオード製造方法および保護ダイオード | |
| JP3125869B2 (ja) | 半導体装置の製造方法 | |
| US6114217A (en) | Method for forming isolation trenches on a semiconductor substrate | |
| KR100303225B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100243280B1 (ko) | 반도체장치의 게이트패턴 및 그 제조방법 | |
| US6383853B2 (en) | Method of fabricating semiconductor device | |
| JPH0697288A (ja) | 半導体装置の製造方法 | |
| JP2591480B2 (ja) | 半導体装置およびその製造方法 | |
| KR100268863B1 (ko) | 반도체 소자 제조방법 | |
| JP2715877B2 (ja) | 半導体装置の製造方法 | |
| JPH11214678A (ja) | 半導体装置およびその製造方法 | |
| KR100272577B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JPH10261722A (ja) | 半導体装置の製造方法 | |
| JPH06177163A (ja) | 半導体装置の製造方法 | |
| CN116798863A (zh) | 半导体器件的制备方法 | |
| JP2002043317A (ja) | 半導体装置の製造方法 | |
| KR100367741B1 (ko) | 개선된 보더리스 콘택 구조 및 그 제조방법 | |
| KR100220236B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR100312975B1 (ko) | 플라즈마를 이용한 식각공정에서 절연막 파괴를 방지할 수있는 반도체 소자 제조 방법 | |
| JP2828089B2 (ja) | 半導体装置の製造方法 | |
| KR100223825B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR20080062011A (ko) | 반도체 소자의 제조방법 | |
| JPH0235754A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050407 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050407 |