KR100367741B1 - 개선된 보더리스 콘택 구조 및 그 제조방법 - Google Patents
개선된 보더리스 콘택 구조 및 그 제조방법 Download PDFInfo
- Publication number
- KR100367741B1 KR100367741B1 KR10-2000-0050459A KR20000050459A KR100367741B1 KR 100367741 B1 KR100367741 B1 KR 100367741B1 KR 20000050459 A KR20000050459 A KR 20000050459A KR 100367741 B1 KR100367741 B1 KR 100367741B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- insulator
- active region
- substrate
- nitride film
- Prior art date
Links
- 238000000034 method Methods 0.000 title description 5
- 150000004767 nitrides Chemical class 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000012212 insulator Substances 0.000 claims abstract description 20
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 230000004888 barrier function Effects 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 개선된 보더리스 콘택 구조 및 그 제조방법에 관한 것으로, 집적 회로가 형성되어 있는 기판의 단위 소자의 활성영역 사이를 절연 분리시키는 얕은 트렌치 구조의 절연물과, 상기 트렌치 구조의 절연물 내부의 양 측벽 상에 형성된 질화막 측벽과, 상기 기판의 소자 위에 형성되어 있는 층간절연막을 관통하여 상기 활성영역 및 절연물에 접촉하는 콘택을 포함하여 이루어지는 개선된 보더리스 콘택 구조 및 그 제조방법을 제공한다.
Description
본 발명은 개선된 보더리스 콘택 구조 및 그 제조방법에 관한 것으로, 상세하게는 얕은 트렌치 분리 영역에 질화막 측벽이 형성되어 있는 보더리스 콘택 구조에 관한 것이다.
종래에는 집적회로 제조공정에서 콘택이 형성되는 영역 주위로 경계 영역이 설정되도록 설계되었다. 콘택 주위의 경계는 일차적으로 콘택 개구부(opening)가 콘택이 형성될 영역을 지나 확장되지 않도록 하는데 사용된다. 만일 상기와 같은 경계가 형성되지 않는다면 공정상의 변수에 따라 인접한 소자 영역에도 콘택이 형성되어 바람직하지 못한 연결을 초래하기도 한다. 이러한 경우, 필드 산화물이 과잉 식각 (over etch)으로 없어지게 되고 금속에서 기판에 이르는 리키지(leakage) 경로가 형성될 수 있다. 필드 산화물의 과잉 식각은 또한 실리콘 기판의 과잉 식각을 가져올 수도 있다.
콘택창 주위의 경계는 콘택의 적절한 맞춰찍기(registration)와 하부 전도성 소자들의 보호를 보장해주지만, 한정된 회로 면적에서 집적될 수 있는 최대 수를 제한하는 부정적인 효과도 가져온다. 이와는 달리 보더리스(borderless) 콘택은 그 이름에서도 알 수 있듯이 콘택 주위의 경계가 필요없으며, 따라서 향상된 칩 집적도를 가져온다.
보더리스 콘택은 활성영역 및 절연영역을 노출시켜 형성된 컨택으로, 종래의보더리스 콘택 구조의 일예를 도 1a에 나타내었다. 도면을 참조하면, 기판(10) 상에 게이트(11a) 및 게이트 사이드월(11b)로 구성되는 게이트영역(11)이 형성되어 있고, 게이트영역(11) 오른쪽 하부에는 활성영역(12)이 형성되어 있다. 게이트 영역(11), 활성영역(12) 및 필드산화물(13) 위에는 질화막(14)이 증착되어 있고, 상기 질화막(14) 위에는 층간절연막(interlayer dielectric)(15)이 증착되어 있다. 상기 층간절연막(15)의 일부에는 콘택 개구부(16)가 형성되어 기판 상의 활성영역(12) 및 필드산화물(13)을 노출시키고 있다. 상기 콘택 개구부(16)에는 후속되는 공정에서 전도성 물질이 충입된다. 콘택 개구부(16) 형성시 상기 질화막(14)은 질화막과 상기 필드산화물(13)의 식각 선택비가 서로 다른 것을 이용하여 식각장벽(etch stopper)으로 작용한다.
그러나 질화막을 식각장벽으로 사용하게 되면 질화막이 활성 영역에도 증착되어 있으므로 실리콘 기판, 특히 활성영역에 스트레스를 가하게 되고, 따라서 소자특성이 열화된다.
질화막을 식각장벽으로 사용하지 않는 보더리스 콘택 구조의 예를 도 1b에 나타내었다. 이 경우에는 층간절연막(15)에 콘택 개구부(16) 형성시 식각장벽이 없으므로 기판 상의 활성영역(12) 및 필드산화물(13) 과잉 식각된다. 이와 같이 질화막을 식각장벽으로 사용하지 않는 경우에는 식각장벽이 없기 때문에 필드 리세스(recess)되는 문제가 있고, 필드 리세스되는 양만큼 증가하는 접합 리키지(jungtion leakage)를 보상하기 위해서는 추가적으로 이온주입을 실시하여 상기 과잉 식각된 부분에 깊은 접합(deep juntion)을 형성하게 된다. 그러나 이 경우에는 절연(isolation) 특성이 감소되는 문제가 있다.
본 발명은 식각장벽으로 질화막을 사용하면서도 기판에 스트레스를 가하지 않도록 보더리스 콘택 구조를 개선함으로써 소자 특성을 향상시키는데 그 목적이 있다.
도 1a는 종래의 보더리스 콘택 구조의 일예를 도시한 단면도이다.
도 1b는 종래의 보더리스 콘택 구조의 또 다른 예를 도시한 단면도이다.
도 2a 내지 2c는 본 발명에 의한 식각장벽용 질화막 측벽을 형성하는 단계를 나타내는 순서도이다.
도 3은 본 발명에 의한 개선된 보더리스 콘택 구조의 일실시예를 도시한 단면도이다.
*** 도면의 주요부분에 대한 부호의 설명 ***
23:질화막측벽 24:절연물
25:활성역역 26:층간절연막
27:게이트부 28:게이트부
29:콘택 개구부
본 발명은 얕은 트렌치 형태의 절연물 내부에 질화물 측벽을 형성한 개선된 보더리스 컨택 구조를 제공하며, 이에 따라 소자 특성이 향상된다.
구체적으로 본 발명은 집적 회로가 형성되어 있는 기판의 단위 소자의 활성영역 사이를 절연 분리시키는 얕은 트렌치(shallow trench) 구조의 절연물과, 상기 트렌치 구조의 절연물 내부의 양 측벽 상에 형성된 질화막 측벽과, 상기 기판의 소자 위에 형성되어 있는 층간절연막을 관통하여 상기 활성영역 및 절연물에 접촉하는 콘택을 포함하여 이루어지는 개선된 보더리스 콘택 구조를 제공한다.
본 발명에 의하면, 층간절연막 형성 후 콘택을 형성할 때 정렬오차(misalignment)가 발생하여 활성역역에서 벗어나 필드영역에 까지 콘택이 형성되더라도, 얕은 트렌치 형태의 절연물 내부에 형성된 질화물 측벽에 의해 필드영역이 활성영역 보다 낮아지는 것을 방지 할 수 있다.
상기 절연물은 산화막이 사용될 수 있으며, 상기 절연물의 상부는 활성영역보다 높게 형성한다. 절연물이 활성역역 보다 낮게 형성되면 활성영역의 폭이 감소함에 따라 문턱전압이 급격하게 낮아지게 되어 소자 특성이 열화된다. 이와 같이활성영역이 좁아졌을 때 발생하는 협폭효과는 절연물의 상부, 즉 필드 영역을 활성영역 보다 높게 유지함으로써 방지할 수 있게 된다.
본 발명은 보더리스 콘택 공정시 필드 산화막의 식각장벽(etch stopper)으로 질화막을 사용하지만, 상기 질화막이 필드 영역 안쪽에만 존재하도록 함으로써, 질화막이 활성영역에도 존재할 경우 질화막에 의해 실리콘 기판에 가해지는 스트레스(stress)에 의한 소자특성의 열화를 개선한다.
이하 도면을 참조하며 본 발명의 일실시예에 대하여 구체적으로 설명한다.
도 2a 내지 2c는 본 발명에 의한 식각장벽용 질화막 측벽을 형성하는 단계를 나타내는 순서도이다.
도 2a는 기판(20) 위에 포토리지스트(21)를 도포한 후, 상기 포토리지스트의 일부를 노출시키고, 상기 포토리지스트가 노출된 영역의 기판을 식각하여 얕은 트렌치(22)를 형성하는 단계를 도시한다.
그 다음, 도 2b에 도시된 바와 같이, 상기 얕은 트렌치(22)의 양 측벽에 질화막 측벽(23)을 형성한다.
도 2c는 상기 절연물(24)을 충진시킨 후, CMP에 의해 절연물을 식각하는 단계를 나타내며, 상기 절연물의 식각시 절연물의 상부가 활성영역 보다 높게 유지되도록 한다.
상기 질화막 측벽 형성전, 기판과 질화막 측벽간의 스트레스를 완화시키기 위하여 트렌치 구조 내부에 200Å 이하의 얇은 산화막을 형성시키는 단계를 추가할 수 있다.
얕은 트렌치 내부에 질화막 측벽을 형성하고 절연물을 충진시킨 후에는 포토리지스트를 제거한다. 그 다음, 기판 상에 게이트부(27, 28) 및 활성영역(25)을 형성하고, 상기 게이트부(27, 28), 활성영역(25) 및 얕은 트렌치 내의 절연물(24) 위에 층간절연막(26)을 증착한다. 상기 질화막 측벽(23)을 식각장벽으로 사용하여 상기 층간절연막(26)에 콘택 개구부(29)를 형성하고, 상기 콘택 개구부에 전도성 물질을 충진시켜 보더리스 콘택 구조를 완성한다. 도 3은 본 발명에 의한 개선된 보더리스 콘택 구조의 일실시예를 도시한 단면도이다.
본 발명에 의하면 보더리스 콘택 공정시 필드 산화막의 식각장벽으로 사용되는 질화막이 필드 영역 안쪽에만 존재하도록 함으로써 질화막이 실리콘 기판에 가하는 스트레스에 의한 소자특성의 열화를 개선한다. 즉 식각장벽으로 필드산화막의 측벽에만 형성된 질화막은 활성영역에 가해지는 스트레스량을 줄여 소자특성 및 신뢰성을 크게 향상시킨다.
Claims (2)
- 집적 회로가 형성되어 있는 기판의 단위 소자의 활성영역 사이를 절연 분리시키는 얕은 트렌치(shallow trench) 구조의 절연물과,상기 트렌치 구조의 절연물 내부의 양 측벽 상에 형성된 질화막 측벽과,상기 기판의 소자 위에 형성되어 있는 층간절연막을 관통하여 상기 활성영역 및 절연물에 접촉하는 콘택을 포함하여 이루어지는 개선된 보더리스 콘택 구조.
- 기판을 격리영역이 형성될 제 1 영역과, 게이트부 및 활성영역이 형성될 제 2 영역으로 구분하고,상기 기판 위에 포토리지스트를 도포한 후, 상기 제 1 영역에 대응하는 포토리지스트를 노출시키고,상기 포토리지스트가 노출된 제 1 영역의 기판을 식각하여 얕은 트렌치를 형성하고,상기 얕은 트렌치의 양 측벽에 질화막 측벽을 형성하고,상기 얕은 트렌치에, 절연물의 상부가 상기 제 2 영역보다 높아지도록 절연물을 충진하여 격리영역을 형성하고,상기 포토리지스트를 제거한 후, 상기 제 2 영역에 게이트부 및 활성영역을 형성하고,상기 게이트부, 활성영역 및 얕은 트렌치 위에 층간절연막을 증착하고,상기 질화막 측벽을 식각장벽으로 사용하여 상기 층간절연막에 콘택 개구부를 형성하고,상기 콘택 개구부에 전도성 물질을 충진시키는 단계를 포함하여 이루어지는 개선된 보더리스 콘택 구조 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0050459A KR100367741B1 (ko) | 2000-08-29 | 2000-08-29 | 개선된 보더리스 콘택 구조 및 그 제조방법 |
| US09/939,594 US20020024103A1 (en) | 2000-08-29 | 2001-08-28 | Structure of borderless contact and fabricating method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0050459A KR100367741B1 (ko) | 2000-08-29 | 2000-08-29 | 개선된 보더리스 콘택 구조 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020017248A KR20020017248A (ko) | 2002-03-07 |
| KR100367741B1 true KR100367741B1 (ko) | 2003-01-10 |
Family
ID=19685879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0050459A KR100367741B1 (ko) | 2000-08-29 | 2000-08-29 | 개선된 보더리스 콘택 구조 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020024103A1 (ko) |
| KR (1) | KR100367741B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010053647A (ko) * | 1999-12-01 | 2001-07-02 | 박종섭 | 반도체장치의 콘택 형성방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5130268A (en) * | 1991-04-05 | 1992-07-14 | Sgs-Thomson Microelectronics, Inc. | Method for forming planarized shallow trench isolation in an integrated circuit and a structure formed thereby |
-
2000
- 2000-08-29 KR KR10-2000-0050459A patent/KR100367741B1/ko not_active IP Right Cessation
-
2001
- 2001-08-28 US US09/939,594 patent/US20020024103A1/en not_active Abandoned
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010053647A (ko) * | 1999-12-01 | 2001-07-02 | 박종섭 | 반도체장치의 콘택 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020024103A1 (en) | 2002-02-28 |
| KR20020017248A (ko) | 2002-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5766823A (en) | Method of manufacturing semiconductor devices | |
| KR19990057943A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR100278996B1 (ko) | 반도체장치의 콘택 형성방법 | |
| KR100281124B1 (ko) | 반도체소자 및 그의 제조방법 | |
| US6723615B2 (en) | Semiconductor device and method of fabricating the same | |
| KR100377833B1 (ko) | 보더리스 콘택 구조를 갖는 반도체 장치 및 그 제조방법 | |
| US7060575B2 (en) | Semiconductor device having transistor and method of manufacturing the same | |
| US5705440A (en) | Methods of fabricating integrated circuit field effect transistors having reduced-area device isolation regions | |
| KR100367741B1 (ko) | 개선된 보더리스 콘택 구조 및 그 제조방법 | |
| KR100244426B1 (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| JP3001588B2 (ja) | 半導体装置およびその製造方法 | |
| US6696743B1 (en) | Semiconductor transistor having gate electrode and/or gate wiring | |
| US6767776B2 (en) | Semiconductor device, and method for manufacturing the same | |
| JPH1167893A (ja) | 半導体装置及びその製造方法 | |
| JPH0897210A (ja) | 半導体装置及びその製造方法 | |
| KR100506050B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100200697B1 (ko) | 가드링을 구비하는 반도체장치 및 이를 이용한 콘택트 형성방법 | |
| KR100281889B1 (ko) | 필드 실드 분리영역을 갖는 반도체장치 및 그 제조방법 | |
| KR100309816B1 (ko) | 플래쉬메모리소자의제조방법 | |
| KR100307296B1 (ko) | 반도체장치의 콘택 형성방법 | |
| KR970005703B1 (ko) | 트렌치형 소자분리 구조를 갖는 반도체 장치 및 그 제조 방법 | |
| KR101012438B1 (ko) | 반도체 소자의 제조방법 | |
| KR20000039307A (ko) | 반도체장치의 콘택 형성방법 | |
| KR0147770B1 (ko) | 반도체 장치 제조방법 | |
| KR100258202B1 (ko) | 반도체 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081125 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |