JP3981324B2 - 双方向ツェナーダイオード - Google Patents
双方向ツェナーダイオード Download PDFInfo
- Publication number
- JP3981324B2 JP3981324B2 JP2002346708A JP2002346708A JP3981324B2 JP 3981324 B2 JP3981324 B2 JP 3981324B2 JP 2002346708 A JP2002346708 A JP 2002346708A JP 2002346708 A JP2002346708 A JP 2002346708A JP 3981324 B2 JP3981324 B2 JP 3981324B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- conductivity type
- zener diode
- semiconductor substrate
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、回路に並列に接続され、回路の動作には異常がなく、いずれかの端子側からサージなどが入った場合には、そのサージを放電させることができる双方向ツェナーダイオードに関する。さらに詳しくは、片方向のツェナーダイオードと同じプロセスで同様に製造することができる双方向ツェナーダイオードに関する。
【０００２】
【従来の技術】
従来の双方向ツェナーダイオードは、たとえば図３（ａ）に示されるような構造になっている。すなわち、たとえばｎ-形半導体基板２１の両面からｐ形の拡散領域２２、２３が形成され、その拡散領域２２、２３のそれぞれに銀バンプ電極２４、２５が形成されることにより構成されている。なお２６は、絶縁膜である。
【０００３】
このような半導体基板２１の表裏両面に拡散領域を形成するタイプでは、半導体基板２１の両面にパターニングをし、拡散処理をする必要があるため、作業工程が増大してコスト高になると共に、ウェハプロセス終了後に半導体基板の裏面を研磨して薄くし小形化を図るということができず、小形で薄型のパッケージに対応できないという問題がある。さらに、電極２４、２５についても、ダイオードチップの表裏両面に電極が形成されるため、Ａｌメタル電極ではなく、銀バンプを使用して、図３（ｂ）に示されるように、両方向から挟み込むガラスタイプしか実現できない。なお、図３（ｂ）において、２７は外部リード、２８はガラス管である。
【０００４】
一方、図４に断面説明図が示されるように、ｎ形の半導体基板２１の一面側に２つのｐ形拡散領域２２、２３を形成し、その２つの拡散領域をリードフレームの２つのリード２９、３０に直接ハンダ付けすることにより２つのダイオードを逆方向に接続する構造の半導体装置が開示されている（たとえば特許文献１参照）。このような構造であれば、半導体基板２１の一表面側のみに２つの拡散領域を形成して双方向ツェナーダイオードを構成することができるため、ウェハ工程での製造工程が簡単であると共に、半導体基板裏面を研磨して薄型化を図ることもできる。なお、図４で３１はリードと拡散領域とを電気的に接続すると共に半導体チップを固着するハンダ層、３２は樹脂モールド部である。
【０００５】
【特許文献１】
特開平７−２５４６２０号公報（図１）
【０００６】
【発明が解決しようとする課題】
しかし、通常の一方向のツェナーダイオードは、半導体基板の表面側と裏面側とに両電極が形成され、リードフレームの一つの第１リード上にダイボンディングすることにより一方の電極が第１リードと電気的に接続され、他方の電極はリードフレームの第２リードとワイヤボンディングする構造になっているため、その組立プロセスが異なり、組立作業が煩雑になるという問題がある。さらに、小形で狭い間隔で形成された拡散領域にそれぞれ接続される２つの電極をリードフレーム上にフェースダウンでハンダ付けなどにより接続するため、両者の接触の危険性があり信頼性が低下するという問題がある。
【０００７】
本発明は、このような問題を解決するためになされたもので、従来の一方向ツェナーダイオードと同様に、基板の両面に２つの電極が形成されながら、２つのダイオードを基板の表面側に形成し、ダイボンディングとワイヤボンディングとによりリードフレーム上にマウントし得る双方向のツェナーダイオードを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明による双方向のツェナーダイオードは、第１導電形半導体基板と、該第１導電形半導体基板表面にエピタキシャル成長される第２導電形半導体層と、該第２導電形半導体層表面に所定間隔で設けられる第１導電形の第１拡散領域および第２拡散領域と、該第１拡散領域および第２拡散領域の外周部に、該第１拡散領域および第２拡散領域と接触しないように設けられ、前記第２導電形半導体層の表面から前記第１導電形半導体基板に達する第１導電形のアイソレーション拡散領域と、前記第１拡散領域と前記アイソレーション拡散領域とを電気的に接続し、前記第２導電形半導体層上に絶縁膜を介して設けられる金属膜からなる接続電極とを具備している。
【０００９】
この構造にすることにより、半導体基板表面に、たとえばｐｎｐ接合の双方向ツェナーダイオードが形成されながら、その一方のｐ形領域は直接その表面にワイヤボンディングでき、他方のｐ形領域はアイソレーション拡散領域を介して半導体基板裏面に電気的に接続され、従来の一方向のツェナーダイオードと同様に、半導体チップの上下両面に電極を形成することができる。その結果、従来の一方向ツェナーダイオードと同じリードフレームを用いて、同じパッケージでダイボンディングとワイヤボンディングとにより組み立てることができ、製造工程および部品管理システムを非常に簡略化することができる。
【００１０】
具体的には、前記半導体基板裏面がリードフレームの第１リード上に電気的に接続してダイボンディングされ、前記第２拡散領域がワイヤボンディングにより前記リードフレームの第２リードと電気的に接続され、その周囲を樹脂によりモールドして、リードをフォーミングすることにより表面実装型の双方向ツェナーダイオードが得られる。
【００１１】
【発明の実施の形態】
つぎに、本発明の双方向ツェナーダイオードについて、図面を参照しながら説明をする。本発明による双方向ツェナーダイオードは、その一実施形態の断面説明図が図１に示されるように、第１導電形（たとえばｐ+形）半導体基板１の表面に第２導電形（たとえばｎ-形）半導体層２が、たとえばエピタキシャル成長により設けられ、そのｎ-形半導体層２表面に所定間隔でｐ形の第１拡散領域３および第２拡散領域４が設けられている。そして、第１拡散領域３および第２拡散領域４の外周部にｎ-形半導体層２の表面からｐ+形半導体基板１に達する第１導電形（ｐ形）のアイソレーション拡散領域５が形成され、第１拡散領域３とアイソレーション拡散領域５とが接続電極６により電気的に接続されている。
【００１２】
半導体基板１は、通常のシリコンなどからなる半導体基板が用いられ、たとえばｐ形の高不純物濃度の基板が用いられ、その表面に所望のツェナー電圧が得られる不純物濃度のｎ-形半導体層２が２０〜２５μｍ程度の厚さにエピタキシャル成長されている。すなわち、この半導体層２の不純物濃度は、第１拡散領域３および第２拡散領域４の不純物濃度との差によりツェナー電圧（ツェナー降伏電圧）が定まり、所望のツェナー電圧が得られるように、この両者の不純物濃度の差が調整される。しかし、第１拡散領域３および第２拡散領域４の不純物濃度は、電極用の金属膜とオーミックコンタクトを得る必要があり、自由にはその不純物濃度を設定することはできず、この半導体層２は、通常３×１０18〜５×１０18ｃｍ-3程度の低不純物濃度に形成される。
【００１３】
チップの外周部に相当する部分には、ｎ-形半導体層２の表面から半導体基板１に達するアイソレーション拡散領域５が、たとえばボロンの拡散などにより不純物濃度が１×１０18〜１×１０19ｃｍ-3程度に形成されている。そして、ｎ-形半導体層２の表面には、ｐｎｐ接合を形成するためのｐ形の第１および第２拡散領域３、４が形成されている。この第１および第２拡散領域３、４は、半導体層２の表面に図示しないＳｉＯ2膜などの所定の領域を開口したマスクを設け、ボロンなどを拡散することにより、不純物濃度が１×１０19〜１×１０20ｃｍ-3程度で、０.５〜１μｍ程度の深さに形成される。
【００１４】
第１および第２拡散領域３、４が形成されたｎ-形半導体層２の表面には、ＳｉＯ2などからなる絶縁膜９が設けられ、その絶縁膜９をパターニングすることにより、第１拡散領域３、第２拡散領域４およびアイソレーション拡散領域５のコンタクト部を露出させ、その表面にＡｌなどからなる金属膜が真空蒸着などにより設けられ、パターニングすることにより、第１拡散領域３とアイソレーション拡散領域５と接続する接続電極６および第２拡散領域４上に第２電極８が形成されている。また、半導体基板１の裏面が研磨され、半導体基板１の厚さが１００〜２００μｍ程度の厚さにした後に、半導体基板１の裏面にも真空蒸着などにより、Ａｕなどからなる金属膜を形成して、第１電極７が形成されている。すなわち、第１拡散領域３が、接続電極６、アイソレーション拡散領域５、半導体基板１を介して、半導体基板１の裏面に形成される第１電極７と電気的に接続されている。その後、アイソレーション拡散領域５の部分でダイシングをしてチップ化することにより、図１に示される双方向ツェナーダイオードのチップ１０が形成される。
【００１５】
このチップ１０は、図２に示されるように、リードフレームの第１リード１１上にダイボンディングされることによりチップ１０の第１電極７と第１リード１１とが電気的にも接続され、また、チップ１０の第２電極８は、金線などのワイヤ１３によりリードフレームの第２リード１２と電気的に接続されている。そしてその周囲がモールドされて樹脂パッケージ１４が形成され、各リードがリードフレームから切り離され、所望の形状にリードフォーミングがなされることにより、従来の片方向ツェナーダイオードと同じリードフレームを用いながら、また、同じ製造工程で双方向ツェナーダイオードを製造することができる。
【００１６】
本発明のツェナーダイオードによれば、たとえば第２リード１２側からサージなどの過大な電圧が入力されると、図１に白抜き矢印で示されるように、ワイヤ１３から、ｐｎｐ接合部を経て、接続電極６、アイソレーション拡散領域５および半導体基板１を経て第１リード１１側に流れ、この双方向ツェナーダイオードが並列に接続される回路をサージなどから保護することができる。また、第１リード１１側からサージなどが入力される場合でも、全く逆方向にサージなどを放出し、回路を保護することができる。一方、このツェナーダイオードが接続される回路は、このツェナーダイオードのツェナー電圧より低い電圧で動作するようにツェナー電圧が設定されているため、動作電圧がショートされることはなく、ツェナーダイオードがない場合と同様に動作する。すなわち、この双方向ツェナーダイオードは、いずれの方向に対しても、逆方向のダイオードが接続されていることになり、サージなどの過大な入力がどちらからなされる場合でも、回路を保護することができる。
【００１７】
本発明の双方向ツェナーダイオードによれば、半導体層の一面側に２つの異なる導電形の拡散領域が形成されることにより、双方向ツェナーダイオードが形成されているため、製造工程が両面フローではなく、片面フローでよく、非常に製造工程が簡単である。その結果、ツェナー電圧を制御しやすく、所望のツェナー電圧で、かつ、ツェナー電圧の等しい双方向のダイオードを得ることができると共に、薄型化が可能となり超小型化が可能となる。しかも、接続電極およびアイソレーション拡散領域を介して、第１拡散領域が半導体基板と接続され、第１電極が半導体基板裏面に形成されているため、従来の片方向ツェナーダイオードと同様にダイボンディングとワイヤボンディングによりリードフレームにマウントすることができ、プロセスの共通化を図りながら製造することができる。
【００１８】
【発明の効果】
本発明によれば、双方向ツェナーダイオードを一表面側のみのウェハプロセスにより製造することができると共に、ダイボンディングとワイヤボンディングとにより製造することができる。その結果、超小型で、従来の片方向ツェナーダイオードと同じパッケージで双方向ツェナーダイオードを得ることができ、非常に安価で信頼性の高い双方向ツェナーダイオードが得られる。
【図面の簡単な説明】
【図１】本発明による双方向ツェナーダイオードのチップの断面説明図である。
【図２】図１のチップをパッケージ化した構造の断面説明図である。
【図３】従来の双方向ツェナーダイオードの断面説明図である。
【図４】図３のチップをパッケージ化したときの断面説明図である。
【符号の説明】
１ 半導体基板
２ 半導体層
３ 第１拡散領域
４ 第２拡散領域
５ アイソレーション拡散領域
６ 接続電極
７ 第１電極
８ 第２電極
１０ チップ
１１ 第１リード
１２ 第２リード
【発明の属する技術分野】
本発明は、回路に並列に接続され、回路の動作には異常がなく、いずれかの端子側からサージなどが入った場合には、そのサージを放電させることができる双方向ツェナーダイオードに関する。さらに詳しくは、片方向のツェナーダイオードと同じプロセスで同様に製造することができる双方向ツェナーダイオードに関する。
【０００２】
【従来の技術】
従来の双方向ツェナーダイオードは、たとえば図３（ａ）に示されるような構造になっている。すなわち、たとえばｎ-形半導体基板２１の両面からｐ形の拡散領域２２、２３が形成され、その拡散領域２２、２３のそれぞれに銀バンプ電極２４、２５が形成されることにより構成されている。なお２６は、絶縁膜である。
【０００３】
このような半導体基板２１の表裏両面に拡散領域を形成するタイプでは、半導体基板２１の両面にパターニングをし、拡散処理をする必要があるため、作業工程が増大してコスト高になると共に、ウェハプロセス終了後に半導体基板の裏面を研磨して薄くし小形化を図るということができず、小形で薄型のパッケージに対応できないという問題がある。さらに、電極２４、２５についても、ダイオードチップの表裏両面に電極が形成されるため、Ａｌメタル電極ではなく、銀バンプを使用して、図３（ｂ）に示されるように、両方向から挟み込むガラスタイプしか実現できない。なお、図３（ｂ）において、２７は外部リード、２８はガラス管である。
【０００４】
一方、図４に断面説明図が示されるように、ｎ形の半導体基板２１の一面側に２つのｐ形拡散領域２２、２３を形成し、その２つの拡散領域をリードフレームの２つのリード２９、３０に直接ハンダ付けすることにより２つのダイオードを逆方向に接続する構造の半導体装置が開示されている（たとえば特許文献１参照）。このような構造であれば、半導体基板２１の一表面側のみに２つの拡散領域を形成して双方向ツェナーダイオードを構成することができるため、ウェハ工程での製造工程が簡単であると共に、半導体基板裏面を研磨して薄型化を図ることもできる。なお、図４で３１はリードと拡散領域とを電気的に接続すると共に半導体チップを固着するハンダ層、３２は樹脂モールド部である。
【０００５】
【特許文献１】
特開平７−２５４６２０号公報（図１）
【０００６】
【発明が解決しようとする課題】
しかし、通常の一方向のツェナーダイオードは、半導体基板の表面側と裏面側とに両電極が形成され、リードフレームの一つの第１リード上にダイボンディングすることにより一方の電極が第１リードと電気的に接続され、他方の電極はリードフレームの第２リードとワイヤボンディングする構造になっているため、その組立プロセスが異なり、組立作業が煩雑になるという問題がある。さらに、小形で狭い間隔で形成された拡散領域にそれぞれ接続される２つの電極をリードフレーム上にフェースダウンでハンダ付けなどにより接続するため、両者の接触の危険性があり信頼性が低下するという問題がある。
【０００７】
本発明は、このような問題を解決するためになされたもので、従来の一方向ツェナーダイオードと同様に、基板の両面に２つの電極が形成されながら、２つのダイオードを基板の表面側に形成し、ダイボンディングとワイヤボンディングとによりリードフレーム上にマウントし得る双方向のツェナーダイオードを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明による双方向のツェナーダイオードは、第１導電形半導体基板と、該第１導電形半導体基板表面にエピタキシャル成長される第２導電形半導体層と、該第２導電形半導体層表面に所定間隔で設けられる第１導電形の第１拡散領域および第２拡散領域と、該第１拡散領域および第２拡散領域の外周部に、該第１拡散領域および第２拡散領域と接触しないように設けられ、前記第２導電形半導体層の表面から前記第１導電形半導体基板に達する第１導電形のアイソレーション拡散領域と、前記第１拡散領域と前記アイソレーション拡散領域とを電気的に接続し、前記第２導電形半導体層上に絶縁膜を介して設けられる金属膜からなる接続電極とを具備している。
【０００９】
この構造にすることにより、半導体基板表面に、たとえばｐｎｐ接合の双方向ツェナーダイオードが形成されながら、その一方のｐ形領域は直接その表面にワイヤボンディングでき、他方のｐ形領域はアイソレーション拡散領域を介して半導体基板裏面に電気的に接続され、従来の一方向のツェナーダイオードと同様に、半導体チップの上下両面に電極を形成することができる。その結果、従来の一方向ツェナーダイオードと同じリードフレームを用いて、同じパッケージでダイボンディングとワイヤボンディングとにより組み立てることができ、製造工程および部品管理システムを非常に簡略化することができる。
【００１０】
具体的には、前記半導体基板裏面がリードフレームの第１リード上に電気的に接続してダイボンディングされ、前記第２拡散領域がワイヤボンディングにより前記リードフレームの第２リードと電気的に接続され、その周囲を樹脂によりモールドして、リードをフォーミングすることにより表面実装型の双方向ツェナーダイオードが得られる。
【００１１】
【発明の実施の形態】
つぎに、本発明の双方向ツェナーダイオードについて、図面を参照しながら説明をする。本発明による双方向ツェナーダイオードは、その一実施形態の断面説明図が図１に示されるように、第１導電形（たとえばｐ+形）半導体基板１の表面に第２導電形（たとえばｎ-形）半導体層２が、たとえばエピタキシャル成長により設けられ、そのｎ-形半導体層２表面に所定間隔でｐ形の第１拡散領域３および第２拡散領域４が設けられている。そして、第１拡散領域３および第２拡散領域４の外周部にｎ-形半導体層２の表面からｐ+形半導体基板１に達する第１導電形（ｐ形）のアイソレーション拡散領域５が形成され、第１拡散領域３とアイソレーション拡散領域５とが接続電極６により電気的に接続されている。
【００１２】
半導体基板１は、通常のシリコンなどからなる半導体基板が用いられ、たとえばｐ形の高不純物濃度の基板が用いられ、その表面に所望のツェナー電圧が得られる不純物濃度のｎ-形半導体層２が２０〜２５μｍ程度の厚さにエピタキシャル成長されている。すなわち、この半導体層２の不純物濃度は、第１拡散領域３および第２拡散領域４の不純物濃度との差によりツェナー電圧（ツェナー降伏電圧）が定まり、所望のツェナー電圧が得られるように、この両者の不純物濃度の差が調整される。しかし、第１拡散領域３および第２拡散領域４の不純物濃度は、電極用の金属膜とオーミックコンタクトを得る必要があり、自由にはその不純物濃度を設定することはできず、この半導体層２は、通常３×１０18〜５×１０18ｃｍ-3程度の低不純物濃度に形成される。
【００１３】
チップの外周部に相当する部分には、ｎ-形半導体層２の表面から半導体基板１に達するアイソレーション拡散領域５が、たとえばボロンの拡散などにより不純物濃度が１×１０18〜１×１０19ｃｍ-3程度に形成されている。そして、ｎ-形半導体層２の表面には、ｐｎｐ接合を形成するためのｐ形の第１および第２拡散領域３、４が形成されている。この第１および第２拡散領域３、４は、半導体層２の表面に図示しないＳｉＯ2膜などの所定の領域を開口したマスクを設け、ボロンなどを拡散することにより、不純物濃度が１×１０19〜１×１０20ｃｍ-3程度で、０.５〜１μｍ程度の深さに形成される。
【００１４】
第１および第２拡散領域３、４が形成されたｎ-形半導体層２の表面には、ＳｉＯ2などからなる絶縁膜９が設けられ、その絶縁膜９をパターニングすることにより、第１拡散領域３、第２拡散領域４およびアイソレーション拡散領域５のコンタクト部を露出させ、その表面にＡｌなどからなる金属膜が真空蒸着などにより設けられ、パターニングすることにより、第１拡散領域３とアイソレーション拡散領域５と接続する接続電極６および第２拡散領域４上に第２電極８が形成されている。また、半導体基板１の裏面が研磨され、半導体基板１の厚さが１００〜２００μｍ程度の厚さにした後に、半導体基板１の裏面にも真空蒸着などにより、Ａｕなどからなる金属膜を形成して、第１電極７が形成されている。すなわち、第１拡散領域３が、接続電極６、アイソレーション拡散領域５、半導体基板１を介して、半導体基板１の裏面に形成される第１電極７と電気的に接続されている。その後、アイソレーション拡散領域５の部分でダイシングをしてチップ化することにより、図１に示される双方向ツェナーダイオードのチップ１０が形成される。
【００１５】
このチップ１０は、図２に示されるように、リードフレームの第１リード１１上にダイボンディングされることによりチップ１０の第１電極７と第１リード１１とが電気的にも接続され、また、チップ１０の第２電極８は、金線などのワイヤ１３によりリードフレームの第２リード１２と電気的に接続されている。そしてその周囲がモールドされて樹脂パッケージ１４が形成され、各リードがリードフレームから切り離され、所望の形状にリードフォーミングがなされることにより、従来の片方向ツェナーダイオードと同じリードフレームを用いながら、また、同じ製造工程で双方向ツェナーダイオードを製造することができる。
【００１６】
本発明のツェナーダイオードによれば、たとえば第２リード１２側からサージなどの過大な電圧が入力されると、図１に白抜き矢印で示されるように、ワイヤ１３から、ｐｎｐ接合部を経て、接続電極６、アイソレーション拡散領域５および半導体基板１を経て第１リード１１側に流れ、この双方向ツェナーダイオードが並列に接続される回路をサージなどから保護することができる。また、第１リード１１側からサージなどが入力される場合でも、全く逆方向にサージなどを放出し、回路を保護することができる。一方、このツェナーダイオードが接続される回路は、このツェナーダイオードのツェナー電圧より低い電圧で動作するようにツェナー電圧が設定されているため、動作電圧がショートされることはなく、ツェナーダイオードがない場合と同様に動作する。すなわち、この双方向ツェナーダイオードは、いずれの方向に対しても、逆方向のダイオードが接続されていることになり、サージなどの過大な入力がどちらからなされる場合でも、回路を保護することができる。
【００１７】
本発明の双方向ツェナーダイオードによれば、半導体層の一面側に２つの異なる導電形の拡散領域が形成されることにより、双方向ツェナーダイオードが形成されているため、製造工程が両面フローではなく、片面フローでよく、非常に製造工程が簡単である。その結果、ツェナー電圧を制御しやすく、所望のツェナー電圧で、かつ、ツェナー電圧の等しい双方向のダイオードを得ることができると共に、薄型化が可能となり超小型化が可能となる。しかも、接続電極およびアイソレーション拡散領域を介して、第１拡散領域が半導体基板と接続され、第１電極が半導体基板裏面に形成されているため、従来の片方向ツェナーダイオードと同様にダイボンディングとワイヤボンディングによりリードフレームにマウントすることができ、プロセスの共通化を図りながら製造することができる。
【００１８】
【発明の効果】
本発明によれば、双方向ツェナーダイオードを一表面側のみのウェハプロセスにより製造することができると共に、ダイボンディングとワイヤボンディングとにより製造することができる。その結果、超小型で、従来の片方向ツェナーダイオードと同じパッケージで双方向ツェナーダイオードを得ることができ、非常に安価で信頼性の高い双方向ツェナーダイオードが得られる。
【図面の簡単な説明】
【図１】本発明による双方向ツェナーダイオードのチップの断面説明図である。
【図２】図１のチップをパッケージ化した構造の断面説明図である。
【図３】従来の双方向ツェナーダイオードの断面説明図である。
【図４】図３のチップをパッケージ化したときの断面説明図である。
【符号の説明】
１ 半導体基板
２ 半導体層
３ 第１拡散領域
４ 第２拡散領域
５ アイソレーション拡散領域
６ 接続電極
７ 第１電極
８ 第２電極
１０ チップ
１１ 第１リード
１２ 第２リード
Claims (2)
- 第１導電形半導体基板と、該第１導電形半導体基板表面にエピタキシャル成長される第２導電形半導体層と、該第２導電形半導体層表面に所定間隔で設けられる第１導電形の第１拡散領域および第２拡散領域と、該第１拡散領域および第２拡散領域の外周部に、該第１拡散領域および第２拡散領域と接触しないように設けられ、前記第２導電形半導体層の表面から前記第１導電形半導体基板に達する第１導電形のアイソレーション拡散領域と、前記第１拡散領域と前記アイソレーション拡散領域とを電気的に接続し、前記第２導電形半導体層上に絶縁膜を介して設けられる金属膜からなる接続電極とを具備する双方向ツェナーダイオード。
- 前記半導体基板裏面がリードフレームの第１リード上に電気的に接続してダイボンディングされ、前記第２拡散領域がワイヤボンディングにより前記リードフレームの第２リードと電気的に接続されてなる請求項１記載の双方向ツェナーダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002346708A JP3981324B2 (ja) | 2002-11-29 | 2002-11-29 | 双方向ツェナーダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002346708A JP3981324B2 (ja) | 2002-11-29 | 2002-11-29 | 双方向ツェナーダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004179572A JP2004179572A (ja) | 2004-06-24 |
| JP3981324B2 true JP3981324B2 (ja) | 2007-09-26 |
Family
ID=32707509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002346708A Expired - Fee Related JP3981324B2 (ja) | 2002-11-29 | 2002-11-29 | 双方向ツェナーダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3981324B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100631521B1 (ko) | 2004-04-17 | 2006-10-11 | 엘지전자 주식회사 | 발광 장치 와 그의 제조방법 |
| EP1672701B1 (en) | 2004-12-15 | 2012-02-15 | LG Electronics, Inc. | Method for fabricating and packaging Zener diodes |
| JP4856419B2 (ja) * | 2005-11-29 | 2012-01-18 | ルネサスエレクトロニクス株式会社 | 双方向プレーナ型ダイオード |
| CN104769691A (zh) | 2012-11-02 | 2015-07-08 | 罗姆股份有限公司 | 片状电容器、电路组件以及电子设备 |
| JP5633663B1 (ja) * | 2013-01-23 | 2014-12-03 | 株式会社村田製作所 | 薄膜キャパシタとツエナーダイオードの複合電子部品およびその製造方法 |
-
2002
- 2002-11-29 JP JP2002346708A patent/JP3981324B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004179572A (ja) | 2004-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6054716A (en) | Semiconductor light emitting device having a protecting device | |
| US9859261B2 (en) | Photo-sensitive silicon package embedding self-powered electronic system | |
| EP1605508A2 (en) | Surface-mount chip-scale package | |
| JPH07193070A (ja) | 化合物半導体装置 | |
| JPH10242383A (ja) | 半導体装置 | |
| JP3981324B2 (ja) | 双方向ツェナーダイオード | |
| JP3895884B2 (ja) | 半導体装置 | |
| JP2007207796A (ja) | 半導体装置の製造方法 | |
| JP3500015B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003077930A (ja) | 半導体装置及びその製造方法 | |
| JP3375560B2 (ja) | 半導体装置 | |
| JP2007116058A (ja) | 半導体装置 | |
| JP2007027654A (ja) | 半導体装置 | |
| JP4017625B2 (ja) | 半導体装置の製造方法 | |
| KR100722322B1 (ko) | 반도체 패키지 | |
| JP3500016B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000277463A (ja) | 半導体装置 | |
| JPH1012651A (ja) | 半導体装置 | |
| JP3639390B2 (ja) | 半導体装置 | |
| JP4839107B2 (ja) | 半導体装置の製造方法 | |
| JPH10284755A (ja) | フォトカプラ | |
| JP2007073987A (ja) | 半導体モジュール | |
| JP4574624B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH10242085A (ja) | 半導体装置の製造方法 | |
| JP2005158981A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070629 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3981324 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |