JP5633663B1 - 薄膜キャパシタとツエナーダイオードの複合電子部品およびその製造方法 - Google Patents
薄膜キャパシタとツエナーダイオードの複合電子部品およびその製造方法 Download PDFInfo
- Publication number
- JP5633663B1 JP5633663B1 JP2014531793A JP2014531793A JP5633663B1 JP 5633663 B1 JP5633663 B1 JP 5633663B1 JP 2014531793 A JP2014531793 A JP 2014531793A JP 2014531793 A JP2014531793 A JP 2014531793A JP 5633663 B1 JP5633663 B1 JP 5633663B1
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- substrate
- film capacitor
- zener diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 112
- 239000003990 capacitor Substances 0.000 title claims abstract description 78
- 239000002131 composite material Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000000034 method Methods 0.000 title description 37
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 239000013078 crystal Substances 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 12
- 239000007772 electrode material Substances 0.000 claims description 7
- 239000003989 dielectric material Substances 0.000 claims description 5
- 229910000510 noble metal Inorganic materials 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 173
- 238000000605 extraction Methods 0.000 description 29
- 229910004298 SiO 2 Inorganic materials 0.000 description 27
- 239000004642 Polyimide Substances 0.000 description 24
- 229920001721 polyimide Polymers 0.000 description 24
- 230000008569 process Effects 0.000 description 18
- 239000011241 protective layer Substances 0.000 description 12
- 239000012535 impurity Substances 0.000 description 11
- 239000012298 atmosphere Substances 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 230000000593 degrading effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- WOIHABYNKOEWFG-UHFFFAOYSA-N [Sr].[Ba] Chemical compound [Sr].[Ba] WOIHABYNKOEWFG-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
複合電子部品(100)は、Si基板(1)と、薄膜キャパシタ(8)と、Si基板(1)と半導体薄膜層(13)で構成されるツエナーダイオード(14)を備え、Si基板(1)のキャリア濃度が、半導体薄膜層(13)のキャリア濃度に比べて小さいことを特徴とする。
Description
本発明は、Si基板上に薄膜キャパシタとツエナーダイオードが形成された薄膜キャパシタとツエナーダイオードの複合電子部品に関する。
また、本発明は、上記薄膜キャパシタとツエナーダイオードの複合電子部品の製造方法に関する。
従来から、Si基板上に、貴金属電極材料または導電性酸化物材料からなる電極層と、ペロブスカイト型誘電体材料からなる誘電体層が積層されてなる薄膜キャパシタが、小型、大容量のキャパシタとして広く使用されている。
例えば、特許文献1(特許第4525947号公報)には、Si基板上に、Ptからなる下部電極層と、チタン酸ストロンチウムバリウム((Ba,Sr)TiO3;以下「BST」という)からなる誘電体層と、Ptからなる上部電極層を積層した薄膜キャパシタが開示されている。
この特許文献1に開示された従来の薄膜キャパシタは、例えば、次の工程により製造される。
まず、表面にSiO2膜が形成されたSi基板を準備する。
次に、Si基板のSiO2膜上に、密着層、Ptからなる下部電極層、結晶性BSTからなる誘電体層、Ptからなる上部電極層を順に形成する。
次に、Si基板のSiO2膜上に、密着層、Ptからなる下部電極層、結晶性BSTからなる誘電体層、Ptからなる上部電極層を順に形成する。
更に、必要に応じて、上部電極層上に、バリヤ層や保護層を形成する。
次に、BSTからなる誘電体層の結晶性を高め、誘電率を向上させるために、熱処理を行なう。熱処理は、酸素雰囲気中において、750℃以上、例えば、850℃の温度で、30分間加熱することにより行なう。
次に、BSTからなる誘電体層の結晶性を高め、誘電率を向上させるために、熱処理を行なう。熱処理は、酸素雰囲気中において、750℃以上、例えば、850℃の温度で、30分間加熱することにより行なう。
また、別の電子部品として、n型またはp型の導電性を有するSi基板上に、逆の導電性を有する半導体層を形成してなるツエナーダイオードが、定電圧回路や静電気保護等の用途に広く使用されている。
例えば、特許文献2(特許第3981324号公報)には、p型の高不純物濃度のSi基板の表面にn型の半導体層を形成し、そのn型の半導体層の表面にp型拡散領域を形成したツエナーダイオードが開示されている。
この特許文献2に開示された従来のツエナーダイオードは、例えば、次の工程により製造される。
まず、例えば、p型の高不純物濃度のSi基板を準備する。
次に、このp型の高不純物濃度のSi基板に、p−n拡散接合工程を施す。具体的には、まず、p型の高不純物濃度のSi基板の表面に、所望のツェナー電圧が得られる不純物濃度のn型半導体層をエピタキシャル成長させる。続いて、n型半導体層の表面に、ボロン等の不純物元素を拡散させることにより、所定の数および形状からなるp型拡散領域を形成する。
次に、このp型の高不純物濃度のSi基板に、p−n拡散接合工程を施す。具体的には、まず、p型の高不純物濃度のSi基板の表面に、所望のツェナー電圧が得られる不純物濃度のn型半導体層をエピタキシャル成長させる。続いて、n型半導体層の表面に、ボロン等の不純物元素を拡散させることにより、所定の数および形状からなるp型拡散領域を形成する。
次に、p型拡散領域が形成されたn型半導体層の、p型拡散領域の表面に、Al等の金属膜を蒸着し、パターニングすることにより、電極や配線を形成する。
電子機器、電気機器等の小型軽量化にともない、これらの機器に使用される電子部品においても、小型軽量化や、複数の電子部品の複合化が求められている。 上述した薄膜キャパシタやツエナーダイオードにおいても、両者を複合化させることができれば、機器に使用される電子部品の個数を削減し、機器への実装スペースを削減することができるため、非常に好ましい。
しかしながら、上述した薄膜キャパシタとツエナーダイオードを単一のSi基板上に構成しようとした場合、次のような問題があった。すなわち、上述した薄膜キャパシタの製造方法においては、BSTからなる誘電体層の結晶性を高め、誘電率を向上させるために、酸素雰囲気中において、750℃以上、例えば850℃の温度で熱処理を行なう工程が存在する。また、上述したツエナーダイオードの製造方法においては、p型の高不純物濃度のSi基板の表面にn型半導体層をエピタキシャル成長させる工程や、n型半導体層の表面にボロン等の不純物元素を拡散させる工程が存在する。これらのエピタキシャル成長や、不純物元素の拡散等は、通常、非酸素雰囲気中において、1000℃程度の高温度において行なわれる。また、これらの工程は、高コストを要する工程でもある。
単一のSi基板上に薄膜キャパシタとツエナーダイオードを形成するにあたり、先に薄膜キャパシタを形成し、後からツエナーダイオードを形成するようにすれば、ツエナーダイオードを形成する際のエピタキシャル成長や不純物元素の拡散の高温度や雰囲気により、先に形成した薄膜キャパシタが劣化してしまうという問題があった。逆に、先にツエナーダイオードを形成し、後から薄膜キャパシタを形成するようにすれば、薄膜キャパシタを形成する際の熱処理工程における酸素雰囲気中での750℃を超える高温により、先に形成したツエナーダイオードを構成する半導体材料や電極材料が酸化・拡散してしまい、ツエナーダイオードが機能劣化や機能不全になるという問題があった。すなわち、薄膜キャパシタとツエナーダイオードをいずれの順番に形成しても、後の電子部品を形成する際に、先に形成した電子部品が劣化してしまうという問題があった。
本発明は、上述した従来の技術の問題点を解消するためになされたものである。その手段として、本発明の薄膜キャパシタとツエナーダイオードの複合電子部品は、n型またはp型の導電性を有する単結晶または多結晶からなるSi基板と、 Si基板上に形成された、貴金属電極材料または導電性酸化物材料からなる電極層と、ペロブスカイト型誘電体材料からなる誘電体層が積層されてなる薄膜キャパシタと、Si基板上の薄膜キャパシタが形成された領域と異なる領域に形成された、Si基板と逆の導電性を有する半導体薄膜層からなり、Si基板とp−n接合をなすツエナーダイオードと、を備え、Si基板のキャリア濃度が、半導体薄膜層のキャリア濃度に比べて小さいことを特徴とする。
また、本発明の薄膜キャパシタとツエナーダイオードの複合電子部品の製造方法は、n型またはp型の導電性を有する単結晶または多結晶からなるSi基板を用意する工程と、Si基板上に、貴金属電極材料または導電性酸化物材料からなる電極層と、ペロブスカイト型誘電体材料からなる誘電体層を積層して薄膜キャパシタを形成する工程と、薄膜キャパシタを熱処理する工程と、Si基板上の薄膜キャパシタが形成された領域と異なる領域に、Si基板と逆の導電性を有する半導体薄膜層を形成し、Si基板とp−n接合をなすツエナーダイオードを形成する工程と、を順に備え、Si基板のキャリア濃度が、半導体薄膜層のキャリア濃度に比べて小さいことを特徴とする。
本発明の薄膜キャパシタとツエナーダイオードの複合電子部品の構造によれば、ツエナーダイオードがSi基板と半導体薄膜層で構成されているため、高温かつ高コストなp−n拡散接合工程を用いることなく、すなわち、半導体層をエピタキシャル成長させる工程や半導体層の表面にボロン等の不純物元素を拡散させる工程を用いることなく、Si基板上にツエナーダイオードを形成することができる。したがって、Si基板上に先に薄膜キャパシタを形成し、後からツエナーダイオードを形成するようにすれば、薄膜キャパシタとツエナーダイオードの両方ともを劣化させることなく、薄膜キャパシタとツエナーダイオードの複合電子部品を製造することができる。
また、本発明の薄膜キャパシタとツエナーダイオードの複合電子部品は、ツエナーダイオードがSi基板と半導体薄膜で構成され、かつ、Si基板のキャリア濃度が半導体薄膜のキャリア濃度よりも小さくなっており、ツエナー特性の起源である電子なだれが主としてSi基板側で発生するため、p−n拡散接合工程を用いて製造した従来のツエナーダイオードと同等レベルの特性を得ることができる。すなわち、電子なだれが、主に、Si基板側ではなく半導体薄膜側で発生する場合には、ESD(Electro-Static Discharge:静電気放電)保護機能が低下することが考えられるが、本発明によればそのようなことは起こらない。
また、本発明の薄膜キャパシタとツエナーダイオードの複合電子部品の製造方法によれば、薄膜キャパシタを形成し、薄膜キャパシタを熱処理した後に、高温度による工程を経ることのない工程によりツエナーダイオードを形成するため、薄膜キャパシタとツエナーダイオードの両方ともを劣化させることなく、薄膜キャパシタとツエナーダイオードの複合電子部品を製造することができる。
以下、図面とともに、本発明を実施するための形態について説明する。
[第1実施形態]
図1〜4に、本発明の第1実施形態に係る薄膜キャパシタとツエナーダイオードの複合電子部品100を示す。ただし、図1は、複合電子部品100の平面図である。図2は、図1のX−X部分を示す複合電子部品100の断面図である。図3は、図1のY−Y部分を示す複合電子部品100の断面図である。図4は、複合電子部品100の等価回路図である。
[第1実施形態]
図1〜4に、本発明の第1実施形態に係る薄膜キャパシタとツエナーダイオードの複合電子部品100を示す。ただし、図1は、複合電子部品100の平面図である。図2は、図1のX−X部分を示す複合電子部品100の断面図である。図3は、図1のY−Y部分を示す複合電子部品100の断面図である。図4は、複合電子部品100の等価回路図である。
複合電子部品100は、p型Si単結晶基板1を備える。p型Si単結晶基板1としては、例えば、Bドープ、キャリア濃度5E16cm-3のものが用いられている。
p型Si単結晶基板1上には、第1のSiO2層2が形成されている。第1のSiO2層2は、例えば、熱酸化法により形成されている。
p型Si単結晶基板1の異なる領域に、薄膜キャパシタ8とツエナーダイオード14が形成されている。
薄膜キャパシタ8は、p型Si単結晶基板1上に形成された第1のSiO2層2上に形成されている。薄膜キャパシタ8は、下から順に、BSTからなる密着層3、Ptからなる下部電極層4、BSTからなる誘電体層5、Ptからなる上部電極層6、BSTからなる保護層7が積層された構造からなる。これらのうちの、下部電極層4、誘電体層5、上部電極層6がキャパシタとして機能する。密着層3、下部電極層4、誘電体層5の平面的な大きさは、上部電極層6、保護層7の平面的な大きさよりも大きく、複合部品100を垂直方向に透視した場合、上部電極層6、保護層7の形成された領域が、密着層3、下部電極層4、誘電体層5の形成された領域に内包されている。
ツエナーダイオード14は、p型Si単結晶基板1と、これに接して形成されたn型のZnO半導体からなる半導体薄膜層13により構成されている。
p型Si単結晶基板1に形成された薄膜キャパシタ8とツエナーダイオード14上には、上述した第1のSiO2層2に加えて、更に下から順に、第2のSiO2層9、第1のポリイミド層10、第2のポリイミド層17が積層されている。これらの積層体には、次の開口11a〜11dが形成されている。
第1のポリイミド層10、第2のSiO2層9、薄膜キャパシタ8の保護層7を貫通して、薄膜キャパシタ8の上部電極層6に至る開口11aが形成されている。
第1のポリイミド層10、第2のSiO2層9、薄膜キャパシタ8の誘電体層5を貫通して、薄膜キャパシタ8の下部電極層4に至る開口11bが形成されている。
第1のポリイミド層10、第2のSiO2層9、第2のSiO2層2を貫通して、p型Si単結晶基板1に至る2つの開口11c、11dが形成されている。
開口11cの内部には、上述したツエナーダイオード14のn型のZnO半導体からなる半導体薄膜層13が形成されている。半導体薄膜層13は、p型Si単結晶基板1に接している。
開口11dの内部には、例えばTi層、Au層の2層構造からなる引出し電極12が形成されている。引出し電極12は、p型Si単結晶基板1に接している。なお、図2等においては、見やすくするため、引出し電極12を1層に示している。
第1のポリイミド層10上には、所定のパターン形状からなる引出し電極15、16がそれぞれ形成されている。引出し電極15は、開口11aの内部にも形成され、薄膜キャパシタ8の上部電極層6に接続されている。また、引出し電極15は、開口11cの内部にも形成され、半導体薄膜層13に接続されている。引出し電極16は、開口11bの内部にも形成され、薄膜キャパシタ8の下部電極層4に接続されている。また、引出し電極16は、開口11dの内部にも形成され、引出し電極12に接続されている。引出し電極15、16は、例えばTi層、、Cu層の2層構造からなる。なお、図2、図3等においては、見やすくするため、引出し電極15、16をそれぞれ1層に示している。
引出し電極15、16が形成された第1のポリイミド層10上に積層された第2のポリイミド層17には、開口17a、17bが形成され、開口17aから引出し電極15が露出され、開口17aから引出し電極16が露出されている。
そして、開口17aから露出された引出し電極15上に端子電極18が形成され、開口17bから露出された引出し電極16上に端子電極19が形成されている。端子電極18、19は、例えば無電解めっき法により形成され、例えばNi層、Au層の2層構造からなる。なお、図2等においては、見やすくするため、端子電極18、19をそれぞれ1層に示している。
以上の構造からなる本発明の第1実施形態に係る薄膜キャパシタとツエナーダイオードの複合電子部品100は、図4に示すように、端子電極18と端子電極19の間に、薄膜キャパシタ8とツエナーダイオード14が並列に接続された等価回路を有している。
次に、図5〜13を参照しながら、本発明の第1実施形態に係る薄膜キャパシタとツエナーダイオードの複合電子部品100の製造方法の一例について説明する。なお、各図はそれぞれ(A)と(B)を備えるが、(A)と(B)は、製造工程中の同一時点における複合電子部品100の異なる断面を示したものである。すなわち、(A)は、図1の複合電子部品100のX−X部分に対応する断面を示している。(B)は、図1の複合電子部品100のY−Y部分に対応する断面を示している。
まず、図5に示すように、p型Si単結晶基板1を用意し、p型Si単結晶基板1上に、熱酸化法により第1のSiO2層2を形成する。p型Si単結晶基板1としては、例えば、Bドープ、キャリア濃度5E16cm-3のものを用いる。第1のSiO2層2の厚みは、例えば700nmとする。
次に、図6に示すように、第1のSiO2層2上に、BSTからなる密着層3、Ptからなる下部電極層4、BSTからなる誘電体層5、Ptからなる上部電極層6、BSTからなる保護層7を順に形成する。
BSTからなる密着層3は、例えば、第1のSiO2層2上に、Ba:Sr:Ti=7:3:10のモル比からなるMOD(Metal Organic Decomposition:有機金属分解)原料をスピンコートし、乾燥させた後に、酸素雰囲気中、650℃で30分間、高温昇温熱処理を行なうことにより形成する。密着層3の厚みは、例えば50nmとする。
下部電極層4は、例えば、Ptをスパッタ法により成膜することにより形成する。下部電極層4の厚みは、例えば200nmとする。
BSTからなる誘電体層5は、例えば、Ba:Sr:Ti=7:3:10のモル比からなるMOD原料をスピンコートし、乾燥させた後に、酸素雰囲気中、650℃で10分間、高温昇温熱処理を行なうことにより形成する。誘電体層5の厚みは、例えば100nmとする。
上部電極層6は、例えば、Ptをスパッタ法により成膜することにより形成する。上部電極層6の厚みは、例えば200nmとする。
BSTからなる保護層7は、例えば、Ba:Sr:Ti=7:3:10のモル比からなるMOD原料をスピンコートし、乾燥させた後に、酸素雰囲気中、650℃で60分間、高温昇温熱処理を行なうことにより形成する。保護層7の厚みは、例えば100nmとする。
次に、図7に示すように、フォトリソプロセスとイオンミリング法を用いて保護層7と上部電極層6を加工し、続いて、同じくフォトリソプロセスとイオンミリング法を用いて誘電体層5と下部電極層4と密着層3を加工する。この結果、p型Si単結晶基板1上に形成された第1のSiO2膜2上に、薄膜キャパシタ8が形成される。
続いて、薄膜キャパシタ8のBSTからなる誘電体層5の結晶性を高め、誘電率を向上させるために、酸素雰囲気中、850℃で30分間、熱処理を行なう。
次に、図8に示すように、薄膜キャパシタ8が形成されたp型Si単結晶基板1の第1のSiO2層2上に、第2のSiO2層9を形成する。第2のSiO2層9は、保護層と絶縁層の機能を有する。第2のSiO2層9は、例えばスパッタ法により形成する。第2のSiO2層9の厚みは、例えば1000nmとする。
続いて、同じく図8に示すように、第2のSiO2層9上に、感光性ポリイミドを塗布し、露光し、現像し、例えば、窒素雰囲気中、320℃で硬化し、所望のパターン形状からなる第1のポリイミド層10を形成する。第1のポリイミド層10の厚みは、例えば6000nmとする。
次に、図9に示すように、第1のポリイミド層10をマスクとして、RIE(反応性イオンエッチング)法を用いて、薄膜キャパシタ8部分の第2のSiO2層9と保護層7を加工し、上部電極層6に至る開口11aと、下部電極層4に至る開口11bを形成する。また、第1のポリイミド層10をマスクとして、RIE法を用いて、薄膜キャパシタ8以外の部分の第2のSiO2層9と熱酸化第2のSiO2層2を加工し、p型Si単結晶基板1に至る開口11cと開口11dを形成する。
次に、図10に示すように、開口11dに、p型Si単結晶基板1に至るツエナーダイオード用の引出し電極12を形成する。引出し電極12は、例えば、リフトオフ法を用いて、20nmのTi層、500nmのAu層の2層構造に形成する。なお、図10(A)等においては、見やすくするため、引出し電極12を1層に示している。
次に、図11に示すように、開口11dに、p型Si単結晶基板1に至る半導体薄膜層13を形成する。具体的には、まず、例えば、スパッタ装置により、p型Si単結晶基板1側のイオンボンバード処理を行なった後、n型のZnO半導体薄膜を成膜する。スパッタ条件は、例えば、基板温度25℃、Ar/O2ガス比99.5/0.5、RFパワー300W(ZnOセラミックゲート使用)とする。半導体薄膜層13の厚みは、例えば500nmとする。その後、フォトリソプロセスとドライエッチングにより、第1のポリイミド層10上の不要なn型のZnO半導体薄膜を除去する。p型Si単結晶基板1とn型のZnO半導体からなる半導体薄膜層13で、ツエナーダイオード14が構成される。
次に、図12に示すように、引出し電極15、16を形成する。引出し電極15は、第1のポリイミド層10上と、開口11c内に形成された半導体薄膜層13上と、上部電極層6に至る開口11a内に形成する。引出し電極16は、第1のポリイミド層10上と、開口11d内に形成された引出し電極12上と、下部電極層4に至る開口11b内に形成する。具体的には、引出し電極15、16は、例えば、スパッタ装置で、100nmのTi層、1000nmのCu層の2層構造を形成し、フォトリソプロセスとドライエッチングにより、第1のポリイミド層10上に形成されたCu層およびTi層をパターニングして形成する。なお、図12(A)、(B)等においては、見やすくするため、引出し電極15、16をそれぞれ1層に示している。
次に、図13に示すように、引出し電極15、16が形成された第1のポリイミド層10上に、感光性ポリイミドを塗布し、露光し、現像し、例えば、窒素雰囲気中、320℃で硬化し、所望の形状からなる第2のポリイミド層17を形成する。第2のポリイミド層16の厚みは、例えば6000nmとする。
最後に、図1、図2、図13に示すように、第2のポリイミド層17に形成された開口17a、17bから露出した引出し電極15、16上に、端子電極18、19を形成して、本発明の第1実施形態に係る複合電子部品100は完成する。端子電極18、19は、例えば、無電解めっき法により、2000nmのNi層、50nmのAu層の2層構造に形成する。なお、図13(A)等においては、見やすくするため、端子電極19を1層に示している。
以上、本発明の第1実施形態に係る薄膜キャパシタとツエナーダイオードの複合電子部品100の構造、および製造方法の一例について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って種々の変更をなすことができる。
たとえば、第1実施形態に係る複合電子部品100では、半導体薄膜層13としてn型のZnO半導体薄膜を用いたが、半導体薄膜層はこれには限定されず、その他の半導体薄膜材料を用いても良い。
また、第1実施形態に係る複合電子部品100では、Si基板1にp型のものを用いたが、Si基板はn型であっても良い。ただし、この場合には、半導体薄膜層13をp型のものに変更する必要がある。
また、第1実施形態に係る複合電子部品100では、Si基板1に単結晶基板を用いたが、Si基板は多結晶基板であっても良い。
また、第1実施形態に係る複合電子部品100では、キャパシタ8を構成する誘電体層5にBSTを用いているが、材料はこれには限定されず、他の材料を用いるようにしても良い。また、キャパシタ8を構成する下部電極層4、上部電極層6にPtを用いているが、材料はこれには限定されず、他の貴金属電極材料や、導電性酸化物材料を用いるようにしても良い。さらに、キャパシタ8の層数も任意であり、誘電体層や中間電極層を追加して層数を増やしても良い。
また、第1実施形態に係る複合電子部品100では、図4の等価回路図に示すように、1個の薄膜キャパシタと1個のツエナーダイオードを並列に接続しているが、複合電子部品の等価回路はこれには限定されず、他の種々の回路を構成することができる。また、複合電子部品の内部に構成される薄膜キャパシタやツエナーダイオードの個数も任意であり、それぞれ1個には限定されない。
[第2実施形態]
図14(A)、(B)、図15に、本発明の第2実施形態に係る薄膜キャパシタとツエナーダイオードの複合電子部品200を示す。ただし、図14(A)、(B)はそれぞれ、複合電子部品200の異なる断面を示す。図15は、複合電子部品200の等価回路図である。
[第2実施形態]
図14(A)、(B)、図15に、本発明の第2実施形態に係る薄膜キャパシタとツエナーダイオードの複合電子部品200を示す。ただし、図14(A)、(B)はそれぞれ、複合電子部品200の異なる断面を示す。図15は、複合電子部品200の等価回路図である。
上述した第1実施形態に係る複合電子部品100では、Bドープ、キャリア濃度5E16cm-3からなるp型Si単結晶基板1を用いたが、第2実施形態に係る複合電子部品200では、これに代えて、Pドープ、キャリア濃度2E16cm-3からなるn型Si単結晶基板31を用いた。
また、上述した第1実施形態に係る複合電子部品100では、半導体薄膜層13としてn型のZnO半導体薄膜を用いたが、第2実施形態に係る複合電子部品200では、これに代えて、半導体薄膜層33としてp型アモルファスSi半導体薄膜を用いた。
また、上述した第1実施形態に係る複合電子部品100では、ツエナーダイオードは1個とし、引出し電極16を引出し電極12を経由させてSi単結晶基板1に接続していたが、第2実施形態に係る複合電子部品200では、引出し電極12をp型アモルファスSi半導体からなる半導体薄膜層43に置き換えた。
この結果、第2実施形態に係る複合電子部品200は、2個のツエナーダイオードを備えている。すなわち、上述したn型Si単結晶基板31とp型アモルファスSi半導体からなる半導体薄膜層33で1個のツエナーダイオード34が構成され、n型Si単結晶基板31とp型アモルファスSi半導体からなる半導体薄膜層43でもう1個のツエナーダイオード44が構成されている。
第2実施形態に係る複合電子部品200の他の構造は、第1実施形態に係る複合電子部品100の構造と同じとし、図14における符号も同じものを用いた。
図15に示すように、第2実施形態に係る複合電子部品200は、逆方向直列接続されたツエナーダイオード33と34が、キャパシタ8と並列に接続された等価回路を有している。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
本発明は、Si基板上に薄膜キャパシタとツエナーダイオードが形成された薄膜キャパシタとツエナーダイオードの複合電子部品に利用可能である。
1 p型Si単結晶基板、2 第1のSiO2層、3 密着層(BST)、4 下部電極層(Pt)、5 誘電体層(BST)、6 上部電極層(Pt)、7 保護層(BST)、8 薄膜キャパシタ、9 第2のSiO2層、10 第1のポリイミド層、11a,11b,11c,11d 開口、12 引出し電極、13 半導体薄膜層(n型ZnO半導体薄膜)、14 ツエナーダイオード、15,16 引出し電極、17 第2のポリイミド層、18,19 端子電極、31 n型Si単結晶基板、33,43 半導体薄膜層(p型アモルファスSi半導体薄膜)、34,44 ツエナーダイオード。
Claims (3)
- n型またはp型の導電性を有する単結晶または多結晶からなるSi基板と、
前記Si基板上に形成された、貴金属電極材料または導電性酸化物材料からなる電極層と、
ペロブスカイト型誘電体材料からなる誘電体層が積層されてなる薄膜キャパシタと、
前記Si基板上の前記薄膜キャパシタが形成された領域と異なる領域に形成された、前記Si基板と逆の導電性を有する半導体薄膜層からなり、前記Si基板とp−n接合をなすツエナーダイオードと、を備えた薄膜キャパシタとツエナーダイオードの複合電子部品であって、
前記Si基板のキャリア濃度が、前記半導体薄膜層のキャリア濃度に比べて小さいことを特徴とする、薄膜キャパシタとツエナーダイオードの複合電子部品。 - 前記薄膜キャパシタと前記ツエナーダイオードが並列接続されていることを特徴とする、請求項1に記載された薄膜キャパシタとツエナーダイオードの複合電子部品。
- n型またはp型の導電性を有する単結晶または多結晶からなるSi基板を用意する工程と、
前記Si基板上に、貴金属電極材料または導電性酸化物材料からなる電極層と、ペロブスカイト型誘電体材料からなる誘電体層を積層して薄膜キャパシタを形成する工程と、
前記薄膜キャパシタを熱処理する工程と、
前記Si基板上の前記薄膜キャパシタが形成された領域と異なる領域に、前記Si基板と逆の導電性を有する半導体薄膜層を形成し、前記Si基板とp−n接合をなすツエナーダイオードを形成する工程と、を順に備え、
前記Si基板のキャリア濃度が、前記半導体薄膜層のキャリア濃度に比べて小さいことを特徴とする、薄膜キャパシタとツエナーダイオードの複合電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014531793A JP5633663B1 (ja) | 2013-01-23 | 2014-01-20 | 薄膜キャパシタとツエナーダイオードの複合電子部品およびその製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013009710 | 2013-01-23 | ||
JP2013009710 | 2013-01-23 | ||
JP2014531793A JP5633663B1 (ja) | 2013-01-23 | 2014-01-20 | 薄膜キャパシタとツエナーダイオードの複合電子部品およびその製造方法 |
PCT/JP2014/050920 WO2014115673A1 (ja) | 2013-01-23 | 2014-01-20 | 薄膜キャパシタとツエナーダイオードの複合電子部品およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5633663B1 true JP5633663B1 (ja) | 2014-12-03 |
JPWO2014115673A1 JPWO2014115673A1 (ja) | 2017-01-26 |
Family
ID=51227464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014531793A Active JP5633663B1 (ja) | 2013-01-23 | 2014-01-20 | 薄膜キャパシタとツエナーダイオードの複合電子部品およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5633663B1 (ja) |
CN (1) | CN104067376B (ja) |
WO (1) | WO2014115673A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6256320B2 (ja) * | 2014-11-28 | 2018-01-10 | 三菱電機株式会社 | Esd保護回路及びrfスイッチ |
CN111916559A (zh) * | 2020-09-03 | 2020-11-10 | 锐芯微电子股份有限公司 | 半导体结构及其形成方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03502389A (ja) * | 1988-02-02 | 1991-05-30 | アナログ デバイセス インコーポレーテッド | 静電損傷を減少させる手段を備えた集積回路 |
JPH0740588B2 (ja) * | 1985-03-18 | 1995-05-01 | 株式会社日立製作所 | 半導体装置 |
JPH09504909A (ja) * | 1993-08-16 | 1997-05-13 | 日立金属株式会社 | 薄膜インダクタ、インダクタ回路網、及び他の受動素子、能動素子を集積化したデバイスの製造方法、及び製造されたデバイス |
JP2002541681A (ja) * | 1999-04-07 | 2002-12-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 薄膜コンデンサ素子 |
JP2004266036A (ja) * | 2003-02-28 | 2004-09-24 | Denso Corp | 過電圧保護機能を有する半導体装置 |
JP2008034705A (ja) * | 2006-07-31 | 2008-02-14 | New Japan Radio Co Ltd | 半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05160341A (ja) * | 1991-12-11 | 1993-06-25 | Fuji Electric Co Ltd | 集積回路装置のノイズ除去用キャパシタ |
SG117406A1 (en) * | 2001-03-19 | 2005-12-29 | Miconductor Energy Lab Co Ltd | Method of manufacturing a semiconductor device |
JP2002329641A (ja) * | 2001-04-27 | 2002-11-15 | Kyocera Corp | 可変容量コンデンサおよび製造方法 |
JP3981324B2 (ja) * | 2002-11-29 | 2007-09-26 | ローム株式会社 | 双方向ツェナーダイオード |
EP1876610B1 (en) * | 2005-04-27 | 2015-09-09 | Murata Manufacturing Co., Ltd. | Thin film capacitor and method for manufacturing same |
JP5160341B2 (ja) * | 2008-08-20 | 2013-03-13 | 東京エレクトロン株式会社 | 基板処理装置、基板処理方法、基板処理プログラム、及び基板処理プログラムを記録したコンピュータ読み取り可能な記録媒体 |
WO2010112971A2 (en) * | 2009-03-31 | 2010-10-07 | Freescale Semiconductor, Inc. | Integrated protection circuit |
-
2014
- 2014-01-20 CN CN201480000577.0A patent/CN104067376B/zh active Active
- 2014-01-20 JP JP2014531793A patent/JP5633663B1/ja active Active
- 2014-01-20 WO PCT/JP2014/050920 patent/WO2014115673A1/ja active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0740588B2 (ja) * | 1985-03-18 | 1995-05-01 | 株式会社日立製作所 | 半導体装置 |
JPH03502389A (ja) * | 1988-02-02 | 1991-05-30 | アナログ デバイセス インコーポレーテッド | 静電損傷を減少させる手段を備えた集積回路 |
JPH09504909A (ja) * | 1993-08-16 | 1997-05-13 | 日立金属株式会社 | 薄膜インダクタ、インダクタ回路網、及び他の受動素子、能動素子を集積化したデバイスの製造方法、及び製造されたデバイス |
JP2002541681A (ja) * | 1999-04-07 | 2002-12-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 薄膜コンデンサ素子 |
JP2004266036A (ja) * | 2003-02-28 | 2004-09-24 | Denso Corp | 過電圧保護機能を有する半導体装置 |
JP2008034705A (ja) * | 2006-07-31 | 2008-02-14 | New Japan Radio Co Ltd | 半導体装置 |
Non-Patent Citations (1)
Title |
---|
JPN6014038983; Akira Ito, M.D. Church, Choong-Sun Rhee, J.M. Johnston, J.T. Gasner, W.A. Ligon, P.A. Begley, G.A. D: 'A Fully Complementary BiCMOS Technology for 10 V Mixed-Signal Circuit Applications' IEEE Transactions on Electron Devices Vol. 41, No. 7, 199407, p. 1149 - 1160, I࿲ * |
Also Published As
Publication number | Publication date |
---|---|
JPWO2014115673A1 (ja) | 2017-01-26 |
WO2014115673A1 (ja) | 2014-07-31 |
CN104067376B (zh) | 2016-12-28 |
CN104067376A (zh) | 2014-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100351399B1 (ko) | 혼성 집적 회로의 제조방법 | |
CN100524755C (zh) | 微电子结构和制造微电子结构的方法 | |
JP3995619B2 (ja) | 薄膜キャパシタ素子、その製造方法及び電子装置 | |
JP6222365B2 (ja) | Esd保護機能付複合電子部品 | |
CN104008969A (zh) | 半导体装置的制造方法 | |
JP5633663B1 (ja) | 薄膜キャパシタとツエナーダイオードの複合電子部品およびその製造方法 | |
JPWO2010016171A1 (ja) | 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ | |
JP2004095638A (ja) | 薄膜デカップリングキャパシタとその製造方法 | |
CN100514641C (zh) | 具有横向达通二极管的网络薄膜集成电路结构与制造方法 | |
JP5978986B2 (ja) | 高周波半導体装置及び高周波半導体装置の製造方法 | |
WO2016129304A1 (ja) | 薄膜デバイス | |
JPH01268121A (ja) | シリコン系半導体素子のオーミック電極形成方法 | |
JP5621362B2 (ja) | 容量素子の製造方法 | |
JP6910599B2 (ja) | 半導体装置 | |
JP2668528B2 (ja) | 半導体装置の製造方法 | |
JP6895094B2 (ja) | 半導体装置 | |
CN115831941B (zh) | 一种薄膜电阻结构 | |
JPS6211781B2 (ja) | ||
JPH01220856A (ja) | 半導体装置 | |
JP2012175021A (ja) | 電力用半導体装置 | |
JP2022080628A (ja) | 半導体装置 | |
JP6232845B2 (ja) | 配線接続構造およびこの配線接続構造を有する誘電体薄膜キャパシタ | |
JP4165202B2 (ja) | 半導体装置およびその製造方法 | |
TWI536574B (zh) | 半導體裝置及其製造方法 | |
JPH01189950A (ja) | 半導体容量素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20140908 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140916 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140929 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5633663 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |