CN100514641C - 具有横向达通二极管的网络薄膜集成电路结构与制造方法 - Google Patents
具有横向达通二极管的网络薄膜集成电路结构与制造方法 Download PDFInfo
- Publication number
- CN100514641C CN100514641C CNB2005100100443A CN200510010044A CN100514641C CN 100514641 C CN100514641 C CN 100514641C CN B2005100100443 A CNB2005100100443 A CN B2005100100443A CN 200510010044 A CN200510010044 A CN 200510010044A CN 100514641 C CN100514641 C CN 100514641C
- Authority
- CN
- China
- Prior art keywords
- diode
- layer
- resistance
- sio
- laterally
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种具有横向达通二极管的电阻(R)-电容(C)-二极管(D)网络薄膜集成电路结构及制作，采用普通硅片(P)制作具有高导电层和过冲电压保护的网络薄膜集成电路，不采用硅外延或外延工艺，并且缩短工艺流程，降低集成电路制造成本。本发明中硼扩散形成的P+(11)区，既为集成电路的公共接地导电层，又是交叉脂状横向“达通”二极管(D)的“基区”和电容(C)的下电极，磷扩散形成的N+(22)是横向“达通”二极管的“发射区”。P+区和N+区之间W区是横向“达通“二极管反向偏压时的达通区。采用化学气相沉积法制造出硅片表面上的SiO2和Si3N4绝缘电介质层(31)，它也是电容(C)的电介质层；再在此电介质层上沉积制作电阻(R)(32)和电容(C)(33)的掺磷多晶硅层。金属铝层作为金属化层，光刻后，形成电路内互连线，压点区铝层(43)和接地区(G)的压焊点。沉积掺磷SiO2(34)形成芯片钝化层，光刻出压焊点(43)和接地点(G)制成芯片。
Description
技术领域：
本发明是属于微电子集成电路半导体器件技术领域，是关于无源元件电阻(R)、电容(C)、二极管(D)网络，采用半导体薄膜技术，制造成“RCD”网络薄膜集成电路。
背景技术：
在各种电子信息产品中，无源元件数量占所有元器件数的90％以上，特别是在当今的便携、无线电子产品的手机，数码相机，计算机等一类的数字化产品中，无源元件所占比例更大。它们占据整机印刷电路板面积大，焊点多，增大整机产品的生产费用和降低可靠性。在电子信息整机产品日益满足高频、高速、多功能、高性能、高可靠、低成本、短小轻薄、玲巧便携等市场需求推动下，数量众多的无源元件的小型化、微型化已不能满足整机发展要求，提出了无源元件集成化的要求。
一般的电阻—电容(RC)网络，由几个甚至几十个数量相同的电阻、电容相连在一个公共接地基线上，由直流电源供电，电阻—电容串联，另外还有二极管与串联的电阻—电容并联，形成电阻—电容一二极管(RCD)网络。这种RC和RCD网络采用半导体薄膜制造技术，制作在硅基片上。电阻材料采用掺杂多晶硅，利用SiO2、Si3N4等电介质制作电容，采用半导体器件制作技术制造二极管，制成RC和RCD网络薄膜集成电路。与半导体器件制造技术完全兼容。无源元件的集成化是无源元件发展的必然趋势。采用TaN、CrSi等化合物材料制作电阻器，因为它们制作难度大，不能与半导体器件制作工艺兼容。
在当今的电子产品中，都对防静电放电损害和抗电磁辐射提出要求。
发明内容：
本发明目的是公开一种具有横向达通二极管的电阻(R)—电容(C)一二极管(D)网络薄膜集成电路结构及制作。采用半导体薄膜技术，制造成“RCD”网络薄膜集成电路，该集成电路广泛应用于电子电路的滤波，静电放电保护，抗电磁/射频干扰和抑制负瞬态电压尖峰等。具有横向“达通”击穿和交叉脂状电极二极管的RCD网络薄膜集成电路结构。不采用硅外延片或硅外延工艺，制造具有瞬态尖峰电压保护二极管和静电放电保护高导电性硅表面层的RCD网络薄膜集成电路；减少了RCD网络薄膜集成电路制造工艺步骤，降低了电路制造成本。
本发明网络薄膜集成电路结构为：共有数值相同的4×N个电阻器、其中N为正整数，和4×N个电容器Ci、其中i＝1，2……16，4×N个二极管Di、其中i＝1，2……16，以及N个接地点Gi、其中i＝1，2，3，4；串联的电阻-电容，并联上二极管；电容器的一个电极及与之相连的二极管阳极与地相连；电容器的另一个电极与电阻器一端相连，电阻器另一端与二极管阴极相连，共同形成一个与外电路连接的连接点Pi、其中i＝1，2……16；每4个电阻-电容-二极管组合，结构相对于对称线CL1和CL2成对称分布，经复制，得到16个电阻-电容-二极管组合及4个接地点Gi、其中i＝1，2，3，4；其特征在于：利用普通电阻率P型硅片，制造横向达通二极管，硼扩散形成的P+区(11)，既为集成电路的公共接地导电层，又是交叉齿条状的横向达通二极管的“基区”和电容器C的下电极，磷扩散形成的N+区(22)是横向达通二极管的“发射区”；P+区(11)和N+区(22)之间W区是横向达通二极管反向偏压时的达通区；采用化学气相沉积法制造出普通电阻率P型硅片表面上的SiO2和Si3N4绝缘电介质层(31)，是电容器的电介质层；再在此电介质层上沉积制作电阻(32)和电容器(33)的掺磷多晶硅层；金属铝层作为金属化层，光刻形成电路内部金属互连线，沉积掺磷SiO2(34)，形成芯片钝化层，光刻出压焊点(43)和接地点(G)。
本发明的制造方法，用同一掺杂多晶硅薄膜制作电阻和电容极板，采用普通电阻率P型硅片；
所述制造方法包括以下步骤：
第一步，采用普通电阻率P型硅片，普通电阻率P型硅片直径不限，经过高温氧化后，光刻出进行硼扩散的区域，此区域是普通电阻率P型硅片表面的高导电层，同时光刻留下具有一定齿距的齿条状SiO2层区域，保护SiO2层下面的普通电阻率P型硅片不被硼扩散，这些被保护的区域为横向达通二极管的“基区”，同时是电容器的下电极；
第二步，硼扩散后的普通电阻率P型硅片，再经氧化，并光刻出横向达通二极管的“发射区”，发射区图形仍为具有一定齿距的齿条状，这个齿条是插在上述“基区”齿条之内，形成叉指状结构，“基区”齿条和“发射区”齿条的间距满足对横向达通二极管击穿电压要求；
第三步，横向达通二极管“发射区”磷扩散，制成横向达通二极管；
第四步，去掉普通电阻率P型硅片上SiO2层，以便按电容制造要求生长电介质层；
第五步，在普通电阻率P型硅片上沉积SiO2层和Si3N4层，在电容区上的SiO2层和Si3N4复合电介质层构成了电容器的电介质层；
第六步，沉积多晶硅，此多晶硅用来制作电阻器元件和电容器的上电极；并用三氯氧磷作为N型杂质掺杂，掺杂浓度使多晶硅电阻温度系数达到最小值<2×10-4Ω·m/℃；
第七步，光刻多晶硅，制出此集成电路结构的电阻器和电容器的上电极；
第八步，光刻出内部金属互连线、压焊点和接地点；
第九步，溅射金属铝，并光刻留下内部金属互连线、压焊点和接地
点，铝层并做合金化处理；
第十步，低温沉积SiO2和Si3N4层，并用三氯氧磷进行掺磷；以达到最佳钝化效果；
第十一步，光刻压焊点、包括接地点。
本发明的制造方法，其特征是采用相互连接的掺磷多晶硅制作电阻
器和电容器极板，电阻的温度系数<2×10-4Ω·m/℃。
在此电路中，由于有电容元件，并有高导电表面层和电容电极，因此具有很好的放电通路，具有很高的抗静电放电能力等。
附图说明
图1.本发明横向达通二极管RCD网络薄膜集成电路的电路图；
图2.本发明实施例，集成电路结构及元件分布图；
图3本发明图2中“2.1”截面图；
图4本发明图2中“2.2”截面图。
具体实施方式：
本发明电阻—电容一二极管网络薄膜集成电路本身具有良好的防静电放电损害作用和抗电磁辐射作用，而抗静电能力超过5000V，对人体产生的静电放电完全可以防护。
图1所示的RCD网络电路，按本发明给出的半导体工艺制作方法，可以加工成半导体RCD网络薄膜集成电路芯片。该RCD网络可作滤波器，降低电磁和射频干扰，消除负脉冲电压尖峰和降低高数据传输的噪声等。图1，图2给出本发明实施例电路图和结构及元件分布图；
其中共有数值相同的16个电阻器和16个电容器i(i＝1，2……16)，以及16个二极管i(i＝1，2……16)，以及4个接地点Gi(i＝1，2，3，4)。串联的电阻—电容，并联上二极管。电容器的一个电极及与之相连的二极管阳极(基区)与地相连。电容器的另一个电极板与电阻器一端相连，电阻器另一端与二极管阴极(发射区)相连，共同形成一个与外电路连接的连接点Pi(i＝1，2……16)。图2给出4个电阻—电容一二极管组合。该结构相对于对称线CL1和CL2成对称分布，经复制，可以得到16个电阻一电容一二极管组合及4个接地点Gi(i＝1，2，3，4)。图3和图4分别表示出图2中“2.1”截面和“2.2”截面的截面图。
为解决RCD中二极管具有一定击穿电压和高导电性衬底接地的要求，一般都采用异型或同型低阻硅衬底的硅外延片或外延片生长工艺制造RCD网络薄膜集成电路，这增加制造成本和延长生产工艺周期。本发明采用普通P型硅片和横向达通、交叉指状电极结构的二极管，不采用硅外延片或外延工艺，既保证二极管具有所需击穿电压，又能保证二极管和电容具有良好的高导电接地特性。本发明二极管电极结构如图2中i(i＝1，2……16)所标示；它的纵向结构如图3中P+区(11)和N+区(22)所标示。其中N+区(22)为二极管的阴极(发射区)，N+区(22)两侧的P+区(11)之间的P型区是二极管施加反向偏压时的“达通”区。本实施例要求二极管击穿电压10-20V。当采用P型单晶硅片，电阻率为2±0.5.ΩCm时，“P+”区和“N+”区设计宽度“w”为6—5μm。具有横向达通二极管的RCD网络薄膜集成电路的制造工艺实施过程如下：
1.用电阻率为2±0.5.ΩCm，晶向为P(100)单晶硅片，在1050℃高温炉内氧化3小时，生长出厚度为7000A的SiO2和Si3N4层；
2.用具有二极管“基区”(阳极)图形的光刻版，刻蚀掉“基区”图形外的SiO2层；
3.硼扩散。采用固态硼扩散源，在1050—1100℃扩散炉内，经过200—250分钟高温扩散，扩散结深达5μm，在P型硅片上形成方块电阻<5/口的高导电硅表面层；如图3中的“P+”层11；
4.高温氧化。在1000—1050℃高温炉内氧化，120—150分钟，生长出6000
SiO2层；
5.利用具有二极管“发射区”(阴极)图形的光刻版，刻蚀出二极管“发射区”图形(注意光刻版的套准)；“发射区”和“基区”脂条间宽度在设计时，不但要满足二极管横向达通宽度的要求，同时要加上磷和硼横向扩散距离；
6.磷扩散。采用三氯氧磷作扩散源，在1050℃扩散炉内，扩散200-220分钟，结深可达4-5μ米，形成图3中“N+”区22；
7.去掉硅片表面上的SiO2层；
8.在硅片上沉积SiO2层2500-3500
以及氮化硅层3000-3500
形成图3中31层；
9.在硅片上沉积多晶硅层1500-1600
10.多晶硅掺杂。采用三氯氧磷掺杂，掺杂浓度决定于对电阻器i(i＝1，……)数值的要求和对电阻温度系数要求，要求在0-70℃范围内，电阻温度系数<2×10-4Ωm/℃；
11.光刻出电阻器i(i＝1，2……16)和电容器i(i＝1，2……16)，分别如图3中32和33及图4中33；
12.光刻互连线连接点、接地点和压焊点；
13.溅射金属铝。溅射铝层厚度为2-3μ米；
14.光刻铝，形成图3中二极管阴极41和阳极42的铝电极、压焊点43及接地点G铝金属层，并合金化。合金化温度为450℃；
15.钝化处理。沉积SiO2层其中
左右，做掺磷处理。
16.光刻出压焊点Pi(i＝1，2……16)和接地点Gi(i＝1，2，3，4)
光刻版按常规技术和要求制作。
SiO2Si3N4铝等介质层刻蚀可采用湿法或干法刻蚀，刻蚀按通常工艺进行。
Claims (4)
1.一种具有横向达通二极管的电阻-电容-二极管网络薄膜集成电路结构，共有数值相同的4×N个电阻器、其中N为正整数，和4×N个电容器Ci、其中i＝1，2……16，4×N个二极管Di、其中i＝1，2……16，以及N个接地点Gi、其中i＝1，2，3，4；串联的电阻-电容，并联上二极管；电容器的一个电极及与之相连的二极管阳极与地相连；电容器的另一个电极与电阻器一端相连，电阻器另一端与二极管阴极相连，共同形成一个与外电路连接的连接点Pi、其中i＝1，2……16；每4个电阻-电容-二极管组合，结构相对于对称线CL1和CL2成对称分布，经复制，得到16个电阻-电容-二极管组合及4个接地点Gi、其中i＝1，2，3，4；其特征在于：利用普通电阻率P型硅片，制造横向达通二极管，硼扩散形成的P+区(11)，既为集成电路的公共接地导电层，又是交叉齿条状的横向达通二极管的“基区”和电容器C的下电极，磷扩散形成的N+区(22)是横向达通二极管的“发射区”；P+区(11)和N+区(22)之间W区是横向达通二极管反向偏压时的达通区；采用化学气相沉积法制造出普通电阻率P型硅片表面上的SiO2和Si3N4绝缘电介质层(31)，是电容器的电介质层；再在此电介质层上沉积制作电阻(32)和电容器(33)的掺磷多晶硅层；金属铝层作为金属化层，光刻形成电路内部金属互连线，沉积掺磷SiO2(34)，形成芯片钝化层，光刻出压焊点(43)和接地点(G)。
2.如权利要求1所述具有横向达通二极管的电阻-电容-二极管网络薄膜集成电路结构的制造方法，用同一掺杂多晶硅薄膜制作电阻和电容极板，采用普通电阻率P型硅片；
所述制造方法包括以下步骤：
第一步，采用普通电阻率P型硅片，普通电阻率P型硅片直径不限，经过高温氧化后，光刻出进行硼扩散的区域，此区域是普通电阻率P型硅片表面的高导电层，同时光刻留下具有一定齿距的齿条状SiO2层区域，保护SiO2层下面的普通电阻率P型硅片不被硼扩散，这些被保护的区域为横向达通二极管的“基区”，同时是电容器的下电极；
第二步，硼扩散后的普通电阻率P型硅片，再经氧化，并光刻出横向达通二极管的“发射区”，发射区图形仍为具有一定齿距的齿条状，这个齿条是插在上述“基区”齿条之内，形成叉指状结构，“基区”齿条和“发射区”齿条的间距满足对横向达通二极管击穿电压要求；
第三步，横向达通二极管“发射区”磷扩散，制成横向达通二极管；
第四步，去掉普通电阻率P型硅片上SiO2层，以便按电容制造要求生长电介质层；
第五步，在普通电阻率P型硅片上沉积SiO2层和Si3N4层，在电容区上的SiO2层和Si3N4复合电介质层构成了电容器的电介质层；
第六步，沉积多晶硅，此多晶硅用来制作电阻器元件和电容器的上电极；并用三氯氧磷作为N型杂质掺杂，掺杂浓度使多晶硅电阻温度系数达到最小值<2×10-4Ω·m/℃；
第七步，光刻多晶硅，制出此集成电路结构的电阻器和电容器的上电极；
第八步，光刻出内部金属互连线、压焊点和接地点；
第九步，溅射金属铝，并光刻留下内部金属互连线、压焊点和接地点，铝层并做合金化处理；
第十步，低温沉积SiO2和Si3N4层，并用三氯氧磷进行掺磷；以达到最佳钝化效果；
第十一步，光刻压焊点、包括接地点。
3.如权利要求2所述的具有横向达通二极管的电阻-电容-二极管网络薄膜集成电路结构的制造方法，工艺过程为：
(1)采用电阻率为2±0.5Ω·cm，晶向为(100)的普通电阻率P型硅片，在1050℃高温炉内氧化3小时，生长出厚度为7000
的SiO2层；
(2)用具有横向达通二极管“基区”图形的光刻版做掩膜，刻蚀掉“基区”图形外的SiO2层；
(3)扩散；采用固态硼扩散源，在1050-1100℃扩散炉内，经过200-250分钟高温扩散，扩散结深达5μm，在普通电阻率P型硅片上形成方块电阻<5Ω/口的高导电硅表面层，即P+区(11)；
(4)高温氧化；在1000-1050℃高温炉内氧化，120-150分钟，生长出6000的SiO2层；
(5)利用具有横向达通二极管“发射区”图形的光刻版做掩膜，刻蚀出横向达通二极管“发射区”图形；“发射区”和“基区”齿条间宽度在设计时，不但要满足横向达通二极管横向达通宽度的要求，同时要加上磷和硼横向扩散距离；
(6)扩散；采用三氯氧磷作扩散源，在1050℃扩散炉内，扩散200-220分钟，结深达4-5μm，形成“N+”区(22)；
(7)去掉普通电阻率P型硅片表面上的SiO2层；
(8)在普通电阻率P型硅片上沉积SiO2层2500-3500，以及Si3N4层3000-3500；
(9)在普通电阻率P型硅片上沉积多晶硅层1500-1600；
(10)多晶硅掺杂；采用三氯氧磷掺杂，掺杂浓度决定于对电阻器Ri数值的要求和对电阻器温度系数要求，其中i＝1，……16，要求在0℃-70℃范围内，电阻温度系数<2×10-4Ω·m/℃；
(11)光刻出电阻Ri、i＝1，2…16和电容器Ci、i＝1，2…16；
(12)光刻内部金属互连线连接点、接地点和压焊点；
(13)溅射金属铝；溅射铝层厚度为2-3μm；
(14)光刻铝，形成横向达通二极管阴极(41)和阳极(42)的铝电极、压焊点(43)及接地点(G)铝金属层，并合金化；合金化温度为450℃；
(15)钝化处理；沉积SiO2层8000，其中6500做掺磷处理；
(16)光刻出压焊点Pi、i＝1，2……16；和接地点Gi、i＝1，2，3，4；SiO2、Si3N4、金属铝层刻蚀采用湿法或干法刻蚀。
4.如权利要求2所述具有横向达通二极管的电阻-电容-二极管网络薄膜集成电路结构的制造方法，其特征是采用相互连接的掺磷多晶硅制作电阻器和电容器极板，电阻的温度系数<2×10-4Ω·m/℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100100443A CN100514641C (zh) | 2005-05-30 | 2005-05-30 | 具有横向达通二极管的网络薄膜集成电路结构与制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100100443A CN100514641C (zh) | 2005-05-30 | 2005-05-30 | 具有横向达通二极管的网络薄膜集成电路结构与制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1731582A CN1731582A (zh) | 2006-02-08 |
| CN100514641C true CN100514641C (zh) | 2009-07-15 |
Family
ID=35963909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100100443A Expired - Fee Related CN100514641C (zh) | 2005-05-30 | 2005-05-30 | 具有横向达通二极管的网络薄膜集成电路结构与制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100514641C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090115060A1 (en) | 2007-11-01 | 2009-05-07 | Infineon Technologies Ag | Integrated circuit device and method |
| CN104112708A (zh) * | 2013-04-17 | 2014-10-22 | 哈尔滨工大华生电子有限公司 | 一种esd保护及抗emi集成滤波器的制造方法 |
| CN104112709A (zh) * | 2013-04-19 | 2014-10-22 | 哈尔滨工大华生电子有限公司 | 一种rc滤波器制造工艺 |
| US9331136B2 (en) * | 2014-05-30 | 2016-05-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit and method of fabricating the same |
| CN110060934B (zh) * | 2019-04-30 | 2024-02-09 | 苏州固锝电子股份有限公司 | 一种四颗二极管集成芯片的制造工艺 |
-
2005
- 2005-05-30 CN CNB2005100100443A patent/CN100514641C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1731582A (zh) | 2006-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1895569B1 (en) | Precision high-frequency capacitor formed on semiconductor substrate | |
| CN101379619B (zh) | 包括沟槽电容器和沟槽电阻器的半导体结构及其制造方法 | |
| KR101026339B1 (ko) | 평행 플레이트 트렌치 캐패시터를 가진 반도체 디바이스 | |
| TWI355062B (en) | Semiconductor device and protection circuit | |
| CN100514641C (zh) | 具有横向达通二极管的网络薄膜集成电路结构与制造方法 | |
| TW201711190A (zh) | 於高電阻基板上形成的半導體器件及射頻模組 | |
| US8716827B2 (en) | Diffusion resistor with reduced voltage coefficient of resistance and increased breakdown voltage using CMOS wells | |
| US20230282636A1 (en) | Device integrating trench type power device and source capacitor and manufacturing method thereof | |
| EP2827373B1 (en) | Protection device and related fabrication methods | |
| JP2006229226A (ja) | 集積回路を有する半導体装置 | |
| CN104037173B (zh) | 多晶硅电阻结构及其形成方法 | |
| US7151036B1 (en) | Precision high-frequency capacitor formed on semiconductor substrate | |
| TW201701453A (zh) | 於高電阻基板上形成的半導體器件及射頻模組 | |
| JP5633663B1 (ja) | 薄膜キャパシタとツエナーダイオードの複合電子部品およびその製造方法 | |
| TW569418B (en) | Low-capacitance electrostatic discharge protection apparatus and its manufacturing method | |
| JP2867934B2 (ja) | 半導体装置及びその製造方法 | |
| US7989917B2 (en) | Integrated circuit device including a resistor having a narrow-tolerance resistance value coupled to an active component | |
| US7714390B2 (en) | Integrated circuit comprising a substrate and a resistor | |
| CN101800165B (zh) | 一种沟道式电容器的制作方法 | |
| US11978808B2 (en) | Vertical etch heterolithic integrated circuit devices | |
| TWI736412B (zh) | 垂直式雙極性電晶體裝置 | |
| CN208315547U (zh) | 基于bjt的集成电路抗静电转接板 | |
| CN104112708A (zh) | 一种esd保护及抗emi集成滤波器的制造方法 | |
| US20160163659A1 (en) | Radio frequency device protected against overvoltages | |
| TW202414781A (zh) | 靜電放電裝置及包含該靜電放電裝置的顯示驅動晶片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090715 Termination date: 20120530 |