CN104112708A - 一种esd保护及抗emi集成滤波器的制造方法 - Google Patents

一种esd保护及抗emi集成滤波器的制造方法 Download PDF

Info

Publication number
CN104112708A
CN104112708A CN201310133655.1A CN201310133655A CN104112708A CN 104112708 A CN104112708 A CN 104112708A CN 201310133655 A CN201310133655 A CN 201310133655A CN 104112708 A CN104112708 A CN 104112708A
Authority
CN
China
Prior art keywords
silicon chip
type silicon
layer
esd protection
emi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310133655.1A
Other languages
English (en)
Inventor
孙芳魁
姜巍
袁晓飞
徐榕滨
张伟
许巍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SINOSEMI ELECTRONICS Inc
Original Assignee
SINOSEMI ELECTRONICS Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SINOSEMI ELECTRONICS Inc filed Critical SINOSEMI ELECTRONICS Inc
Priority to CN201310133655.1A priority Critical patent/CN104112708A/zh
Publication of CN104112708A publication Critical patent/CN104112708A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种ESD保护及抗EMI集成滤波器的制造方法。通过将齐纳二极管(D)、电阻(R)和电容(C)集成在一个器件中,能够为便携式电子系统的各种I/O端口提供ESD保护及抗EMI的单片器件解决方案,避免了采用传统分立器件带来的体积大、重量重、保护电压不稳定等问题。另外在工艺中采用离子注入法来制作次表面齐纳二极管,避免了采用传统半导体工艺制作的齐纳二极管热稳定性差、反向击穿电压精度不高以及输出噪声电压较大等问题。

Description

一种ESD保护及抗EMI集成滤波器的制造方法
技术领域
本发明属于集成电路制造领域,特别涉及一种ESD保护及抗EMI集成滤波器的制造方法。
背景技术
在电子设备越来越向短小轻薄的便携化方向演变的大趋势下,电子系统的高集成化成为必然选择,业界正在采用最先进的半导体工艺技术制造先进的系统级芯片(SoC)。设计人员为了优化芯片功能及芯片尺寸,正在持续不断地减小其芯片设计的最小特征尺寸。但随着特征尺寸的减小,伴随而来的是器件更易于遭受ESD损伤。同时,随着电子系统工作频率的逐渐提高以及无线设备的大量应用,来自I/O端口外部的高频噪声干扰以及系统内部的高频噪声串扰对信号完整性的破坏作用越来越显著。因此,目前几乎所有的消费类电子产品的I/O端口都需要进行ESD保护和抗EMI处理。
在传统的解决方案中,大多采用分立的稳压二极管和电阻、电容来实现I/O端口的ESD保护和抗EMI功能。但如果全部采用分立器件来实现,则需要为数众多的分立器件。它们占用印刷电路板面积大,焊点多,不但要增加电子设备的生产费用,而且会在很大程度上降低电子系统的可靠性。在电子设备日益满足高频、高速、多功能、高性能、高可靠、低成本、便携等市场需求推动下,
对数量众多的这种无源器件进行集成化成为了必然的选择。
发明内容
本发明提供了一种ESD保护及抗EMI集成滤波器的制造方法。实现一种将齐纳二极管、电阻和电容集成化的低成本的解决方案。
本发明的ESD保护及抗EMI集成滤波器的制造方法,包括:
首先,提供一种N型硅片。
其次,所述N型硅片依次经过高温氧化工艺、光刻、腐蚀工艺,制造出硼(B)扩散区窗口,此区为齐纳二极管的阳极区域。
然后,在所述N型硅片上通过硼(B)扩散工艺制造出齐纳二极管的阳极区域。
接下来,在所述N型硅片上依次进行氧化、光刻和腐蚀工艺为下步磷扩散工艺做准备。
进一步的,在所述N型硅片上进行磷扩散制造出齐纳二极管的阴极区域以及电容的下电极。
进一步的,在所述N型硅片上依次进行氧化、光刻和腐蚀工艺,为下步硼(B)离子注入工艺做准备。
进一步的,在所述N型硅片上进行硼离子注入。
进一步的,去掉所述N型硅片上的SiO2层。
进一步的,在所述N型硅片上淀积SiO2层和Si3N4层。
进一步的,在所述N型硅片上依次进行多晶硅淀积和三氯氧磷掺杂工艺,并通过光刻腐蚀工艺制造出电阻和电容的上电极。
进一步的,在所述N型硅片上通过光刻、腐蚀工艺制造出接触孔。
进一步的,在所述N型硅片上溅射金属铝,并通过光刻腐蚀工艺制造出金属电极。
最后,在所述N型硅片上依次进行SiO2淀积和三氯氧磷掺杂工艺,并通过光刻腐蚀工艺制造出压焊点。
本发明提供了一种ESD保护及抗EMI集成滤波器的制造方法,采用离子注入技术制造次表面齐纳二极管以得到设计期望的较精确的反向击穿电压值;同时,采用掺杂多晶硅制作平板电容电极和电阻,并在电路结构上将平板电容和二极管PN结电容并联以得到设计期望的电容值;在此基础上实现一种将齐纳二极管和电阻、电容集成化的低成本的解决方案。
附图说明
图1.本实施例的电路原理图
图2.本实施例的器件截面示意图。
图中:1-N型硅片;2-P区;3-N+区;4-P-区;5-金属层;6-钝化层。
具体实施方式
在背景技术中已经提及,现有技术中大多采用分立的稳压二极管和电阻、电容来实现I/O端口的ESD保护和抗EMI功能。但如果全部采用分立器件来实现,则需要为数众多的分立器件。它们占用印刷电路板面积大,焊点多,不但要增加电子设备的生产费用,而且会在很大程度上降低电子系统的可靠性。本发明就是在此需求的基础上提出了一种将齐纳二极管、电阻和电容集成化的方案,利用本发明的技术制造的集成无源器件能够应用于电子系统的各种I/O端口中,保护后级器件在IEC61000-4-2标准中的8KV接触式放电条件下不受损坏。同时能够提供优良的抗EMI特性。具体地说,采用离子注入技术制造次表面齐纳二极管以得到设计期望的较精确的反向击穿电压值;同时,采用掺杂多晶硅制作平板电容和电阻,并在电路结构上将平板电容和二极管PN结电容并联以得到设计期望的电容值;在此基础上实现一种将齐纳二极管和电阻、电容集成化的低成本的解决方案。
本发明的具体实施例是一个为有6条信号通路的I/O端口提供ESD保护和抗EMI功能的薄膜集成电路器件,其中一条信号通路的电路原理图如图1所示。该薄膜集成电路器件的主要功能是对电子系统的信号通路及敏感芯片提供能承受IEC61000-4-2测试标准的ESD保护功能,同时可以降低电磁和射频干扰,消除负脉冲电压尖峰和降低数据传输的噪声等。
下面结合具体的实施方案以及图2对本发明做进一步的说明。根据下面说明和要求书,本发明的优点和特征将更清楚。需要说明的是,附图均采用非常简化的形式且均使用非精确的比例,仅用以方便、明晰的辅助说明本发明具体实施例的目的。本发明使用N型硅片1做为半导体材料片。
接下来进行ESD保护及抗EMI集成滤波器的制造:
首先,进行氧化工艺在所述N型硅片1上形成SiO2层。所述氧化工艺温度设置为1050±5℃,时间控制在180±10分钟,最终生长出的氧化层厚度为
其次,依次进行光刻和腐蚀工艺,刻蚀掉二极管阳极(P区2)图形上的SiO2层,制造出硼扩散窗口。
然后,进行硼扩散,制造出P区2。本实施例中,采用固态硼扩散源,在1050℃-1100℃的扩散炉内,经过200-250分钟高温扩散,将硼扩散到硅片内部,在N型硅片上形成高导电层。
接下来,再次进行氧化工艺。在1000℃-1050℃高温炉内氧化,时间为120-150分钟,生长出厚度为6000的SiO2层。
接下来,依次进行光刻和腐蚀工艺,刻蚀出二极管的阴极图形和平行板电容的下极板图形,为下步磷扩散工艺做准备。此处设计时要充分考虑电容上、下极板间的套刻精度,保证电容值的精确。
接下来,进行磷扩散工艺,制造出N+区3,做为二极管的阴极图形和平行板电容的下极板图形。本工艺采用三氯氧磷做为扩散源,扩散温度为1050±5℃,扩散时间200-220分钟,将磷扩散到N型硅片内部。
接下来,通过腐蚀工艺去掉N型硅片表面上的全部SiO2层。腐蚀液使用稀释的氢氟酸。
接下来,依次进行氧化、光刻和腐蚀工艺制造出硼注入窗口。
接下来,进行硼离子注入,形成P-区4。硼离子注入工艺具有易于控制浓度和结深的优点,可以在硅片内部形成平坦的杂质分布,使产品的性能稳定、一致性好。
接下来,腐蚀掉N型硅片1上的全部SiO2层。进行完B离子注入后,已不需要表面SiO2层掩蔽注入,且影响后续介质层的形成,因此将其全部去除。
接下来,在N型硅片上依次淀积SiO2层和Si3N4层,并通过光刻腐蚀工艺形成电容的介质层。SiO2层的厚度控制在之间,Si3N4层厚度控制在之间。
接下来,在N型硅片上依次进行多晶硅淀积和三氯氧磷掺杂工艺。多晶硅的厚度控制在之间。掺杂的浓度影响多晶硅的方块电阻,进而影响多晶硅的温度系数,为了得到接近零温度系数的多晶硅,优选的,通过调节三氯氧磷的掺杂浓度将多晶硅的方块电阻控制在170Ω/□-190Ω/□之间,最终使得阻的温度系数<200ppm/℃。
接下来,通过光刻、腐蚀工艺制造出电阻(R)和电容(C)一极板。
接下来,依次进行溅射、光刻、腐蚀工艺,制造出金属层5。溅射金属层厚度为2-3μm,使用材料为Al。
接下来,进行合金工艺。采用真空合金工艺,合金化温度为450℃,合金工艺增加了金属层与N型硅片表面的粘附性。
接下来,淀积SiO2层并进行磷掺杂工艺,之后依次进行光刻腐蚀工艺,制造出钝化层6。SiO2层的厚度在之间
光刻版按常规技术和要求制作。清洗,SiO2、Si3N4、Al等刻蚀可采用湿法或干法刻蚀工艺。

Claims (4)

1.一种ESD保护及抗EMI集成滤波器的制造方法,其特征在于,包括:
提供N型硅片;
在所述N型硅片上通过离子注入技术制造次表面击穿齐纳二极管;
在所述N型硅片上依次淀积SiO2层和Si3N4层,并通过光刻、腐蚀工艺制造出电容的介质层。
在所述N型硅片上淀积多晶硅并进行三氯氧磷掺杂工艺;
在所述N型硅片上通过光刻、腐蚀工艺制作出电阻和电容一极板;
利用N+衬底作为电容另一极板。
2.根据要求1所述一种ESD保护及抗EMI集成滤波器的制造方法,其特征在于,在所述N型硅片上进行离子注入前,N型硅片需依次进行氧化、光刻、腐蚀工艺制造出硼注入窗口。
3.根据要求1所述一种ESD保护及抗EMI集成滤波器的制造方法,其特征在于,在所述N型硅片上淀积SiO2层和Si3N4层,其中SiO2层的厚度控制在之间,Si3N4层厚度控制在之间。
4.根据要求1所述一种ESD保护及抗EMI集成滤波器的制造方法,其特征在于,采用相互连接的同一掺磷浓度多晶硅制造电阻和电容一极板,掺杂后的多晶硅方块电阻控制在170Ω/□-190Ω/□之间。
CN201310133655.1A 2013-04-17 2013-04-17 一种esd保护及抗emi集成滤波器的制造方法 Pending CN104112708A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310133655.1A CN104112708A (zh) 2013-04-17 2013-04-17 一种esd保护及抗emi集成滤波器的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310133655.1A CN104112708A (zh) 2013-04-17 2013-04-17 一种esd保护及抗emi集成滤波器的制造方法

Publications (1)

Publication Number Publication Date
CN104112708A true CN104112708A (zh) 2014-10-22

Family

ID=51709448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310133655.1A Pending CN104112708A (zh) 2013-04-17 2013-04-17 一种esd保护及抗emi集成滤波器的制造方法

Country Status (1)

Country Link
CN (1) CN104112708A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107871709A (zh) * 2017-10-19 2018-04-03 成都旭思特科技有限公司 能够适应高温的薄膜滤波器制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030067362A1 (en) * 2000-04-10 2003-04-10 Reinhard Losehand Component having an integrated radiofrequency circuit
CN1731582A (zh) * 2005-05-30 2006-02-08 黑龙江八达通用微电子有限公司 具有横向达通二极管的电阻(r)-电容(c)-二极管(d)网络薄膜集成电路结构与制造
CN1976028A (zh) * 2005-11-28 2007-06-06 株式会社东芝 Esd保护元件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030067362A1 (en) * 2000-04-10 2003-04-10 Reinhard Losehand Component having an integrated radiofrequency circuit
CN1731582A (zh) * 2005-05-30 2006-02-08 黑龙江八达通用微电子有限公司 具有横向达通二极管的电阻(r)-电容(c)-二极管(d)网络薄膜集成电路结构与制造
CN1976028A (zh) * 2005-11-28 2007-06-06 株式会社东芝 Esd保护元件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107871709A (zh) * 2017-10-19 2018-04-03 成都旭思特科技有限公司 能够适应高温的薄膜滤波器制造方法

Similar Documents

Publication Publication Date Title
CN103384063B (zh) 一种浪涌保护电路及其制造方法
CN107204361B (zh) 一种低电容双向tvs器件及其制造方法
US20230282636A1 (en) Device integrating trench type power device and source capacitor and manufacturing method thereof
CN103094068B (zh) 高密度嵌入式电容器及其制作方法
CN107170738B (zh) 一种低电容单向tvs器件及其制造方法
CN102664161B (zh) 高压bcd工艺中高压器件的隔离结构及其制造方法
CN109037206B (zh) 一种功率器件保护芯片及其制作方法
CN110875309A (zh) 一种带有内置电流传感器的沟槽igbt器件结构及制作方法
CN109950299A (zh) 一种功率集成二极管芯片结构及其制作方法
CN100514641C (zh) 具有横向达通二极管的网络薄膜集成电路结构与制造方法
TW201701453A (zh) 於高電阻基板上形成的半導體器件及射頻模組
CN104112708A (zh) 一种esd保护及抗emi集成滤波器的制造方法
CN111370407A (zh) 一种低压低电容单向esd保护器件及其制作方法
CN103021936B (zh) 一种双极电路的制造方法
CN101814531B (zh) 利用半导体pn结结电容构成的电容器及其制作方法
CN104425442A (zh) 半导体器件及其制造方法
CN103400841B (zh) 基于SiGe BiCMOS的宽带射频芯片静电保护电路
CN206742245U (zh) 一种双向对称的tvs二极管
CN106252349B (zh) 一种低电容功率tvs器件及其制造方法
CN101800165B (zh) 一种沟道式电容器的制作方法
CN103633128A (zh) 双极npn晶体管及其制造方法
CN109037205B (zh) 瞬态电压抑制器及其制造方法
CN106898656A (zh) 低电容tvs二极管及其制造方法
TW201232798A (en) Method for manufacturing a back-contact solar cell
CN109326592A (zh) 瞬态电压抑制器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141022

WD01 Invention patent application deemed withdrawn after publication