CN109326592A - 瞬态电压抑制器及其制造方法 - Google Patents
瞬态电压抑制器及其制造方法 Download PDFInfo
- Publication number
- CN109326592A CN109326592A CN201811256316.1A CN201811256316A CN109326592A CN 109326592 A CN109326592 A CN 109326592A CN 201811256316 A CN201811256316 A CN 201811256316A CN 109326592 A CN109326592 A CN 109326592A
- Authority
- CN
- China
- Prior art keywords
- injection region
- sub
- region
- injection
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001052 transient effect Effects 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000002347 injection Methods 0.000 claims abstract description 275
- 239000007924 injection Substances 0.000 claims abstract description 275
- 239000002184 metal Substances 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 99
- 238000000034 method Methods 0.000 description 21
- 230000003071 parasitic effect Effects 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000002457 bidirectional effect Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种瞬态电压抑制器及其制造方法，包括：第一导电类型的衬底；阱区，包括第一导电类型的第一阱区与第二导电类型的第二阱区，所述第一阱区与所述第二阱区相邻；注入区，包括第二导电类型的第一注入区、第二导电类型的第二注入区及第一导电类型的第三注入区，所述第一注入区包括第一子注入区与第二子注入区，所述第二注入区包括第三子注入区与第四子注入区，所述第三注入区包括第五子注入区与第六子注入区；介质层，覆盖所述阱区及所述注入区的上表面；金属层，包括第一子金属层与第二子金属层；电极，包括第一电极与第二电极。
Description
技术领域
本发明涉及半导体器件领域，尤其涉及一种瞬态电压抑制器及其制造方法。
背景技术
瞬态电压抑制器(TVS)是一种基于二极管形式的高效保护器件，用来保护电路中的其它器件，使其免遭各种形式的瞬态高压的冲击，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，广泛应用于通讯系统、计算机、便携式设备及控制系统中电子器件的保护。传统的TVS产品仅包含一个或多个串联的齐纳二极管，电容通常在几十、甚至上百pF，对高频信号的衰减作用很大，不能满足双向电路及高频电路的应用。
发明内容
本发明所要解决的技术问题是如何提供一种双向、低电容的瞬态电压抑制器。
为了解决上述问题，本发明提供了一种瞬态电压抑制器，其包括：
第一导电类型的衬底；
阱区，自所述衬底的上表面向下延伸，所述阱区包括第一导电类型的第一阱区与第二导电类型的第二阱区，所述第一阱区与所述第二阱区相邻；
注入区，包括第二导电类型的第一注入区、第二导电类型的第二注入区及第一导电类型的第三注入区，所述第一注入区自所述第一阱区的上表面向下延伸，包括第一子注入区与第二子注入区；所述第二注入区自所述第二阱区的上表面向下延伸，包括第三子注入区与第四子注入区；所述第三注入区自所述第二注入区的上表面向下延伸，包括第五子注入区与第六子注入区，所述第五子注入区自所述第三子注入区的上表面向下延伸，所述第六子注入区自所述第四子注入区的上表面向下延伸；
介质层，覆盖所述阱区及所述注入区的上表面；
金属层，包括第一子金属层与第二子金属层，所述第一子金属层电连接所述第一子注入区与所述第五子注入区，所述第二子金属层电连接所述第二子注入区与所述第六子注入区；
电极，包括第一电极与第二电极，分别与所述第三子注入区与第四子注入区电连接。
所述瞬态电压抑制器通过所述阱区及所述注入区的设计，形成了背靠背的两组PN结，并且给所述背靠背的两组PN结中的每一组PN结均串联了一组宽耗尽区的PN结，最终实现了四组二极管的串联，极大的降低了所述瞬态电压抑制器的寄生电容，并且实现了双向保护的功能。
进一步的，所述瞬态电压抑制器还包括：绝缘层，覆盖在所述第一阱区的上表面与所述第二阱区的上表面的交界处。以防止所述瞬态电压抑制器工作过程中，所述第一阱区与所述第二阱区之间的表面漏电。
进一步的，所述瞬态电压抑制器还包括：与所述第一注入区相邻的隔离沟槽，自所述第一阱区的上表面向下延伸，所述隔离沟槽的底部比所述第一注入区的底部更靠近所述衬底的下表面，且所述隔离沟槽的内部填充有绝缘介质。以缩小所述背靠背的两组PN结的结面积，降低所述瞬态电压抑制器的寄生电容。
进一步的，所述瞬态电压抑制器还包括：贯穿所述介质层的介质孔，包括第一介质孔、第二介质孔与第三介质孔，所述第一介质孔与所述第一注入区对应设置用以填充所述金属层，所述第二介质孔与所述第三注入区对应设置用以填充所述金属层，所述第三介质孔与所述第二注入区对应设置用以填充所述电极。
进一步的，所述注入区的形状为近半球形，以获取更好的电流通过能力及较佳的结面积。
本发明提供了一种瞬态电压抑制器的制造方法，其包括以下步骤：
步骤S10：提供第一导电类型的衬底；
步骤S20：形成阱区，所述阱区自所述衬底的上表面向下延伸，所述阱区包括第一导电类型的第一阱区与第二导电类型的第二阱区，所述第一阱区与所述第二阱区相邻；
步骤S30：形成注入区，所述注入区包括第二导电类型的第一注入区、第二导电类型的第二注入区及第一导电类型的第三注入区，所述第一注入区自所述第一阱区的上表面向下延伸，包括第一子注入区与第二子注入区；所述第二注入区自所述第二阱区的上表面向下延伸，包括第三子注入区与第四子注入区；所述第三注入区自所述第二注入区的上表面向下延伸，包括第五子注入区与第六子注入区，所述第五子注入区自所述第三子注入区的上表面向下延伸，所述第六子注入区自所述第四子注入区的上表面向下延伸；
步骤S40：形成介质层，所述介质层覆盖所述阱区及所述注入区的上表面；
步骤S50：形成金属层，所述金属层包括第一子金属层与第二子金属层，所述第一子金属层电连接所述第一子注入区与所述第五子注入区，所述第二子金属层电连接所述第二子注入区与所述第六子注入区；形成电极，所述电极包括第一电极与第二电极，分别与所述第三子注入区与第四子注入区电连接。
所述瞬态电压抑制器通过所述阱区及所述注入区的设计，形成了背靠背的两组PN结，并且给所述背靠背的两组PN结中的每一组PN结均串联了一组宽耗尽区的PN结，最终实现了四组二极管的串联，极大的降低了所述瞬态电压抑制器的寄生电容，并且实现了双向保护的功能。
进一步的，在步骤S20之后，还包括以下步骤：
步骤S21：形成绝缘层，所述绝缘层覆盖在所述第一阱区的上表面与所述第二阱区的上表面的交界处。
进一步的，在步骤S30中，形成所述第一注入区与所述第二注入区之后，还包括以下步骤：
步骤S31：形成与所述第一注入区相邻的隔离沟槽，所述隔离沟槽自所述第一阱区的上表面向下延伸，所述隔离沟槽的底部比所述第一注入区的底部更靠近所述衬底的下表面，且所述隔离沟槽的内部填充有绝缘介质。
进一步的，在步骤S40之后，还包括以下步骤：
步骤S41：形成贯穿所述介质层的介质孔，所述介质孔包括第一介质孔、第二介质孔与第三介质孔，所述第一介质孔与所述第一注入区对应设置用以填充所述金属层，所述第二介质孔与所述第三注入区对应设置用以填充所述金属层，所述第三介质孔与所述第二注入区对应设置用以填充所述电极。
进一步的，步骤S21中所述绝缘层的形成包括以下步骤：
步骤S21a：覆盖所述阱区的上表面形成氧化硅层；
步骤S21b：覆盖所述氧化硅层的上表面形成氮化硅层；
步骤S21c：贯穿所述氮化硅层，在所述第一阱区的上表面与所述第二阱区的上表面的交界处形成沟槽；
步骤S21d：在所述氮化硅层的阻挡下进行表面热氧化，在所述氧化硅层中形成所述绝缘层；
步骤S21e：去除所述氮化硅层及所述氧化硅层。
附图说明
下面结合附图和实施方式对本发明进一步说明。
图1为本发明一个实施方式提供的瞬态电压抑制器的剖面结构示意图；
图2为图1的瞬态电压抑制器的俯视图(未示出所述介质层)；
图3为图1的瞬态电压抑制器的等效电路图；
图4为图1的瞬态电压抑制器的制造方法的流程示意图；
图5～图18为图1的瞬态电压抑制器的制造方法的详细过程示意图。
图中：10、衬底；20、阱区；21、第一阱区；22、第二阱区；30注入区；31、第一注入区；31a、第一子注入区；31b、第二子注入区；32、第二注入区；32a、第三子注入区；32b、第四子注入区；33、第三注入区；33a、第五子注入区；33b、第六子注入区；40、介质层；50、金属层；51、第一子金属层；52、第二子金属层；60、电极；61第一电极；62、第二电极；70、绝缘层；80、隔离沟槽；90、介质孔；91、第一介质孔；92、第二介质孔；93、第三介质孔；A、第一二极管；B、第二二极管；C、第三二极管；D、第四二极管。
具体实施方式
为了使本发明的目的、技术方案和有益效果更加清晰明白，下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
下面结合附图和实施方式进一步具体说明本发明的技术方案。
请参阅图1及图2，一种瞬态电压抑制器100包括：
第一导电类型的衬底10；
阱区20，自所述衬底10的上表面向下延伸，所述阱区20包括第一导电类型的第一阱区21与第二导电类型的第二阱区22，所述第一阱区21与所述第二阱区22相邻；
注入区30，包括第二导电类型的第一注入区31、第二导电类型的第二注入区32及第一导电类型的第三注入区33，所述第一注入区31自所述第一阱区21的上表面向下延伸，包括第一子注入区31a与第二子注入区31b；所述第二注入区32自所述第二阱区22的上表面向下延伸，包括第三子注入区32a与第四子注入区32b；所述第三注入区33自所述第二注入区32的上表面向下延伸，包括第五子注入区33a与第六子注入区33b，所述第五子注入区33a自所述第三子注入区32a的上表面向下延伸，所述第六子注入区33b自所述第四子注入区32b的上表面向下延伸；
介质层40，覆盖所述阱区20及所述注入区30的上表面；
金属层50，包括第一子金属层51与第二子金属层52，所述第一子金属层51电连接所述第一子注入区31a与所述第五子注入区33a，所述第二子金属层52电连接所述第二子注入区31b与所述第六子注入区33b；
电极60，包括第一电极61与第二电极62，分别与所述第三子注入区32a与第四子注入区32b电连接。
请参考图3，所述瞬态电压抑制器100中，所述第一子注入区31a与所述第一阱区21形成第二二极管B，所述第一阱区21与所述第二子注入区31b形成第三二极管C，所述第二二极管B与所述第三二极管C形成了背靠背的两组二极管；所述第三子注入区32a与所述第五子注入区33a形成了宽耗尽区的第一二极管A，所述第一二极管A与第二二极管B串联；所述第六子注入区33b与所述第四子注入区32b形成了宽耗尽区的第四二极管D，所述第四二极管D与所述第三二极管C串联。最终，实现了四组二极管的串联，极大的降低了所述瞬态电压抑制器100的寄生电容，并且实现了双向保护的功能。
具体的，所述衬底10为集成电路中的载体，所述衬底10起到支撑的作用，所述衬底10也参与所述集成电路的工作。所述衬底10可以为硅衬底，也可以为碳化硅衬底或硅褚衬底等。在本实施方式中，所述衬底10为硅衬底，可以降低成本、保证大尺寸、且具有导电的特点，能够避免边缘效应，大幅度提高良率。
所述注入区30的形状可以是任意的形状，比如：近半球形或立方形。在本实施方式中，所述注入区30的形状近半球形，以获取更好的电流通过能力及较佳的结面积。在本发明的其他实施方式中，所述第一注入区31的形状为近半球形，所述第二注入区32及所述第三注入区33的形状可以为任意形状。
所述瞬态电压抑制器100还包括：绝缘层70、隔离沟槽80、介质孔90。
所述绝缘层70，覆盖在所述第一阱区21的上表面与所述第二阱区22的上表面的交界处。以防止所述瞬态电压抑制器100工作过程中，所述第一阱区21与所述第二阱区22之间的表面漏电。
所述隔离沟槽80与所述第一注入区31相邻，自所述第一阱区21的上表面向下延伸，所述隔离沟槽80的底部比所述第一注入区31的底部更靠近所述衬底10的下表面，且所述隔离沟槽80的内部填充有绝缘介质。以缩小所述背靠背的两组二极管的结面积，降低所述瞬态电压抑制器100的寄生电容。
所述介质孔90贯穿所述介质层40，包括第一介质孔91、第二介质孔92与第三介质孔93，所述第一介质孔91与所述第一注入区31对应设置用以填充所述金属层50，所述第二介质孔92与所述第三注入区33对应设置用以填充所述金属层50，所述第三介质孔93与所述第二注入区32对应设置用以填充所述电极60。
所述第一导电类型可以为N型掺杂，对应地，所述第二导电类型为P型掺杂；相反地，所述第一导电类型还可以为P型掺杂，对应地，所述第二导电类型为N型掺杂。在本实施方式中，所述第一导电类型为P型掺杂，所述第二导电类型为N型掺杂，所述第一导电类型的衬底10为P型衬底10，所述第一导电类型的第一阱区21为P型第一阱区21，所述第二导电类型的第二阱区22为N型第二阱区22，所述第二导电类型的第一注入区31为N型第一注入区31，所述第二导电类型的第二注入区32为N型第一注入区32，以此类推。由于理论上，无论是P型衬底还是N型衬底都是可行的，但是在生产上，在P型衬底做N型扩散比在N型衬底上做P型扩散的成本更低，生产的速度也更快，并且P型衬底可以起到保护作用，有较大的内阻，能防止PN结导通，可以用正电压开启，在使用上比较方便。因此，在接下来的实施方式中，均以所述第一导电类型为P型掺杂，所述第二导电类型为N型掺杂为例进行描述，但并不对此进行限定。
请参阅图3所示的该瞬态电压抑制器100的等效电路图：需要说明的是，以下的电流方向均以所述第一电极61接正电位，所述第二电极62接负电位为本发明的一个实施例来进行判断；以下形成的PN结的正向和反向均以第一导电类型设为P型，所述第二导电类型设为N型为本发明的一个实施例来进行判断，但并不对此限定。当向所述第一电极61和所述第二电极62通电时，电流依次流经所述第一电极61、所述第三子注入区32a、所述第五子注入区33a、所述第一子金属层51、所述第一子注入区31a、所述第一阱区21、所述第二子注入区31b、所述第二子金属层52、所述第六子注入区33b、所述第四子注入区32b、所述第二电极62。其中，所述第三子注入区32a与所述第五子注入区33a形成反向的第一二极管A；所述第一子注入区31a与所述第一阱区21形成反向的第二二极管B；所述第一阱区21与所述第二子注入区31b形成正向的第三二极管C；所述第六子注入区33b与所述第四子注入区32b形成正向的第四二极管D。综上所述，本发明所要保护的瞬态电压抑制器100形成了背靠背的所述第二二极管B与所述第三二极管C，并且给所述第二二极管B串联了宽耗尽区的所述第一二极管A，给所述第三二极管C串联了宽耗尽区的所述第四二极管D。最终实现了四组二极管的串联，极大的降低了所述瞬态电压抑制器100的寄生电容，并且实现了双向保护的功能。
图1的瞬态电压抑制器100的制造方法，包括以下步骤：
步骤S10：提供第一导电类型的衬底10；
步骤S20：形成阱区20，所述阱区20自所述衬底20的上表面向下延伸，所述阱区20包括第一导电类型的第一阱区21与第二导电类型的第二阱区22，所述第一阱区21与所述第二阱区22相邻；
步骤S30：形成注入区30，所述注入区30包括第二导电类型的第一注入区31、第二导电类型的第二注入区32及第一导电类型的第三注入区33，所述第一注入区31自所述第一阱区21的上表面向下延伸，包括第一子注入区31a与第二子注入区31b；所述第二注入区32自所述第二阱区22的上表面向下延伸，包括第三子注入区32a与第四子注入区32b；所述第三注入区33自所述第二注入区32的上表面向下延伸，包括第五子注入区33a与第六子注入区33b，所述第五子注入区33a自所述第三子注入区32a的上表面向下延伸，所述第六子注入区33b自所述第四子注入区32b的上表面向下延伸；
步骤S40：形成介质层40，所述介质层40覆盖所述阱区20及所述注入区30表面；
步骤S50：形成金属层50，所述金属层50包括第一子金属层51与第二子金属层52，所述第一子金属层51电连接所述第一子注入区31a与所述第五子注入区33a，所述第二子金属层52电连接所述第二子注入区31b与所述第六子注入区33b；形成电极60，所述电极60包括第一电极61与第二电极62，分别与所述第三子注入区32a与第四子注入区32b电连接。
请参考图3，所述瞬态电压抑制器100中，所述第一子注入区31a与所述第一阱区21形成第二二极管B，所述第一阱区21与所述第二子注入区31b形成第三二极管C，所述第二二极管B与所述第三二极管C形成了背靠背的两组二极管；所述第三子注入区32a与所述第五子注入区33a形成了宽耗尽区的第一二极管A，所述第一二极管A与第二二极管B串联；所述第六子注入区33b与所述第四子注入区32b形成了宽耗尽区的第四二极管D，所述第四二极管D与所述第三二极管C串联。最终，实现了四组二极管的串联，极大的降低了所述瞬态电压抑制器100的寄生电容，并且实现了双向保护的功能。
请参阅图4及图5～图18，图1的瞬态电压抑制器的制造方法，其具体步骤包括：
步骤S10：提供第一导电类型的衬底10，具体请参阅图5；
步骤S20：形成阱区20，所述阱区20自所述衬底20的上表面向下延伸，所述阱区20包括第一导电类型的第一阱区21与第二导电类型的第二阱区22，所述第一阱区21与所述第二阱区22相邻；
具体的，请参阅图6，所述阱区20可以通过离子注入或扩散的方式形成，在本实施方式中，采用离子注入法形成所述阱区20。先进行离子注入，注入剂量为E13/cm2，然后进行热驱入工艺，得到所述阱区20。所述阱区20的结深为4～5um。
步骤S21：形成绝缘层70，所述绝缘层70覆盖在所述第一阱区21的上表面与所述第二阱区22的上表面的交界处。
具体的，在本实施方式中，所述绝缘层70的形成包括以下步骤：步骤S21a：请参阅图7，通过热氧化的方法覆盖所述阱区20的上表面形成氧化硅层，所述氧化硅层的厚度为500埃左右；步骤S21b：请参阅图7，采用化学气相沉积法覆盖所述氧化硅层的上表面形成氮化硅层，所述氮化硅层的厚度为1500埃左右；步骤S21c：请参阅图8，通过先光刻后刻蚀的方法在所述第一阱区21的上表面与所述第二阱区22的上表面的交界处形成贯穿所述氮化硅层的沟槽，所述沟槽的宽度为5～8cm；步骤S21d：请参阅图9，在所述氮化硅层的阻挡下进行表面热氧化，在所述氧化硅层中形成所述绝缘层70，所述绝缘层70的两侧呈鸟嘴结构；步骤S21e：请参阅图10，去除所述氮化硅层及所述氧化硅层，保留所述绝缘层70。
步骤S30：形成注入区30，所述注入区30包括第二导电类型的第一注入区31、第二导电类型的第二注入区32及第一导电类型的第三注入区33，所述第一注入区31自所述第一阱区21的上表面向下延伸，包括第一子注入区31a与第二子注入区31b；所述第二注入区32自所述第二阱区22的上表面向下延伸，包括第三子注入区32a与第四子注入区32b；所述第三注入区33自所述第二注入区32的上表面向下延伸，包括第五子注入区33a与第六子注入区33b，所述第五子注入区33a自所述第三子注入区32a的上表面向下延伸，所述第六子注入区33b自所述第四子注入区32b的上表面向下延伸；在步骤S30中，形成所述第一注入区31与所述第二注入区32之后，还包括步骤S31：形成与所述第一注入区31相邻的隔离沟槽80，所述隔离沟槽80自所述第一阱区21的上表面向下延伸，所述隔离沟槽80的底部比所述第一注入区31的底部更靠近所述衬底10的下表面，且所述隔离沟槽80的内部填充有绝缘介质。
具体的，首先，请参阅图11及图12(图12为俯视图)，在本实施方式中，通过先光刻后注入，然后再进行热驱入的方法形成所述第一注入区31及所述第二注入区32，其中所述热驱入的工艺温度为1000～1100℃，驱入时间根据实际需求进行调节。
其次，请参阅图13，在本实施方式中，通过先光刻后刻蚀最后再的方法形成所述隔离沟槽80，其中，使用的刻蚀方法为干法刻蚀，从而更易实现自动化、处理过程未引入污染、清洁度高，在本发明的其它实施方式中也可以采用湿法刻蚀。请参阅图14，采用绝缘介质对所述隔离沟槽80进行填充，所述绝缘介质可以是氧化硅、氮化硅或氮氧化硅等，在本实施方式中，所述绝缘介质为氧化硅。
最后，请参阅图15及图16(图16为俯视图)，在本实施方式中，通过先光刻后注入，然后再进行热驱入的方法形成所述第三注入区33，其中所述热驱入的工艺温度为1000～1100℃，驱入时间根据实际需求进行调节。
步骤S40：形成介质层40，所述介质层40覆盖所述阱区20及所述注入区30表面；
具体的，请参阅图17，所述介质层40的材料可以为氧化硅、氮化硅或氮氧化硅，具体可以通过采用溅射或热氧化法或化学气相沉积工艺形成所述介质层40。在本实施方式中，所述介质层40为采用化学气相沉积法形成的氧化硅层，起到隔绝电流的作用，作为所述瞬态电压抑制器100的最终的层间绝缘层。
步骤S41：形成贯穿所述介质层40的介质孔90，所述介质孔90包括第一介质孔91、第二介质孔92与第三介质孔93，所述第一介质孔91与所述第一注入区31对应设置用以填充所述金属层50，所述第二介质孔92与所述第三注入区33对应设置用以填充所述金属层50，所述第三介质孔93与所述第二注入区32对应设置用以填充所述电极60。
具体的，请参阅图18，在所述介质层40的上表面制备掩膜材料，所述掩膜材料具体为第一光刻胶，在所述第一光刻胶层上向下刻蚀形成所述介质孔90，再去除所述第一光刻胶。其中，刻蚀方法包括干法刻蚀和湿法刻蚀。干法刻蚀包括光挥发、气相腐蚀、等离子体腐蚀等。在本实施方式中，使用的刻蚀方法为干法刻蚀，从而更易实现自动化、处理过程未引入污染、清洁度高。
步骤S50：形成金属层50，所述金属层50包括第一子金属层51与第二子金属层52，所述第一子金属层51电连接所述第一子注入区31a与所述第五子注入区33a，所述第二子金属层52电连接所述第二子注入区31b与所述第六子注入区33b；形成电极60，所述电极60包括第一电极61与第二电极62，分别与所述第三子注入区32a与第四子注入区32b电连接。
具体的，请参阅图1及图2(图2为俯视图)，先采用化学气相沉积法覆盖所述介质层40的上表面形成一层完整金属层，在所述完整金属层的上表面制备掩膜材料，所述掩膜材料具体为第二光刻胶，在所述第二光刻胶层上向下刻蚀形成所述金属层50及所述电极60，再去除所述第二光刻胶。其中，刻蚀方法包括干法刻蚀和湿法刻蚀。干法刻蚀包括光挥发、气相腐蚀、等离子体腐蚀等。在本实施方式中，使用的刻蚀方法为干法刻蚀，从而更易实现自动化、处理过程未引入污染、清洁度高。
请参考图3，所述瞬态电压抑制器100中，所述第一子注入区31a与所述第一阱区21形成第二二极管B，所述第一阱区21与所述第二子注入区31b形成第三二极管C，所述第二二极管B与所述第三二极管C形成了背靠背的两组二极管；所述第三子注入区32a与所述第五子注入区33a形成了宽耗尽区的第一二极管A，所述第一二极管A与第二二极管B串联；所述第六子注入区33b与所述第四子注入区32b形成了宽耗尽区的第四二极管D，所述第四二极管D与所述第三二极管C串联。最终，实现了四组二极管的串联，极大的降低了所述瞬态电压抑制器100的寄生电容，并且实现了双向保护的功能。
以上内容仅仅是对本发明的构思所作的举例和说明，所属本技术领域的技术人员对所描述的具体实施方式做各种各样的修改或补充或采用类似的方式替代，只要不偏离发明的构思或者超越本权利要求书所定义的范围，均应属于本发明的保护范围。
Claims (10)
1.一种瞬态电压抑制器，其特征在于，包括：
第一导电类型的衬底；
阱区，自所述衬底的上表面向下延伸，所述阱区包括第一导电类型的第一阱区与第二导电类型的第二阱区，所述第一阱区与所述第二阱区相邻；
注入区，包括第二导电类型的第一注入区、第二导电类型的第二注入区及第一导电类型的第三注入区，所述第一注入区自所述第一阱区的上表面向下延伸，包括第一子注入区与第二子注入区；所述第二注入区自所述第二阱区的上表面向下延伸，包括第三子注入区与第四子注入区；所述第三注入区自所述第二注入区的上表面向下延伸，包括第五子注入区与第六子注入区，所述第五子注入区自所述第三子注入区的上表面向下延伸，所述第六子注入区自所述第四子注入区的上表面向下延伸；
介质层，覆盖所述阱区及所述注入区的上表面；
金属层，包括第一子金属层与第二子金属层，所述第一子金属层电连接所述第一子注入区与所述第五子注入区，所述第二子金属层电连接所述第二子注入区与所述第六子注入区；
电极，包括第一电极与第二电极，分别与所述第三子注入区与第四子注入区电连接。
2.根据权利要求1所述的瞬态电压抑制器，其特征在于，还包括：
绝缘层，覆盖在所述第一阱区的上表面与所述第二阱区的上表面的交界处。
3.根据权利要求2所述的瞬态电压抑制器，其特征在于，还包括：
与所述第一注入区相邻的隔离沟槽，自所述第一阱区的上表面向下延伸，所述隔离沟槽的底部比所述第一注入区的底部更靠近所述衬底的下表面，且所述隔离沟槽的内部填充有绝缘介质。
4.根据权利要求3所述的瞬态电压抑制器，其特征在于，还包括：
贯穿所述介质层的介质孔，包括第一介质孔、第二介质孔与第三介质孔，所述第一介质孔与所述第一注入区对应设置用以填充所述金属层，所述第二介质孔与所述第三注入区对应设置用以填充所述金属层，所述第三介质孔与所述第二注入区对应设置用以填充所述电极。
5.根据权利要求1～4中任意一项所述的瞬态电压抑制器，其特征在于，所述注入区的形状为近半球形。
6.一种瞬态电压抑制器的制造方法，其特征在于，包括以下步骤：
步骤S10：提供第一导电类型的衬底；
步骤S20：形成阱区，所述阱区自所述衬底的上表面向下延伸，所述阱区包括第一导电类型的第一阱区与第二导电类型的第二阱区，所述第一阱区与所述第二阱区相邻；
步骤S30：形成注入区，所述注入区包括第二导电类型的第一注入区、第二导电类型的第二注入区及第一导电类型的第三注入区，所述第一注入区自所述第一阱区的上表面向下延伸，包括第一子注入区与第二子注入区；所述第二注入区自所述第二阱区的上表面向下延伸，包括第三子注入区与第四子注入区；所述第三注入区自所述第二注入区的上表面向下延伸，包括第五子注入区与第六子注入区，所述第五子注入区自所述第三子注入区的上表面向下延伸，所述第六子注入区自所述第四子注入区的上表面向下延伸；
步骤S40：形成介质层，所述介质层覆盖所述阱区及所述注入区的上表面；
步骤S50：形成金属层，所述金属层包括第一子金属层与第二子金属层，所述第一子金属层电连接所述第一子注入区与所述第五子注入区，所述第二子金属层电连接所述第二子注入区与所述第六子注入区；形成电极，所述电极包括第一电极与第二电极，分别与所述第三子注入区与第四子注入区电连接。
7.根据权利要求6所述的瞬态电压抑制器的制造方法，其特征在于，在步骤S20之后，还包括以下步骤：
步骤S21：形成绝缘层，所述绝缘层覆盖在所述第一阱区的上表面与所述第二阱区的上表面的交界处。
8.根据权利要求7所述的瞬态电压抑制器的制造方法，其特征在于，在步骤S30中，形成所述第一注入区与所述第二注入区之后，还包括以下步骤：
步骤S31：形成与所述第一注入区相邻的隔离沟槽，所述隔离沟槽自所述第一阱区的上表面向下延伸，所述隔离沟槽的底部比所述第一注入区的底部更靠近所述衬底的下表面，且所述隔离沟槽的内部填充有绝缘介质。
9.根据权利要求8所述的瞬态电压抑制器的制造方法，其特征在于，在步骤S40之后，还包括以下步骤：
步骤S41：形成贯穿所述介质层的介质孔，所述介质孔包括第一介质孔、第二介质孔与第三介质孔，所述第一介质孔与所述第一注入区对应设置用以填充所述金属层，所述第二介质孔与所述第三注入区对应设置用以填充所述金属层，所述第三介质孔与所述第二注入区对应设置用以填充所述电极。
10.根据权利要求7～9中任意一项所述的瞬态电压抑制器的制造方法，其特征在于，步骤S21中所述绝缘层的形成包括以下步骤：
步骤S21a：覆盖所述阱区的上表面形成氧化硅层；
步骤S21b：覆盖所述氧化硅层的上表面形成氮化硅层；
步骤S21c：贯穿所述氮化硅层，在所述第一阱区的上表面与所述第二阱区的上表面的交界处形成沟槽；
步骤S21d：在所述氮化硅层的阻挡下进行表面热氧化，在所述氧化硅层中形成所述绝缘层；
步骤S21e：去除所述氮化硅层及所述氧化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811256316.1A CN109326592B (zh) | 2018-10-26 | 2018-10-26 | 瞬态电压抑制器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811256316.1A CN109326592B (zh) | 2018-10-26 | 2018-10-26 | 瞬态电压抑制器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109326592A true CN109326592A (zh) | 2019-02-12 |
| CN109326592B CN109326592B (zh) | 2020-08-28 |
Family
ID=65263193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811256316.1A Active CN109326592B (zh) | 2018-10-26 | 2018-10-26 | 瞬态电压抑制器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109326592B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11936178B2 (en) | 2020-09-21 | 2024-03-19 | Infineon Technologies Ag | ESD protection device with reduced harmonic distortion |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100559938B1 (ko) * | 2004-01-28 | 2006-03-13 | 광전자 주식회사 | 순간 전압 억제 다이오드 |
| US20070073807A1 (en) * | 2005-02-11 | 2007-03-29 | Alpha & Omega Semiconductor, Ltd | Latch-up free vertical TVS diode array structure using trench isolation |
| KR100928653B1 (ko) * | 2009-06-16 | 2009-11-27 | (주) 알에프세미 | 반도체 소자 및 그 제조방법 |
| CN102437156A (zh) * | 2011-12-13 | 2012-05-02 | 杭州士兰集成电路有限公司 | 超低电容瞬态电压抑制器件及其制造方法 |
| US20120241903A1 (en) * | 2011-03-25 | 2012-09-27 | Shen yu-shu | Low capacitance transient voltage suppressor |
| CN102938957A (zh) * | 2012-11-20 | 2013-02-20 | 宁波市镇海华泰电器厂 | 抗浪涌电压的led灯脉冲式驱动电源 |
| CN103413807A (zh) * | 2013-07-15 | 2013-11-27 | 常州子睦半导体有限公司 | 低电容单向瞬态电压抑制器 |
| CN204885150U (zh) * | 2015-08-26 | 2015-12-16 | 北京燕东微电子有限公司 | 瞬态电压抑制器封装组件 |
| CN106129058A (zh) * | 2016-08-27 | 2016-11-16 | 上海长园维安微电子有限公司 | 沟槽引出集成型低压双向瞬时电压抑制器及其制造方法 |
| CN206022373U (zh) * | 2016-08-27 | 2017-03-15 | 上海长园维安微电子有限公司 | 双向电压完全对称带有超深沟槽超低漏电的tvs器件 |
| CN207652409U (zh) * | 2017-12-27 | 2018-07-24 | 阳光电源股份有限公司 | 一种有源钳位电路 |
-
2018
- 2018-10-26 CN CN201811256316.1A patent/CN109326592B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100559938B1 (ko) * | 2004-01-28 | 2006-03-13 | 광전자 주식회사 | 순간 전압 억제 다이오드 |
| US20070073807A1 (en) * | 2005-02-11 | 2007-03-29 | Alpha & Omega Semiconductor, Ltd | Latch-up free vertical TVS diode array structure using trench isolation |
| KR100928653B1 (ko) * | 2009-06-16 | 2009-11-27 | (주) 알에프세미 | 반도체 소자 및 그 제조방법 |
| US20120241903A1 (en) * | 2011-03-25 | 2012-09-27 | Shen yu-shu | Low capacitance transient voltage suppressor |
| CN102437156A (zh) * | 2011-12-13 | 2012-05-02 | 杭州士兰集成电路有限公司 | 超低电容瞬态电压抑制器件及其制造方法 |
| CN102938957A (zh) * | 2012-11-20 | 2013-02-20 | 宁波市镇海华泰电器厂 | 抗浪涌电压的led灯脉冲式驱动电源 |
| CN103413807A (zh) * | 2013-07-15 | 2013-11-27 | 常州子睦半导体有限公司 | 低电容单向瞬态电压抑制器 |
| CN204885150U (zh) * | 2015-08-26 | 2015-12-16 | 北京燕东微电子有限公司 | 瞬态电压抑制器封装组件 |
| CN106129058A (zh) * | 2016-08-27 | 2016-11-16 | 上海长园维安微电子有限公司 | 沟槽引出集成型低压双向瞬时电压抑制器及其制造方法 |
| CN206022373U (zh) * | 2016-08-27 | 2017-03-15 | 上海长园维安微电子有限公司 | 双向电压完全对称带有超深沟槽超低漏电的tvs器件 |
| CN207652409U (zh) * | 2017-12-27 | 2018-07-24 | 阳光电源股份有限公司 | 一种有源钳位电路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11936178B2 (en) | 2020-09-21 | 2024-03-19 | Infineon Technologies Ag | ESD protection device with reduced harmonic distortion |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109326592B (zh) | 2020-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI572003B (zh) | 用於高浪湧和低電容的暫態電壓抑制器的結構及其製備方法 | |
| CN103384063B (zh) | 一种浪涌保护电路及其制造方法 | |
| CN101707210B (zh) | 一种抗辐照的场效应晶体管、cmos集成电路及其制备 | |
| CN107017247A (zh) | 具有低击穿电压的瞬态电压抑制器 | |
| CN107301994B (zh) | 瞬态电压抑制器及其制作方法 | |
| CN109037206B (zh) | 一种功率器件保护芯片及其制作方法 | |
| CN105575781A (zh) | 沟槽型超级结的制造方法 | |
| CN105514166B (zh) | Nldmos器件及其制造方法 | |
| CN204348725U (zh) | 一种单通道低电容瞬态电压抑制器件 | |
| CN103779415A (zh) | 平面型功率mos器件及其制造方法 | |
| CN109326592A (zh) | 瞬态电压抑制器及其制造方法 | |
| CN111446239A (zh) | 一种低电容低钳位电压瞬态电压抑制器及其制造方法 | |
| CN206742245U (zh) | 一种双向对称的tvs二极管 | |
| CN206947345U (zh) | 一种超低电容tvs器件结构 | |
| CN109244069A (zh) | 瞬态电压抑制器及其制备方法 | |
| CN113257806A (zh) | 一种骤回瞬态电压抑制器 | |
| CN109037205A (zh) | 瞬态电压抑制器及其制造方法 | |
| CN108565259B (zh) | 半导体器件及其制造方法 | |
| CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN109192724A (zh) | 半导体器件及其制造方法 | |
| CN207381398U (zh) | 一种单向npn穿通型超低压tvs结构 | |
| CN108922925B (zh) | 一种功率器件保护芯片及其制作方法 | |
| CN205488142U (zh) | 一种低压超结mosfet终端结构 | |
| CN109166927A (zh) | 功率器件及其制造方法 | |
| CN211654821U (zh) | 低电容低钳位电压瞬态电压抑制器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200806 Address after: 210000 Kechuang building, Futian Road, Zhetang street, Lishui Economic Development Zone, Nanjing City, Jiangsu Province Applicant after: Nanjing Lishui hi tech Venture Capital Management Co.,Ltd. Address before: 518000 Hongchang Square 3408, 2001 Shennan East Road, Nanhu Street, Luohu District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN PENGLANG TRADE Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220316 Address after: 210000 No. 20, Shengyuan Road, Lishui Economic Development Zone, Nanjing, Jiangsu Patentee after: NANJING NINGPU LIGHTING PROTECTION TECHNOLOGY Co.,Ltd. Address before: 210000 Kechuang building, Futian Road, Zhetang street, Lishui Economic Development Zone, Nanjing, Jiangsu Province Patentee before: Nanjing Lishui hi tech Venture Capital Management Co.,Ltd. |