CN212434629U

CN212434629U - 一种基于p-型soi衬底的tvs保护器件

Info

Publication number: CN212434629U
Application number: CN202020010052.8U
Authority: CN
Inventors: 蒋骞苑; 苏海伟; 赵德益; 赵志方; 吕海凤; 张啸; 王允; 张彩霞
Original assignee: Shanghai Wei'an Semiconductor Co ltd
Current assignee: Shanghai Wei'an Semiconductor Co ltd
Priority date: 2020-01-03
Filing date: 2020-01-03
Publication date: 2021-01-29
Anticipated expiration: 2030-01-03

Abstract

本实用新型一种基于P‑型SOI衬底的TVS保护器件，采用P‑型SOI衬底硅片，由金属框架封装，P‑型SOI衬底自下而上包括P‑衬底、氧化埋层和P‑层，有IO端、VCC端、接地端三端，可以同时保护电路中的IO信号端和电源V_CC端，P‑层上的降电容二极管一、二由正面的P‑/N‑结形成，主TVS8管由背面的三个N+/P‑衬底阵列形成。本实用新型在正面和背面同时制作器件，因此单个器件的版图面积较小，有利于提高产量，降低成本，二个降电容二极管具有很低的电容值并彻底消除了衬底寄生电容，更适合在高频接口如HDMI2.0、USB3.0等高速端口使用。背面的TVS管能够通过更大的浪涌电流。

Description

一种基于P-型SOI衬底的TVS保护器件

技术领域

本实用新型涉及半导体保护器件的技术领域，尤其涉及SOI工艺的保护器件设计和制造领域。

背景技术

瞬态电压抑制器（TVS器件）是一种钳位过压保护器件，它能够在很短的时间内将浪涌电压固定在一个比较低的电压水平，使后端集成电路免受过浪涌电压的冲击，避免其损坏。TVS器件主要应用在各类接口电路当中，如手机、平板、电视机、电脑主机中均有大量TVS保护器件，通常TVS器件一端与电路的IO端并联，另一端与地相连，当有浪涌电压从电路IO端进入后，会触发TVS器件优先导通，浪涌电流经过TVS器件到地释放，将浪涌电压钳位在一个较低的水平，从而保护了后端IC器件。

如本申请人专利号：201510886621.9涉及一种基于SOI基底的低漏电低电容TVS阵列及其制备方法，基于SOI基底的低漏电低电容TVS阵列包括：n型的SOI基底、p+区、n+区、p区、氮化硅隔离、电极，所述的n型SOI基底由Si衬底、SiO₂层和n型Si三层结构构成，在P型和/或N型Si衬底上通过扩散或离子注入形成高掺杂PN结，形成PN结区域和中央的TVS区域。本发明所述基于SOI基底的低漏电低电容TVS阵列和现有技术中的TVS器件相比有效的降低了器件的寄生电容和漏电流，降低了器件的功耗，进一步提高了器件的性能。

申请号：201910053040.5公开了一种TVS器件芯片，包括封装外壳、TVS芯片层、过流芯片层、第一引脚与第二引脚，所述封装外壳的内腔设置TVS芯片层与过流芯片层，所述TVS芯片层的底部通过接线连接第一引脚的一端，所述过流芯片层的顶部通过接线连接第二引脚的一端，通过新型的TVS内部两路芯片设计，一路芯片可以满足瞬态电压钳位保护作用，一路芯片在持续过流时，自身断开，且通过复位过流填充物中的高分子聚合物，当断电和故障排除后，其集温降低，态密度增大，相变复原，纳米晶体还原成链状导电通路，使TVS器件恢复为正常状态，从而保证不会引起电路的短路，不会导致电路的火灾。

目前随着集成电路IC不断向小型化、低电压、低功耗的方向发展，对相应的TVS保护器件也提出了相应的性能要求，即要求TVS的钳位电压尽可能的低，同时漏电流和电容也不能有明显的增大，因为漏电流增大将导致整个电路的功耗上升，电容较大时导致高频信号在传输过程容易发生异常。

发明内容

为解决上述问题，本实用新型目的在于提供一种基于P-型SOI衬底的TVS保护器件，具有超小漏电、超低电容、同时脉冲峰值电流（IPP）很大的TVS器件。

本实用新型可以通过以下技术方案实现：一种基于P-型SOI衬底的TVS保护器件，采用SOI衬底硅片，由金属框架封装，所述的SOI衬底为P-型SOI衬底，自下而上包括P-衬底、氧化埋层和P-层，其中，

在P-层依序有第一氧化层深槽、第一P+区、第一P-区、第一N-区、第一N+区、第二氧化层深槽、第二P+区、第二P-区、第二N-区、第二N+区、第三氧化层深槽，均与氧化埋层相接；在第一、二P-区、N-区上表面有第一、二氧化层浅槽；第一P+区上表面有金属层，经导线连接金属框架封装的接地端；第一N+区和第二P+区上表面有金属层引出IO端，第二N+区有金属层经导线与金属框架封装的Vcc端电连接；

在P-衬底有等间距、等深度和等宽度的多个N+Poly槽经金属层与封装框架的Vcc端电连接，P+槽经金属层与封装框架的接地端连接，构成IO端、VCC端、接地端三端，同时保护电路中的IO信号端和电源VCC端，由正面低掺杂的P-/N-形成两个结构、性能、效率相同的降电容二极管一、二，由P-衬底的多个N+/P-衬底阵列形成主TVS管。

本实用新型有三端：IO端、Vcc(电源)端和接地端，可以同时保护电路中的IO信号端和电源VCC端。由于氧化埋层的存在，彻底消除了衬底寄生电容，比传统低电容二极管电容值更低；充分利用SOI衬底上下表面完全隔离的特点，创新性的在正面P-层和背面P-衬底同时制作器件，因此单个器件的版图面积较小，有利于提高产量，降低成本。

在上述方案基础上，所述的SOI衬底硅片中，P-型衬底的电阻率为45~165Ω*cm，衬底硅厚度600~700μm；氧化埋层的厚度为3500A~6000A，作为绝缘层；P-层厚度为0.5~1μm，电阻率为50~200Ω*cm。

由于采用的SOI衬底硅片上层的P-层硅膜的厚度特别薄，不大于1μm，再经过上表面氧化层生长，使得P-与N-的结面积特别小，同时，由于P-与N-为低掺杂，其耗尽区更宽，两种因素作用下，其具有很低的电容值。

在上述方案基础上，所述的N+Poly槽为三个，由三个N+/P-衬底阵列构成所述的TVS管。使得N+与P-衬底的接触面积大大提高，极大的提升了TVS管的峰值浪涌能力，能够通过更大的浪涌电流。

在上述方案基础上，所述的N+Poly槽的槽深8~20μm，槽宽2~4μm，槽间距4~8μm，N+Poly槽内N型杂质，注入元素为磷或者砷，注入剂量为1E14~1E15/ cm²，注入能量为40~50KeV，并保证槽的侧壁也被注入离子，在槽内填充N+Poly，其中，N+Poly电阻率很低为0.001~0.005Ω* cm。在槽内填充N+Poly，其具有非常低的电阻，可以使电流均匀的流入TVS管，有利于降低TVS管的钳位电压，更加有效的保护后级电路。

在上述方案基础上，所述的第一、三氧化层深槽和第二氧化层深槽分别设在在P-层的二侧及中间位置，为宽度0.8~1.5μm、深度均与氧化埋层相连且槽内填充二氧化硅的氧化层深槽。

在上述方案基础上，在P-层的第一、二N-区注入元素为磷，注入剂量为1E12~1E13cm^-2，注入能量为100~120KeV。

在上述方案基础上，所述的第一、二氧化层浅槽的深度在0.2~0.5μm，作为绝缘隔离层在浅槽内填充二氧化硅。

在上述方案基础上，所述的第一、二P+注入元素为硼，注入剂量为1E14~6E15 cm ^-2，注入能量为80~120KeV。

在上述方案基础上，所述的第一、二N+区注入元素为磷或砷，注入剂量为1E15~1E16 cm^-2，注入能量为80~150KeV。

在上述方案基础上，所述的SOI衬底硅片的P-层上表面和P-衬底的底部至少有厚度为200~300Å薄氧化层。

在上述方案基础上，所述的P-衬底的底部薄氧化层有增强型二氧化硅淀积层，使氧化层厚度达到0.6~1μm。

在上述方案基础上，在P-衬底的P+区注入元素为硼或二氟化硼，注入剂量为1E15~8E15/ cm²，注入能量为40~60KeV。

在上述方案基础上，在P-衬底底部有金属层，厚度为4~6μm，并将连接N+poly槽的金属层设为大面积占比，其占整个P-衬底表面积的60%~75%。

本实用新型一种根据上述的基于P-型SOI衬底的TVS保护器件通过以下制备方法得到，包括下述步骤：

步骤1：使用衬底为P-型的SOI硅片，电阻率为45~165Ω* cm，P-衬底硅厚度600~700μm；氧化埋层作为绝缘层厚度为3500A~6000A；绝缘层上硅膜为P-层，厚度为0.5~1μm，电阻率为50~200Ω* cm；

步骤2：在硅片正面P-层上表面进行涂胶、光刻、定义出深槽区窗口，然后通过干法刻蚀，做出深槽，并在深槽内填充二氧化硅形成槽隔离氧化层，然后将正面多余的氧化层用干法刻蚀的方法去除，得到槽深度与氧化埋层相连，槽宽度为0.8~1.5μm的第一、二、三氧化层深槽；

步骤3：通过光刻、注入，在第一、二、三氧化层深槽之间的表面局部注入N-区，并进行热扩散，使N-区与氧化埋层相接，N-区注入元素为磷，注入剂量为1E12~1E13cm^-2，注入能量为100~120KeV，其中热扩散的推进条件为900~1050℃，时间60~80分钟；

步骤4：在硅片正面进行涂胶、光刻、定义出浅槽区窗口，然后通过干法刻蚀，做出浅槽，并在浅槽内通过化学气相淀积填充二氧化硅，然后再将正面多余的二氧化硅去除，得到深度在0.2~0.5μm的第一、二氧化层浅槽；

步骤5：在氧化层浅槽与氧化层深槽之间的P-区进行表面P+选择性注入，通过光刻、注入、去胶等工艺方法实现。作为优选，P+注入元素为硼，注入剂量为1E14~6E15 cm^-2，注入能量为80~120KeV；

步骤6：在氧化层浅槽与氧化层深槽之间的N-区进行表面N+选择性注入，通过光刻、注入、去胶，N+注入元素为磷或砷，注入剂量为1E15~1E16cm^-2，注入能量为80~150KeV；

步骤7：进入炉管进行推进，使得P+、N+与埋氧化层相接触，同时修复注入损伤，其中，炉管温度为900℃，时间为30~60分钟，通入氧气，使得SOI硅片的P-表面及P-衬底的底面同时生成一层厚度为200~300Å的薄氧化层；

步骤8：对P-衬底的底面的薄氧化层进行物理增强型二氧化硅淀积（PECVD），使厚度达到0.6~1μm，再对背面进行光刻、刻蚀氧化层和硅层，形成多个深度一样为8~20μm、宽度也一样为2~4μm且槽与槽间距也一样为4~8μm的槽陈列，然后，掺入N型杂质，注入元素为磷或者砷，注入剂量为1E14~1E15/ cm²，注入能量为40~50KeV，注入角度为10~45度，以保证槽的侧壁也被注入离子，之后，在槽内填充N+Poly形成N+Poly阵列，其中，N+Poly电阻率为0.001~0.005Ω* cm；

步骤9：对P-衬底底面进行光刻、刻蚀氧化层，再进行P+离子注入，注入元素为硼或二氟化硼，注入剂量为1E15~8E15/ cm²，注入能量为40~60KeV，然后进行快速热退火，激活注入杂质，其中，退火温度为920~1020℃，时间20~30秒；

步骤10：先对P-层上表面进行干法刻蚀，去除薄氧化层，再对该上表面进行金属淀积，然后，通过光刻、刻蚀，形成P-层上表金属层；再对P-衬底部面进行金属淀积，然后，通过光刻、刻蚀，形成P-衬底底面的金属层，厚度为4~6μm，并将连接N+poly的金属层设置为大面积占比，其占整个P-衬底底表面积的60%~75%；

步骤11：对步骤10完成的芯片进行封装，在P-衬底的底面设置两块封装体金属框架，一端为连接P+区的接地端，另一端为连接N+Poly阵列的Vcc端，然后，分别从P-层上表面的金属层用金属引线到同侧的金属框架，P-层上表面中间的金属层为IO端，其中，金属引线的直径不小于30μm，引线为电阻率较低的铜或金，制成有三端：IO端、VCC端、接地端，可以同时保护电路中的IO信号端和电源VCC端，两个由P-层的P-/N-形成的结构、尺寸、性能相同的降电容二极管一、二，及由P-衬底的多个N+/P-衬底阵列形成的主TVS管。

本实用新型优越性在于：

（1）由于本实用新型采用的SOI硅片P-层的硅膜厚度特别薄，不大于1μm，再经过上表面氧化层浅槽生长，使得P-与N-的结面积特别小，同时，由于P-与N-为低掺杂，其耗尽区更宽，两种因素作用下，其具有很低的电容值；另外，由于氧化埋层的存在，彻底消除了衬底寄生电容，比传统低电容二极管电容值更低，更加适合在高频接口如HDMI2.0、USB3.0等高速端口使用。

（2）在SOI硅片的P-衬底通过刻槽，再注入，使得N+与P-衬底的接触面积大大提高，极大的提升了TVS管的峰值浪涌能力，能够通过更大的浪涌电流；在槽内填充N+Poly，其具有非常低的电阻，可以使电流均匀的流入TVS管，有利于降低TVS管的钳位电压，更加有效的保护后级电路。

（3）本实用新型充分利用SOI衬底上下表面完全隔离的特点，创新性的在正面P-层和背面P-衬底同时制作器件，因此单个器件的版图面积较小，有利于提高产量，降低成本。

附图说明

图1，P-型SOI衬底的 TVS保护器件结构示意图；

图2，P-型SOI衬底的 TVS保护器件等效电路图；

图3，制备步骤一的结构示意图；

图4，制备步骤二的结构示意图，其中；深槽内填充二氧化硅形成槽隔离氧化层，槽深度与氧化埋层相连，槽宽度为0.8~1.5μm；

图5，制备步骤三的结构示意图，在表面局部注入N-区，使N-区与氧化埋层相接；

图6，制备步骤四的结构示意图，浅槽深度在0.2~0.5μm；

图7，制备步骤五的结构示意图，P-层掺杂形成P+区；

图8，制备步骤六的结构示意图，P-层掺杂形成N+区；

图9，制备步骤七的结构示意图，热推进，使得P+、N+与氧化埋层相接触；

图10，制备步骤八的结构示意图，对P-衬底底面进行物理增强型二氧化硅淀积（PECVD），使背面氧化层厚度达到0.6~1μm，再对该面进行光刻、刻蚀氧化层和硅层，形成三个深度一样、宽度也一样，槽与槽间距也一样的深槽；

图11，制备步骤九的结构示意图，对P-衬底底面进行光刻、刻蚀氧化层，再进行P+离子注入，形成P+区；

图12，制备步骤十的结构示意图，步骤九制备的SOI硅片正、背面进行金属淀积，形成金属层；

图中标号说明：

1——P-型SOI衬底硅片；

11——P-衬底；111——背面氧化层；

12——氧化埋层；

13——P-层；

131、132、133——第一、二、三氧化层深槽；

21、51——第一、二P+区；22——第一P+区上表面金属层，

3——第一降电容二极管；31——第一P-区；32——第一N-区；

41、71——第一、二N+区；

52——IO端金属层；

6——第二降电容二极管；61——第二P-区；62——第二N-区；

33、63——第一、二氧化层浅槽；

71——第二N+区；72——第二N+区上表面金属层；

8——多个N+/P-衬底阵列形成的TVS管；

81、82、83——N+Poly槽一、二、三；84——N+Poly槽阵列金属层；

91——P+槽；92——P+槽金属层；

10——金属框架；101、102——导线一、二。

具体实施方式

如图1，P-型SOI衬底的 TVS保护器件结构示意图和图2，P-型SOI衬底的 TVS保护器件等效电路图所示，

一种TVS器件，包括衬底为P-型的SOI（Silicon-On-Insulator即绝缘衬底上的）硅片、P-区、N-区、P+区、N+区、槽隔离氧化层、氧化层、N+Poly、正面金属、背面金属、封装体金属框架、金属引线，如图1所示。

一种基于P-型SOI衬底的TVS保护器件，采用SOI衬底硅片硅片1，由金属框架10封装，所述的SOI衬底为P-型SOI衬底1，自下而上包括P-衬底11、氧化埋层12和P-层13，其中，

在P-层13依序有第一氧化层深槽131、第一P+区21、第一P-区31、第一N-区32、第一N+区41、第二氧化层深槽132、第二P+区51、第二P-区61、第二N-区62、第二N+区71、第三氧化层深槽133，均与氧化埋层12相接；在第一、二P-区31、61、第一、二N-区32、62的上表面有第一、二氧化层浅槽33、63；第一P+区21上表面有金属层22，经导线连接金属框架10封装的接地端；第一N+区41和第二P+区51上表面有金属层52引出IO端，第二N+区有金属层72经导线102与金属框架10封装的Vcc端电连接；

在P-衬底11有等间距、等深度和等宽度的三个N+Poly槽一、二、三81、82、83经金属层84与封装框架10的Vcc端电连接，P+槽91经金属层92与金属框架10封装的接地端连接，构成IO端、V_CC端、接地端V_DD三端，同时保护电路中的IO信号端和电源V_CC端，由正面低掺杂的P-/N-形成两个结构、性能、效率相同的降电容二极管一、二3、6，由P-衬底的三个N+/P-衬底阵列形成主TVS管8。P-型SOI衬底的 TVS保护器件等效电路图如图2所示。

本实施例提供一种TVS器件的制造方法，包括以下步骤：

步骤1：使用衬底为P-型SOI衬底硅片1，电阻率为45~165Ω*CM，P-衬底11硅厚度600~700μm，氧化埋层12厚度为3500A~6000A作为绝缘层，在绝缘层上硅膜为P-型，即P-层13厚度为0.5~1μm，电阻率为50~200Ω*CM；如图3所示。

步骤2：在硅片正面P-层13上进行涂胶、光刻、定义出二侧、中间为深槽区窗口，然后通过干法刻蚀，做出深槽，并在深槽内填充二氧化硅形成槽隔离氧化层，然后将正面多余的氧化层用干法刻蚀的方法去除，深槽深度与氧化埋层12相连，第一、二、三氧化层深槽131、132、133的槽宽度为0.8~1.5μm，如图4所示。

步骤3：通过光刻、注入，在P-层13第一、二氧化层深槽131、132和第二、三氧化层深槽132、133之间表面局部注入N-区，并进行热扩散，使N-区与氧化埋层12相接，本实施例N-区注入元素为磷，注入剂量为1E12~1E13CM^-2，注入能量为100~120KeV，热过程推进条件为900~1050℃，时间60~80分钟。如图5所示。

步骤4：在硅片正面P-层13上进行涂胶、光刻、定义出浅槽区窗口，然后通过干法刻蚀，做出浅槽，并在浅槽内通过化学气相淀积填充二氧化硅，然后再将正面多余的二氧化硅去除，得到第一、二氧化层浅槽33、63，本实施例的浅槽深度在0.2~0.5μm。如图6所示。

步骤5：在硅片正面P-层13上第一、二氧化层浅槽33、63的一侧，进行表面P+选择性注入，通过光刻、注入、去胶等工艺方法实现，作为优选，P+注入元素为硼，注入剂量为1E14~6E15CM^-2，注入能量为80~120KeV，如图7所示。

步骤6：在硅片正面P-层13上第一、二氧化层浅槽33、63的另一侧，进行表面N+选择性注入，通过光刻、注入、去胶等工艺方法实现，本实施例N+注入元素为磷或砷，注入剂量为1E15~1E16CM^-2，注入能量为80~150KeV，如图8所示。

步骤7：进入炉管进行推进，使得第一、二P+区21、51和第一、二N+区41、71与埋氧化层12相接触，同时修复注入损伤，本实施例炉管温度为900℃，时间为30~60分钟，通入氧气，使得硅片的正面和背面同时生成一层薄氧化层，厚度为200~300Å，如图9所示。

步骤8：在硅片背面P-衬底11进行物理增强型二氧化硅淀积（PECVD），使背面氧化层111厚度达到0.6~1μm，再对背面进行光刻、刻蚀氧化层和硅层，形成三个深槽，各深槽深度一样、宽度也一样，槽与槽间距也一样，本实施例槽深8~20μm、槽宽2~4μm和槽间距4~8μm，然后进行背面离子注入，掺入N型杂质，注入元素为磷或者砷，注入剂量为1E14~1E15/CM²，注入能量为40~50KeV，注入角度为10~45度，以保证槽的侧壁也被注入离子，之后在槽内填充N+Poly，N+Poly电阻率很低为0.001~0.005Ω*CM，形成N+Poly槽一、二、三81、82、83，如图10所示。

步骤9：对背面P-衬底11进行光刻、刻蚀氧化层，再进行P+离子注入，注入元素为硼或二氟化硼，注入剂量为1E15~8E15/CM²，注入能量为40~60KeV，然后进行快速热退火，激活注入杂质，优选的，退火温度为920~1020℃，时间20~30秒3，得到P+槽91，如图10所示。

步骤10：先对正面P-层13进行干法刻蚀，去除薄氧化层，再对正面进行金属淀积，然后通过光刻、刻蚀，形成正面第一P+区上表面金属层22、IO端金属层52和第二N+区上表面金属层72；再对背面P-衬底11进行金属淀积，然后用通过光刻、刻蚀，形成背面金属，包括N+Poly槽阵列金属层84和P+槽金属层92；本实施例中，金属厚度较厚为4~6μm，并将背面连接N+poly的金属设置为大面积占比，其占整个背面表面积的60%~75%，可以保证TVS器件拥有极强的过电流能力。如图12所示。

步骤11：对上述芯片进行封装，在背面设置两块封装体金属框架10，一端为接地端，另一端为V_CC（电源）端，然后，分别从正面用导线一、二101、102引线到同侧的金属框架10，正面中间为IO端金属层52。本实施例，金属导线一、二101、102的直径不小于30μm，引线材质主要为铜或者金等电阻率较低的金属。如图1所示，完成制作。

本实用新型的等效电路如图2所示：

本实用新型器件有三端：IO端、VCC端、接地端，可以同时保护电路中的IO信号端和电源V_CC端，其中，降电容二极管一、二3、6由正面的P-/N-结形成，主TVS8管由背面的三个N+/P-衬底阵列形成。

本实施例优点如下：

（1）由于本实用新型结构SOI上表面的硅膜厚度特别薄，最多仅为1μm，再经过上表面氧化层生长，使得P-与N-的结面积也特别小，同时由于P-与N-为低掺杂，其耗尽区更宽，两种因素作用下，其具有很低的电容值。另一方面，由于埋氧化层的存在，彻底消除了衬底寄生电容，比传统低电容二极管电容值更低，更加适合在高频接口如HDMI2.0、USB3.0等高速端口使用。

（2）在背面通过刻槽，再注入，使得N+与P-衬底的接触面积大大提高，极大的提升了TVS管的峰值浪涌能力，能够通过更大的浪涌电流。在槽内填充N+Poly，其具有非常低的电阻，可以使电流均匀的流入TVS管，有利于降低TVS管的钳位电压，更加有效的保护后级电路。

（3）本实用新型结构充分利用SOI衬底上下表面完全隔离的特点，创新性的在正面和背面同时制作器件，因此单个器件的版图面积较小，有利于提高产量，降低成本。

上面所述只是为了说明本实用新型，应该理解为本实用新型并不局限于以上实施例，在本实用新型权利要求所限定的精神和范围内可对其进行许多改变，修改，甚至等效，仍将落入本实用新型的保护范围内。

Claims

1.一种基于P-型SOI衬底的TVS保护器件，采用SOI衬底硅片，由金属框架封装，其特征在于，所述的SOI衬底为P-型SOI衬底，自下而上包括P-衬底、氧化埋层和P-层，其中，

2.根据权利要求1所述的基于P-型SOI衬底的TVS保护器件，其特征在于，所述的SOI衬底硅片中，P-型衬底的电阻率为45~165Ω*cm，衬底硅厚度600~700μm；氧化埋层的厚度为3500A~6000A，作为绝缘层；P-层厚度为0.5~1μm，电阻率为50~200Ω*cm。

3.根据权利要求1或2所述的基于P-型SOI衬底的TVS保护器件，其特征在于，所述的N+Poly槽为三个，由三个N+/P-衬底阵列构成所述的TVS管。

4.根据权利要求3所述的基于P-型SOI衬底的TVS保护器件，其特征在于，所述的N+Poly槽的槽深8~20μm，槽宽2~4μm，槽间距4~8μm，N+Poly槽内的N+Poly电阻率为0.001~0.005Ω*cm。

5.根据权利要求1或2所述的基于P-型SOI衬底的TVS保护器件，其特征在于，所述的第一、三氧化层深槽和第二氧化层深槽分别设在P-层的二侧及中间位置，为宽度0.8~1.5μm、深度均与氧化埋层相连且槽内填充二氧化硅的氧化层深槽。

6.根据权利要求1或2所述的基于P-型SOI衬底的TVS保护器件，其特征在于，所述的第一、二氧化层浅槽的深度在0.2~0.5μm，作为绝缘隔离层在浅槽内填充二氧化硅。

7.根据权利要求1或2所述的基于P-型SOI衬底的TVS保护器件，其特征在于，所述的SOI衬底硅片的P-层上表面和P-衬底的底部至少有厚度为200~300Å薄氧化层。

8.根据权利要求7所述的基于P-型SOI衬底的TVS保护器件，其特征在于，所述的P-衬底的底部薄氧化层有增强型二氧化硅淀积层，使氧化层厚度达到0.6~1μm。

9.根据权利要求1或2所述的基于P-型SOI衬底的TVS保护器件，其特征在于，在P-衬底底部有金属层，厚度为4~6μm，并将连接N+poly槽的金属层设为大面积占比，其占整个P-衬底表面积的60%~75%。