CN107134478A - 功率半导体器件及其制造方法 - Google Patents

功率半导体器件及其制造方法 Download PDF

Info

Publication number
CN107134478A
CN107134478A CN201710174713.3A CN201710174713A CN107134478A CN 107134478 A CN107134478 A CN 107134478A CN 201710174713 A CN201710174713 A CN 201710174713A CN 107134478 A CN107134478 A CN 107134478A
Authority
CN
China
Prior art keywords
injection
well region
power semiconductor
source region
barrier structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710174713.3A
Other languages
English (en)
Inventor
李学会
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN SI SEMICONDUCTORS CO Ltd
Original Assignee
SHENZHEN SI SEMICONDUCTORS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN SI SEMICONDUCTORS CO Ltd filed Critical SHENZHEN SI SEMICONDUCTORS CO Ltd
Priority to CN201710174713.3A priority Critical patent/CN107134478A/zh
Publication of CN107134478A publication Critical patent/CN107134478A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种功率半导体器件及其制造方法，所述方法包括进行阱区注入的步骤，所述进行阱区注入的步骤中的注入阻挡层包括位于两相邻栅极之间的长条形的注入阻挡结构，使得在阱区注入和扩散后，所述注入阻挡结构下方的阱区底部形成有向上凹进阱区内部的凹陷，所述长条形的延伸方向与所述两相邻栅极的间距方向垂直，所述注入阻挡结构的宽度小于连接所述源区的金属互连线在所述源区连接处的宽度。本发明在感性负载电路中关断后，从凹陷处流进的空穴电流由于到达源极金属的路径较短，这些空穴电流就能够直接进入源极金属，故进入源区的可能性减小，使寄生NPN晶体管难以开启，从而增大了器件的雪崩耐量。

Description

功率半导体器件及其制造方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种功率半导体器件，还涉及一种功率半导体器件的制造方法。
背景技术
现代电子电路由于使用环境和使用条件的特殊性，对功率半导体器件的可靠性要求越来越高。功率半导体器件(功率VDMOS、功率IGBT等)由于使用的需要，常常接在感性负载电路中。在器件关断时，感性负载上的电感能够产生负载电路所加电源电压两倍大小的电压，加在器件的漏源极之间，使器件的漏源极之间承受很大的电流冲击。当漏极电压增加且无法被夹断时器件就进入雪崩区，此时的漏-体二极管将产生电流载流子，所有的漏极电流(雪崩电流)将通过漏-体二极管并且受控于电感负载。如果流向体区的电流足够大，它将导通寄生晶体管，使器件产生雪崩击穿，器件可能被烧毁而永久失效。
因此，迫切需要增大器件的雪崩耐量(EAS)，以使器件能工作在感性负载电路中。传统的增大器件雪崩耐量的方法有：1.增大P阱注入剂量；2.N+注入后再一次进行P+注入；3.增加元胞个数；4.接触孔刻蚀后进行P+注入。前两种方法是通过减小体区电阻，使寄生NPN晶体管的PN结两端的电压低于PN结的开启电压而使寄生晶体管难以导通，从而消除雪崩击穿。第三种方法是通过增大器件的工作电流，从而增大雪崩耐量。第四种方法是改善接触电阻以增大雪崩耐量。但以上方法存在以下缺点：
1、增大P阱注入剂量虽然能增大雪崩耐量，但会增大开启电压VTH，更严重的是会增大导通电阻Rdon，使器件的温升增大，从而使器件的可靠性降低。
2、N+注入后再一次进行P+注入也会增大开启电压VTH，并且增大导通电阻Rdon，使器件的温升增大，从而使器件的可靠性降低。原因是该次P+注入时注入的杂质硼离子紧挨着器件的沟道，在后续的扩散工艺中硼离子会扩散到沟道中，从而增大开启电压VTH，并且增大导通电阻Rdon。
3、增加元胞个数会使芯片的面积增大，从而增大制造成本。
4、接触孔刻蚀后进行P+注入虽然会改善器件中个别元胞接触不良所引起的器件烧毁的情况，但由于一般而言接触孔大小的有限性，通过接触孔注入的P型杂质的区域不够大，对器件体区电阻Rb的减小是有限的，使雪崩耐量的提高幅度不够大，故这种方法提高器件雪崩耐量的效率不高。
发明内容
基于此，有必要提供一种能够提高雪崩耐量的功率半导体器件。
一种功率半导体器件，所述功率半导体器件的元胞结构包括第一导电类型的衬底、所述衬底上的第二导电类型的阱区、所述阱区内的第一导电类型的源区、所述阱区上方的栅极、以及所述阱区上与所述阱区和源区连接的金属互连线，所述第一导电类型和第二导电类型为相反的导电类型；所述阱区的底部形成有向上凹进阱区内部的凹陷，所述金属互连线位于所述凹陷的上方，所述阱区内的源区位于第一连线的两侧，所述第一连线为所述凹陷正底部与金属互连线正中的连线。
在其中一个实施例中，所述阱区与所述金属互连线接触的部分的横截面为长条形，两相邻所述栅极的间距方向与所述长条形的延伸方向垂直。
在其中一个实施例中，所述第一导电类型为N型，所述第二导电类型为P型。
在其中一个实施例中，还包括形成于所述衬底上的第一导电类型的漂移区，所述阱区形成于所述漂移区内。
还有必要提供一种雪崩耐量高的功率半导体器件的制造方法。
一种功率半导体器件的制造方法，包括进行阱区注入的步骤，所述进行阱区注入的步骤中的注入阻挡层包括位于两相邻栅极之间的长条形的注入阻挡结构，使得在阱区注入和扩散后，所述注入阻挡结构下方的阱区底部形成有向上凹进阱区内部的凹陷，所述长条形的延伸方向与所述两相邻栅极的间距方向垂直，所述注入阻挡结构的宽度小于连接所述源区的金属互连线在所述源区连接处的宽度。
在一个实施例中，还包括进行源区注入的步骤，所述进行源区注入的步骤中的注入阻挡层包括所述注入阻挡结构，使得在源区注入和扩散后，所述注入阻挡结构下方两侧形成相互分离的源区。
在一个实施例中，使用光刻胶作为所述注入阻挡结构。
在一个实施例中，包括：进行终端场限环与有源区注入阻挡结构光刻与刻蚀，刻蚀后的所述场氧化层形成所述注入阻挡结构；进行终端注入并扩散；进行有源区元胞结构光刻与刻蚀；以及进行有源区注入与扩散并形成栅极；所述进行有源区注入的步骤包括所述进行阱区注入的步骤。
在一个实施例中，包括：形成场氧化层；进行终端场限环与有源区注入阻挡结构光刻与刻蚀，刻蚀后的所述场氧化层形成所述注入阻挡结构；进行终端注入并扩散；进行有源区元胞结构光刻与刻蚀；以及进行有源区注入与扩散并形成栅极；所述进行有源区注入的步骤包括所述进行阱区注入和进行源区注入的步骤，阱区注入离子为第二导电类型，源区注入离子为第一导电类型，所述第一导电类型和第二导电类型为相反的导电类型。
在一个实施例中，所述进行有源区注入与扩散并形成栅极的步骤包括：进行JFET注入；形成栅氧化层；淀积多晶硅；对淀积的多晶硅进行第一导电类型的离子掺杂；进行多晶硅光刻与刻蚀；所述进行阱区注入；所述进行源区注入；其中，所述进行源区注入的步骤使用所述注入阻挡结构作为注入阻挡层，从而不再额外进行源区注入光刻。
上述功率半导体器件及通过上述功率半导体器件的制造方法制造出的半导体器件，通过在阱区底部的形成一个向上的小凹陷，使该位置处的阱深小于阱区其它区域的阱深。当功率半导体器件在感性负载电路中关断后，从该凹陷处流进的空穴电流由于到达源极金属(即金属互连线)的路径较短，这些空穴电流就能够直接进入源极金属，故进入源区的可能性减小，使寄生NPN晶体管难以开启，从而增大了器件的雪崩耐量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
图1是一种传统的功率半导体器件在感性负载电路中关断后元胞结构的空穴电流流动示意图；
图2是一实施例中功率半导体器件在感性负载电路中关断后元胞结构的空穴电流流动示意图；
图3是传统的功率半导体器件的接触孔与源区的接触示意图；
图4是一实施例中功率半导体器件的接触孔与源区的接触示意图；
图5为一实施例中进行终端场限环与有源区注入阻挡结构光刻与刻蚀后有源区的场氧结构俯视图；
图6是P阱注入与扩散后功率半导体器件的元胞结构剖面示意图；
图7是一实施例中功率半导体器件的制造方法的流程图；
图8是图7中的步骤S150的各子步骤流程图；
图9是功率半导体器件有源区和终端区的位置关系示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易地将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
图1是一种传统的功率半导体器件在感性负载电路中关断后元胞结构的空穴电流流动示意图(图中的结构外围无封闭线的部分表示结构继续延伸)。图1的结构包括N+衬底16、N-漂移区15、P阱14、N+源区17、栅氧化层13、多晶硅栅11以及源极金属19。从图中可以看到，在感性负载电路中，当功率半导体器件关断后，空穴电流沿图中的箭头方向流进P阱14。由于从P阱14底部流进的空穴电流到达源极金属19的路径较长，这些空穴电流在P阱14中泄放的时间也就较长，并且会流进源区17中。随着进入P阱14中的电流不断增大，使P基区的体电阻Rb不断增大，当P基区的体电阻Rb上的电压增大到漏-体二极管的开启电压(约0.7V)时，寄生NPN晶体管就会发生导通。这样在进入P基区的电流还没有流进源极金属时，就发生了雪崩击穿。
对此，发明人提出一种功率半导体器件，该功率半导体器件的元胞结构包括第一导电类型的衬底，衬底上的第二导电类型的阱区，阱区内的第一导电类型的源区，阱区上方的栅极，以及阱区上与阱区和源区连接的金属互连线。阱区的底部形成有向上凹进阱区内部的凹陷(一般是在阱区底部的中央形成该凹陷)，金属互连线位于凹陷的上方，阱区内的源区位于凹陷正底部与金属互连线中央的连线两侧。在功率半导体器件为N型的实施例中，第一导电类型为N型、第二导电类型为P型；在功率半导体器件为P型的实施例中，第一导电类型为P型、第二导电类型为N型。
上述功率半导体器件，通过在阱区底部的形成一个上凹的小凹陷，使该位置处的阱深小于阱区其它区域的阱深。当上述功率半导体器件在感性负载电路中关断后，从该凹陷处流进的空穴电流由于到达源极金属(即金属互连线)的路径较短，这些空穴电流就能够直接进入源极金属，故进入源区的可能性减小，使寄生NPN晶体管难以开启，从而增大了器件的雪崩耐量。
图2是一实施例中功率半导体器件在感性负载电路中关断后元胞结构的空穴电流流动示意图。图2的结构包括N+衬底26、衬底26上的N-漂移区25、漂移区25内的P阱24、P阱内的N+源区27、P阱24上方的栅极(包括栅氧化层23和多晶硅栅21)、以及P阱24上与P阱24和源区27连接的源极金属29。当上述功率半导体器件在感性负载电路中关断后，从凹陷处流进的空穴电流由于到达源极金属29的路径较短，这些空穴电流就能够直接进入源极金属29，故进入源区27的可能性减小，使寄生NPN晶体管难以开启，从而增大了器件的雪崩耐量。
图3是传统的功率半导体器件的接触孔与源区的接触示意图，图1即为沿图3的A-A线的剖视图。在图3中，两相邻的多晶硅栅11之间形成有注入阻挡结构117，源区注入(本实施例中为N+注入)时，未被注入阻挡结构117覆盖的区域被注入形成N+区，且在扩散后形成源区17。图3中两条虚线表示接触孔的边缘。图4是一实施例中功率半导体器件的接触孔与源区的接触示意图，两相邻的多晶硅栅21之间的注入阻挡结构217作为源区注入时的阻挡层。注入阻挡结构217为长条形，长条形的延伸方向(即长条形的长边方向，图4中为Y轴方向)垂直于两相邻栅极的间距方向(图4中为X轴方向)。相应的，阱区与金属互连线(即源极金属)接触部分的横截面也为长条形且该长条形的延伸方向垂直于两相邻栅极的间距方向。图4中两条虚线表示接触孔的边缘。对比图3和图4可以看出，图4所示结构由于金属互连线沿Y轴方向与源区27接触的长度相对于传统结构更大，因而收集源区电流的能力更强，器件的导通电阻比传统结构更小。
在一个实施例中，功率半导体器件是垂直双扩散金属氧化物半导体场效应晶体管(VDMOSFET)或绝缘栅双极型晶体管(IGBT)。
发明人相应提供一种上述功率半导体器件的制造方法，该方法在进行阱区注入的步骤中的注入阻挡层包括位于两相邻栅极之间的长条形的注入阻挡结构，使得在阱区注入和扩散后，注入阻挡结构下方的阱区底部形成有向上凹进阱区内部的凹陷，长条形的延伸方向与两相邻栅极的间距方向垂直，注入阻挡结构的宽度小于连接源区的金属互连线在与源区连接处的宽度。
图6是P阱注入与扩散后功率半导体器件的元胞结构剖面示意图，P阱24上方形成有注入阻挡结构22。这样在进行P阱注入时，由于注入阻挡结构22的阻挡，使注入阻挡结构22下面的硅片(漂移区25)表面没有P型杂质的注入。在后续的P阱扩散工艺中，由于P型杂质离子的扩散作用，P型杂质离子会扩散至注入阻挡结构22的下方，但注入阻挡结构22下方的P阱24底部中央的P阱24的结深会小于P阱24的其它位置的结深，P阱24底部表现出向上凹陷。
在其中一个实施例中，注入阻挡结构22为场氧化层经过刻蚀后在有源区形成的结构。图5为一实施例中进行终端光刻与刻蚀后有源区的场氧结构俯视图，图9是功率半导体器件有源区和终端区的位置关系示意图。图5中的注入阻挡结构217(为场氧化层的一部分)形成于后续步骤中将要形成的相邻多晶硅栅211之间。注入阻挡结构217的宽度不能太宽，以免影响阱区(本实施例中为P阱)注入时阱区整体的底部形貌。一般要求注入阻挡结构217的宽度小于在后续工艺过程中所形成的接触孔的宽度，即小于连接源区的金属互连线在与源区连接处的宽度，这样可以使得金属互连线(源极金属)与N+源区的接触良好，便于收集源区电流。
以下对本发明实施例的功率半导体器件的制造方法进行整体概括性描述。参见图7，功率半导体器件的制造方法包括如下步骤：
S110，形成氧化层。
在晶圆正面(即外延层正面)生长场氧化层。
S120，进行终端场限环与有源区注入阻挡结构光刻与刻蚀。
在场氧化层上涂覆光刻胶，光刻后刻蚀场氧化层，露出需要注入形成终端场限环的区域，且将有源区的场氧化层刻蚀出前述的(例如图5所示的)注入阻挡结构。
S130，进行终端注入并扩散。
注入第二导电类型的离子，扩散后形成终端场限环。注入后应去除光刻胶。
S140，进行有源区元胞结构光刻与刻蚀。
再次涂覆光刻胶进行光刻，从而将多余的场氧化层刻蚀掉，但注入阻挡结构被保留，露出有源区的注入窗口。
S150，进行有源区注入与扩散并形成栅极。
参见图8，步骤S150具体包括以下子步骤：
S151，JFET注入。
JFET注入完成后可以进行热扩散。在一个实施例中，JFET注入的剂量为1E12cm-2—5E12cm-2,注入能量为80keV—120keV。JFET热扩散的温度为1100℃—1150℃，扩散时间为90—180分钟。
S153，生长栅氧化层。
在晶圆正面(即外延层正面)生长栅氧化层。
S155，形成多晶硅栅。
在栅氧化层上淀积多晶硅后，进行N型离子掺杂(例如磷扩散或磷离子注入)，然后进行多晶光刻与刻蚀，形成多晶硅栅。
S157，进行阱区注入。
注入第二导电类型离子(本实施例中为P型离子)形成阱区，注入完成后可以进行阱区热扩散。阱区注入的注入阻挡层注入阻挡结构217。在一个实施例中，阱区注入的注入剂量为3E13cm-2—1E14cm-2，注入能量为60keV—100keV。阱区热扩散的温度为1000℃—1150℃，扩散时间为30—150分钟。
S159，第一、第二导电类型离子注入。
第一导电类型离子注入即源区注入。在本实施例中，源区注入的(应改为源区注入)也使用注入阻挡结构217作为注入阻挡层，使得在源区(应改为源区)注入和扩散后在注入阻挡结构下方两侧形成相互分离的源区。注入完成后可以进行热扩散。在本实施例中，第一导电类型离子注入为N+注入，第二导电类型离子注入为P+注入。
由于使用注入阻挡结构217作为源区(应改为源区)注入(本实施例中为N+注入)时的阻挡层，就可以不用再额外进行源区注入光刻，从而比传统的功率半导体器件的制造工艺减少一道光刻工序，增大了产品的通量，减少了生产成本。
之后进行介质层淀积，接触孔光刻和刻蚀，金属溅射，金属层光刻与刻蚀，背面减薄，背面注入，背银等工序，以及钝化层淀积、光刻与刻蚀的工序。
在一个实施例中，还可以使用光刻胶替代场氧化层作为注入阻挡结构。但这样做会增大工艺的复制性，增加制造成本。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种功率半导体器件的制造方法，包括进行阱区注入的步骤，其特征在于，所述进行阱区注入的步骤中的注入阻挡层包括位于两相邻栅极之间的长条形的注入阻挡结构，使得在阱区注入和扩散后，所述注入阻挡结构下方的阱区底部形成有向上凹进阱区内部的凹陷，所述长条形的延伸方向与所述两相邻栅极的间距方向垂直，所述注入阻挡结构的宽度小于连接所述源区的金属互连线在所述源区连接处的宽度。
2.根据权利要求1所述的功率半导体器件的制造方法，其特征在于，还包括进行源区注入的步骤，所述进行源区注入的步骤中的注入阻挡层包括所述注入阻挡结构，使得在源区注入和扩散后，所述注入阻挡结构下方两侧形成相互分离的源区。
3.根据权利要求1或2所述的功率半导体器件的制造方法，其特征在于，使用光刻胶作为所述注入阻挡结构。
4.根据权利要求1所述的功率半导体器件的制造方法，其特征在于，包括：
形成场氧化层；
进行终端场限环与有源区注入阻挡结构光刻与刻蚀，刻蚀后的所述场氧化层形成所述注入阻挡结构；
进行终端注入并扩散；
进行有源区元胞结构光刻与刻蚀；以及
进行有源区注入与扩散并形成栅极；所述进行有源区注入的步骤包括所述进行阱区注入的步骤。
5.根据权利要求2所述的功率半导体器件的制造方法，其特征在于，包括：
形成场氧化层；
进行终端场限环与有源区注入阻挡结构光刻与刻蚀，刻蚀后的所述场氧化层形成所述注入阻挡结构；
进行终端注入并扩散；
进行有源区元胞结构光刻与刻蚀；以及
进行有源区注入与扩散并形成栅极；所述进行有源区注入的步骤包括所述进行阱区注入和进行源区注入的步骤，阱区注入离子为第二导电类型，源区注入离子为第一导电类型，所述第一导电类型和第二导电类型为相反的导电类型。
6.根据权利要求5所述的功率半导体器件的制造方法，其特征在于，所述进行有源区注入与扩散并形成栅极的步骤包括：
进行JFET注入；
形成栅氧化层；
淀积多晶硅；
对淀积的多晶硅进行第一导电类型的离子掺杂；
进行多晶硅光刻与刻蚀；
所述进行阱区注入；
所述进行源区注入；
其中，所述进行源区注入的步骤使用所述注入阻挡结构作为注入阻挡层，从而不再额外进行源区注入光刻。
7.一种功率半导体器件，所述功率半导体器件的元胞结构包括第一导电类型的衬底、所述衬底上的第二导电类型的阱区、所述阱区内的第一导电类型的源区、所述阱区上方的栅极、以及所述阱区上与所述阱区和源区连接的金属互连线，所述第一导电类型和第二导电类型为相反的导电类型；其特征在于，所述阱区的底部形成有向上凹进阱区内部的凹陷，所述金属互连线位于所述凹陷的上方，所述阱区内的源区位于第一连线的两侧，所述第一连线为所述凹陷正底部与金属互连线正中的连线。
8.根据权利要求7所述的功率半导体器件，其特征在于，所述阱区与所述金属互连线接触的部分的横截面为长条形，两相邻所述栅极的间距方向与所述长条形的延伸方向垂直。
9.根据权利要求7所述的功率半导体器件，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。
10.根据权利要求7所述的功率半导体器件，其特征在于，还包括形成于所述衬底上的第一导电类型的漂移区，所述阱区形成于所述漂移区内。
CN201710174713.3A 2017-03-22 2017-03-22 功率半导体器件及其制造方法 Pending CN107134478A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710174713.3A CN107134478A (zh) 2017-03-22 2017-03-22 功率半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710174713.3A CN107134478A (zh) 2017-03-22 2017-03-22 功率半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN107134478A true CN107134478A (zh) 2017-09-05

Family

ID=59721015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710174713.3A Pending CN107134478A (zh) 2017-03-22 2017-03-22 功率半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN107134478A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108281486A (zh) * 2017-12-29 2018-07-13 江苏东晨电子科技有限公司 一种雪崩耐量增强型的vdmos器件结构及其制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61124178A (ja) * 1984-11-20 1986-06-11 Mitsubishi Electric Corp 電界効果型半導体装置
JPH0794728A (ja) * 1993-09-21 1995-04-07 Toyota Motor Corp 縦型ｍｏｓトランジスタ
CN102231386A (zh) * 2011-06-28 2011-11-02 上海宏力半导体制造有限公司 沟槽式场效应晶体管势垒肖特基器件及其制备方法
CN102931090A (zh) * 2012-08-17 2013-02-13 西安龙腾新能源科技发展有限公司 一种超结mosfet的制造方法
CN103975439A (zh) * 2011-12-12 2014-08-06 科锐 用于降低的电流拥挤的双极性结型晶体管结构及制造其的方法
CN104810287A (zh) * 2014-01-26 2015-07-29 北大方正集团有限公司 双扩散金属氧化物晶体管制作方法及晶体管器件
JP2015179869A (ja) * 2015-06-02 2015-10-08 富士電機株式会社 Ｍｏｓ型半導体装置およびｍｏｓ型半導体装置の製造方法
CN105551944A (zh) * 2015-12-25 2016-05-04 深圳深爱半导体股份有限公司 功率晶体管的制造方法
CN206685391U (zh) * 2017-03-22 2017-11-28 深圳深爱半导体股份有限公司 功率半导体器件

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61124178A (ja) * 1984-11-20 1986-06-11 Mitsubishi Electric Corp 電界効果型半導体装置
JPH0794728A (ja) * 1993-09-21 1995-04-07 Toyota Motor Corp 縦型ｍｏｓトランジスタ
CN102231386A (zh) * 2011-06-28 2011-11-02 上海宏力半导体制造有限公司 沟槽式场效应晶体管势垒肖特基器件及其制备方法
CN103975439A (zh) * 2011-12-12 2014-08-06 科锐 用于降低的电流拥挤的双极性结型晶体管结构及制造其的方法
CN102931090A (zh) * 2012-08-17 2013-02-13 西安龙腾新能源科技发展有限公司 一种超结mosfet的制造方法
CN104810287A (zh) * 2014-01-26 2015-07-29 北大方正集团有限公司 双扩散金属氧化物晶体管制作方法及晶体管器件
JP2015179869A (ja) * 2015-06-02 2015-10-08 富士電機株式会社 Ｍｏｓ型半導体装置およびｍｏｓ型半導体装置の製造方法
CN105551944A (zh) * 2015-12-25 2016-05-04 深圳深爱半导体股份有限公司 功率晶体管的制造方法
CN206685391U (zh) * 2017-03-22 2017-11-28 深圳深爱半导体股份有限公司 功率半导体器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108281486A (zh) * 2017-12-29 2018-07-13 江苏东晨电子科技有限公司 一种雪崩耐量增强型的vdmos器件结构及其制作方法
CN108281486B (zh) * 2017-12-29 2021-04-02 江苏东晨电子科技有限公司 一种雪崩耐量增强型的vdmos器件结构及其制作方法

Similar Documents

Publication Publication Date Title
CN104332494B (zh) 一种绝缘栅双极晶体管及其制造方法
CN104051540B (zh) 超级结器件及其制造方法
CN104716177B (zh) 一种改善漏电的射频ldmos器件的制造方法
CN103477439A (zh) 半导体装置及其制造方法
CN107342326A (zh) 一种降低导通电阻的功率半导体器件及制造方法
CN110459602A (zh) 具有纵向浮空场板的器件及其制造方法
CN106129110B (zh) 一种双通道rc-igbt器件及其制备方法
CN105655402A (zh) 低压超结mosfet终端结构及其制造方法
CN103325839A (zh) 一种mos超势垒整流器件及其制造方法
CN103779429B (zh) 高压二极管
CN106158927A (zh) 一种优化开关特性的超结半导体器件及制造方法
CN103872108B (zh) 一种igbt结构及其制备方法
CN105140289A (zh) N型ldmos器件及工艺方法
CN112635548A (zh) 一种沟槽mosfet器件的终端结构及制造方法
CN206685391U (zh) 功率半导体器件
KR101550798B1 (ko) 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법
CN107134478A (zh) 功率半导体器件及其制造方法
CN106847923B (zh) 超结器件及其制造方法
CN206116403U (zh) 一种优化开关特性的超结半导体器件
CN206685392U (zh) 功率半导体器件
CN106920846A (zh) 功率晶体管及其制造方法
CN204834631U (zh) 一种采用沟槽场效应实现自适应场截止技术的器件结构
CN206619598U (zh) 功率晶体管
CN209104155U (zh) 功率器件和电子设备
CN109346508B (zh) 具有电流路径方向控制功能的半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination