CN108281486B - 一种雪崩耐量增强型的vdmos器件结构及其制作方法 - Google Patents
一种雪崩耐量增强型的vdmos器件结构及其制作方法 Download PDFInfo
- Publication number
- CN108281486B CN108281486B CN201711480764.5A CN201711480764A CN108281486B CN 108281486 B CN108281486 B CN 108281486B CN 201711480764 A CN201711480764 A CN 201711480764A CN 108281486 B CN108281486 B CN 108281486B
- Authority
- CN
- China
- Prior art keywords
- region
- well region
- layer
- adjustment
- avalanche
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 229920005591 polysilicon Polymers 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 37
- 238000005468 ion implantation Methods 0.000 claims description 20
- 239000013078 crystal Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 14
- 238000001259 photo etching Methods 0.000 claims description 13
- 238000002513 implantation Methods 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 238000010297 mechanical methods and process Methods 0.000 claims description 5
- 238000001883 metal evaporation Methods 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 2
- 238000003486 chemical etching Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 210000003850 cellular structure Anatomy 0.000 abstract description 2
- 239000007769 metal material Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种雪崩耐量增强型的VDMOS器件结构及其制作方法，属于功率半导体器件技术领域，包括：漏区；位于漏区上的外延层；位于外延层内的第一调整区和第二调整区；位于第一调整区内的第一阱区以及嵌入在所述第一阱区中的源区；位于第二调整区的第二阱区；位于所述第一阱区内的横向沟道；位于所述外延层上的栅氧化层，位于所述栅氧化层上的多晶硅层；位于多晶硅层上的介质层；位于所述第一阱区和第二阱区上的接触孔区；位于所述接触孔上方的金属电极区。本发明通过在普通VDMOS元胞结构中引入不含源区的第二P阱区，并通过第二调整区的控制，定向引导雪崩击穿发生的位置及电流路径，有效提高了器件的雪崩耐量。
Description
技术领域
本发明涉及半导体技术领域，具体涉及功率半导体器件技术领域，尤其涉及一种雪崩耐量增强型的VDMOS器件结构及其制作方法。
背景技术
VDMOS(Vertical Double-diffused Metal Oxide Semicondector，垂直双扩散金属氧化物半导体)器件，是同时具有双极型晶体管和普通MOS器件的优点的功率半导体器件。与双极型晶体管相比，他的开关速度快，开关损耗小，输入阻抗高，驱动功率小，频率特性好，跨导线性度高，没有双极型功率器件的二次击穿问题，安全工作区大。因此，无论是开关应用还是线性应用，VDMOS器件都是理想的功率半导体器件。
对于VDMOS器件而言，除常规静态参数指标外，一个重要指标就是雪崩耐量，甚至在某些特殊应用场合可以牺牲通流能力来获得更高的雪崩耐量。随着VDMOS器件的不断发展，其结构不断得以改进，尽可能的提高雪崩耐量，从而提高抗冲击的能力。
图1示出了现有技术的N沟道增强型VDMOS器件结构的剖面图。对于现有技术的VDMOS器件结构，在发生雪崩击穿时，104阱区、105阱区和106阱区都会有较大的雪崩电流流过，因此容易使得由101源区、104阱区和102外延区组成的寄生三极管开启，VDMOS也因此极易发生热击穿而损坏。
发明内容
本发明的目的是针对上述问题，提出一种雪崩耐量增强型的VDMOS器件结构及其制作方法；通过在普通VDMOS元胞结构中引入不含源区的第二P阱区，并通过第二调整区的控制，定向引导雪崩击穿发生的位置及电流路径，有效提高了器件的雪崩耐量。
本发明的技术方案是：
本发明提供一种雪崩耐量增强型的VDMOS器件结构，该器件结构包括：
漏区；
位于漏区上的外延层；
位于外延层内的第一调整区和第二调整区；
位于第一调整区内的第一P阱区以及嵌入在所述第一P阱区中的源区；
位于第二调整区的第二P阱区；
位于所述第一P阱区内的横向沟道；
位于所述外延层上的栅氧化层，其中，所述栅氧化层完全覆盖所述横向沟道；
位于所述栅氧化层上的多晶硅层；
位于多晶硅层上的介质层，其中，所述介质层部分覆盖所述第一P阱区和第二P阱区；
位于所述第一P阱区和第二P阱区上的接触孔区；
位于所述接触孔上方的金属电极区，其中，所述金属电极区完全覆盖所述接触孔区及所述的介质层。
进一步地，每隔固定数量的第一调整区均设置一个第二调整区。
进一步地，每隔一个或者两个第一调整区均设置一个第二调整区。
进一步地，第二调整区位于第二P阱区的左边、右边和底边中的至少一边。
进一步地，第二调整区包裹于第二P阱区的左边、右边和底边；或者，位于第二P阱区的底边，且拐角处裸露。
一种雪崩耐量增强型的VDMOS器件结构的制作方法，它包括以下步骤：
S1、选取重掺杂的N型单晶片为衬底材料，作为VDMOS器件的漏区；
S2、通过外延工艺，在衬底材料上生长一定厚度的N型外延层；
S3、选择施主元素作为离子注入源，通过离子注入方式，在外延层上注入一层施主离子，形成第一调整区；
S4、通过光刻工艺，在外延层上每隔若干个第一调整区形成第二调整区的注入窗口，选择施主元素作为离子注入源，通过离子注入方式，形成第二调整区；
S5、在外延层上形成栅氧化层；
S6、在栅氧化层上形成多晶硅层，并通过光刻及刻蚀工艺，形成多晶硅电极区；
S7、选择受主元素作为离子注入源，通过自对准工艺进行离子注入，在外延层内注入一层受主离子，并通过扩散工艺形成第一P阱区和第二P阱区；
S8、通过光刻工艺，在第一P阱区上形成源区注入窗口，选择施主元素作为离子注入源，通过离子注入方式扩散形成源区；
S9、通过低压化学气相淀积工艺，在表面淀积一层介质层，并通过光刻及刻蚀工艺，形成接触孔区；
S10、通过溅射或蒸发金属的方法，形成VDMOS金属电极区，定义此金属电极所在的面为正面；
S11、对单晶衬底的背面进行减薄，通过机械方法或化学腐蚀方法将单晶片减薄，再对单晶衬底进行清洗；
S12、通过蒸发金属的方法，制作Si单晶片背面金属电极，由此得到雪崩耐量增强型的VDMOS器件。
进一步地，步骤S2中，外延厚度为1μm至200μm；步骤S11中，通过机械方法或化学腐蚀方法将单晶片减薄至100um至400um。
进一步地，步骤S3、S4和S8中，所述施主元素均为磷、砷或锑元素。
进一步地，步骤S7中，所述受主元素为B元素。
进一步地，步骤S10中，所述金属电极的金属材料为Al或Al-Si-Cu；S12中，所述背面金属电极的金属材料为Ti-Ni-Ag或V-Ni-Ag。
本发明的有益效果：
本发明与现有技术VDMOS结构相比，区别在于：在第一调整区内再制作了第二调整区，且第二调整区内的第二P阱区中没有形成源区。其好处在于：VDMOS发生雪崩击穿时，由于第二调整区的存在，雪崩击穿主要集中在第二阱区与第二调整区形成的PN结中，因此雪崩电流主要流入第二阱区，而第二阱区中没有形成源区，因此不会发生普通VDMOS中寄生三极管开启的现象，这就大幅度提升了VDMOS的雪崩耐量。
本发明的其它特征和优点将在随后具体实施方式部分予以详细说明。
附图说明
通过结合附图对本发明示例性实施方式进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显，其中，在本发明示例性实施方式中，相同的参考标号通常代表相同部件。
图1为现有技术的VDMOS器件结构剖面示意图。
图2为根据本发明第一实施例的雪崩耐量增强型VDMOS器件结构剖面示意图。
图3为根据本发明第二实施例的雪崩耐量增强型VDMOS器件结构剖面示意图。
图4为根据本发明第三实施例的雪崩耐量增强型VDMOS器件结构剖面示意图。
图5为根据本发明第一实施例的雪崩耐量增强型VDMOS器件结构制作方法的流程图。
图中的附图标记所分别指代的技术特征为：
101：漏区；102：外延层；103：第一调整区；104、105、106：第一P阱区；107、108、109、110：源区；111、112：栅氧化层；113、114：多晶硅层；115、116：介质层；117：金属电极区。
201：漏区；202：外延层；203：第一调整区；204：第二调整区；205、207：第一P阱区；206：第二P阱区；208、209：源区；210、211：栅氧化层；212、213：多晶硅层；214、215：介质层；216：金属电极区。
301：漏区；302：外延层；303：第一调整区；304：第二调整区；305、307：第一P阱区；306：第二P阱区；308、309：源区；310、311：栅氧化层；312、313：多晶硅层；314、315：介质层；316：金属电极区。
401：漏区；402：外延层；403：第一调整区；404：第二调整区；405：第一P阱区；406：第二P阱区；407：源区。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
本发明提供一种雪崩耐量增强型的VDMOS器件结构，该器件结构包括：漏区；位于漏区上的外延层；位于外延层内的第一调整区和第二调整区；位于第一调整区内的第一P阱区以及嵌入在所述第一P阱区中的源区；位于第二调整区的第二P阱区；位于所述第一P阱区内的横向沟道；位于所述外延层上的栅氧化层，其中，所述栅氧化层完全覆盖所述横向沟道；位于所述栅氧化层上的多晶硅层；位于多晶硅层上的介质层，其中，所述介质层部分覆盖所述第一P阱区和第二P阱区；位于所述第一P阱区和第二P阱区上的接触孔区；位于所述接触孔上方的金属电极区，其中，所述金属电极区完全覆盖所述接触孔区及所述的介质层。
实施例一：
图2是根据本发明第一实施例的雪崩耐量增强型VDMOS器件结构的剖面示意图。如图2所示，所述VDMOS器件结构包括：漏区201；位于漏区201上的N-外延层202；位于所述N-外延层202内的第一调整区203；位于所述N-外延层202内的第二调整区204，此实施例中第二调整区204被包含于第一调整区；位于所述第一调整区内的第一P阱区205、207；位于所述第二调整区内的第二P阱区206；分别位于所述第一P阱区205、207内的源区208和209，重点说明的是，第二P阱区内无类型源区；位于所述外延层202上的栅氧化层210、211；所述栅氧化层210上的多晶硅层212以及所述栅氧化层211上的多晶曾213；所述多晶硅层212上的介质层214以及所述多晶硅层213上的介质层215；所述介质层214及215上的金属电极层216。
选取重掺杂的N型单晶片为衬底材料，衬底为掺砷的N型材料，电阻率为0.001～0.002Ω·cm，作为VDMOS器件的漏区；
通过外延工艺，在衬底材料上生长一定厚度的N型外延层，外延电阻率为18Ω·cm，厚度为50μm；
选择磷元素作为离子注入源，通过离子注入方式，在外延层上注入一层施主离子，注入能量为120kev，注入剂量为1.5E12cm-2，并采用1150℃进行100min高温扩散，以此形成第一调整区；
通过光刻工艺，在外延层上形成第二调整区的注入窗口，选择磷元素作为离子注入源，通过离子注入方式，注入一层施主离子，注入能量为80kev，注入剂量为1.0E12cm-2，并采用1150℃进行150min高温扩散，以此形成第二调整区；
在外延层上形成栅氧化层，栅氧化层厚度为60nm；
在栅氧化层上形成多晶硅层，多晶硅厚度为600nm，并通过光刻及刻蚀工艺，形成多晶硅电极区；
选择硼作为离子注入源，通过自对准工艺进行离子注入，注入能量为80kev，注入剂量为6.5E13cm-2，并采用1150℃进行120min高温扩散，形成第一阱区和第二阱区；
通过光刻工艺，在第一阱区上形成源区注入窗口，选择砷元素作为离子注入源，通过离子注入方式，注入一层施主离子，注入能量为100kev，注入剂量为1E16cm-2，并采用1000℃进行150min高温扩散，，形成源区；
通过低压化学气相淀积的工艺，在表面淀积一层BPSG作为金属前介质层，介质层厚度约为1um，并通过光刻及刻蚀工艺，形成接触孔区；
通过溅射或蒸发金属的方法，形成VDMOS金属电极区，所述金属电极的金属材料为Al-Si-Cu；
对单晶衬底的背面进行减薄，通过机械方法或化学腐蚀方法将单晶片减薄至300um，再对单晶衬底进行清洗；
通过蒸发金属的方法，制作Si单晶片背面金属电极，所述背面金属电极的金属材料为Ti-Ni-Ag，由此得到雪崩耐量增强型的VDMOS器件。
与现有技术VDMOS结构相比，区别在于：在第一调整区内再制作了第二调整区，且第二调整区内的第二P阱区中没有形成源区。其好处在于：VDMOS发生雪崩击穿时，由于第二调整区的存在，雪崩击穿主要集中在第二阱区与第二调整区形成的PN结中，因此雪崩电流主要流入第二阱区，而第二阱区中没有形成源区，因此不会发生普通VDMOS中寄生三极管开启的现象，这就大幅度提升了VDMOS的雪崩耐量。
实施例二
图3是根据本发明第二实施例的雪崩耐量增强型VDMOS器件结构的剖面示意图。与实施例一中VDMOS结构的区别在于：第二调整区位于第二阱区的底部。
实施例二的制作工艺与实施例一几乎完全相同，唯一区别在于：第二调整区光刻工艺形成的注入窗口略有缩小。
实施例三同样具有大幅提高VDMOS雪崩耐量的能力，相对实施例一，由于第二调整区尺寸略小，因此在反向击穿时，第二阱区拐角处的曲率相对较大，从而使得相同情况下实施例二的器件耐压会略高于实施例一的器件耐压。
实施例三
图4是根据本发明第三实施例的雪崩耐量增强型VDMOS器件结构的剖面示意图。
实施例三的制作工艺与实施例一几乎完全相同，区别在于：第一阱区和第二阱区的排列占比上作出了优化调整，使得器件雪崩耐量得以增强的同时，不过多牺牲器件的比导通电阻。
实施例三只是给出了第一阱区和第二阱区的其中一种排列组合方式，可以根据器件性能的实际需要，对其排列占比作出随机调整，也都属于本发明的技术范畴。
以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。
Claims (9)
1.一种雪崩耐量增强型的VDMOS器件结构，其特征在于，该器件结构包括：
漏区；
位于漏区上的外延层；
位于外延层内的第一调整区和第二调整区；
位于第一调整区内的第一P阱区以及嵌入在所述第一P阱区中的源区；
位于第二调整区的第二P阱区；
位于所述第一P阱区内的横向沟道；
位于所述外延层上的栅氧化层，其中，所述栅氧化层完全覆盖所述横向沟道；
位于所述栅氧化层上的多晶硅层；
位于多晶硅层上的介质层，其中，所述介质层部分覆盖所述第一P阱区和第二P阱区；
位于所述第一P阱区和第二P阱区上的接触孔区；
位于所述接触孔上方的金属电极区，其中，所述金属电极区完全覆盖所述接触孔区及所述的介质层。
2.根据权利要求1所述的雪崩耐量增强型的VDMOS器件结构，其特征在于，每隔固定数量的第一调整区均设置一个第二调整区。
3.根据权利要求2所述的雪崩耐量增强型的VDMOS器件结构，其特征在于，每隔一个或者两个第一调整区均设置一个第二调整区。
4.根据权利要求1所述的雪崩耐量增强型的VDMOS器件结构，其特征在于，第二调整区位于第二P阱区的底边。
5.根据权利要求4所述的雪崩耐量增强型的VDMOS器件结构，其特征在于，第二调整区包裹于第二P阱区的左边、右边和底边；或者，位于第二P阱区的底边，且拐角处裸露。
6.一种雪崩耐量增强型的VDMOS器件结构的制作方法，其特征在于，它包括以下步骤：
S1、选取重掺杂的N型单晶片为衬底材料，作为VDMOS器件的漏区；
S2、通过外延工艺，在衬底材料上生长一定厚度的N型外延层；
S3、选择施主元素作为离子注入源，通过离子注入方式，在外延层上注入一层施主离子，形成第一调整区；
S4、通过光刻工艺，在外延层上每隔若干个第一调整区形成第二调整区的注入窗口，选择施主元素作为离子注入源，通过离子注入方式，形成第二调整区；
S5、在外延层上形成栅氧化层；
S6、在栅氧化层上形成多晶硅层，并通过光刻及刻蚀工艺，形成多晶硅电极区；
S7、选择受主元素作为离子注入源，通过自对准工艺进行离子注入，在外延层内注入一层受主离子，并通过扩散工艺形成第一P阱区和第二P阱区；
S8、通过光刻工艺，在第一P阱区上形成源区注入窗口，选择施主元素作为离子注入源，通过离子注入方式扩散形成源区；
S9、通过低压化学气相淀积工艺，在表面淀积一层介质层，并通过光刻及刻蚀工艺，形成接触孔区；
S10、通过溅射或蒸发金属的方法，形成VDMOS金属电极区，定义此金属电极所在的面为正面；
S11、对单晶衬底的背面进行减薄，通过机械方法或化学腐蚀方法将单晶片减薄，再对单晶衬底进行清洗；
S12、通过蒸发金属的方法，制作Si单晶片背面金属电极，由此得到雪崩耐量增强型的VDMOS器件。
7.根据权利要求6所述的雪崩耐量增强型的VDMOS器件结构的制作方法，其特征在于，步骤S2中，外延厚度为1μm至200μm；步骤S11中，通过机械方法或化学腐蚀方法将单晶片减薄至100um至400um。
8.根据权利要求6所述的雪崩耐量增强型的VDMOS器件结构的制作方法，其特征在于，步骤S3、S4和S8中，所述施主元素均为磷、砷或锑元素。
9.根据权利要求6所述的雪崩耐量增强型的VDMOS器件结构的制作方法，其特征在于，步骤S7中，所述受主元素为B元素。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711480764.5A CN108281486B (zh) | 2017-12-29 | 2017-12-29 | 一种雪崩耐量增强型的vdmos器件结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711480764.5A CN108281486B (zh) | 2017-12-29 | 2017-12-29 | 一种雪崩耐量增强型的vdmos器件结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108281486A CN108281486A (zh) | 2018-07-13 |
| CN108281486B true CN108281486B (zh) | 2021-04-02 |
Family
ID=62802871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711480764.5A Active CN108281486B (zh) | 2017-12-29 | 2017-12-29 | 一种雪崩耐量增强型的vdmos器件结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108281486B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113097300A (zh) * | 2019-12-23 | 2021-07-09 | 华润微电子（重庆）有限公司 | 一种功率器件及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0254969A (ja) * | 1988-08-19 | 1990-02-23 | Fuji Electric Co Ltd | Ｍｏｓ型半導体装置 |
| JPH07176731A (ja) * | 1993-12-16 | 1995-07-14 | Toshiba Corp | 縦型絶縁ゲート電界効果トランジスタ |
| US6081009A (en) * | 1997-11-10 | 2000-06-27 | Intersil Corporation | High voltage mosfet structure |
| CN106653856A (zh) * | 2016-12-14 | 2017-05-10 | 中国电子科技集团公司第四十七研究所 | 一种抗单粒子烧毁的vdmos器件及其制作方法 |
| CN107134478A (zh) * | 2017-03-22 | 2017-09-05 | 深圳深爱半导体股份有限公司 | 功率半导体器件及其制造方法 |
-
2017
- 2017-12-29 CN CN201711480764.5A patent/CN108281486B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0254969A (ja) * | 1988-08-19 | 1990-02-23 | Fuji Electric Co Ltd | Ｍｏｓ型半導体装置 |
| JPH07176731A (ja) * | 1993-12-16 | 1995-07-14 | Toshiba Corp | 縦型絶縁ゲート電界効果トランジスタ |
| US6081009A (en) * | 1997-11-10 | 2000-06-27 | Intersil Corporation | High voltage mosfet structure |
| CN106653856A (zh) * | 2016-12-14 | 2017-05-10 | 中国电子科技集团公司第四十七研究所 | 一种抗单粒子烧毁的vdmos器件及其制作方法 |
| CN107134478A (zh) * | 2017-03-22 | 2017-09-05 | 深圳深爱半导体股份有限公司 | 功率半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108281486A (zh) | 2018-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI805991B (zh) | 金屬氧化物半導體場效應電晶體元件 | |
| US10763351B2 (en) | Vertical trench DMOSFET having integrated implants forming enhancement diodes in parallel with the body diode | |
| TWI550851B (zh) | 具有平面狀通道的垂直功率金氧半場效電晶體 | |
| US7176524B2 (en) | Semiconductor device having deep trench charge compensation regions and method | |
| US7253477B2 (en) | Semiconductor device edge termination structure | |
| US10002952B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| US20110073906A1 (en) | High voltage MOSFET diode reverse recovery by minimizing P-body charges | |
| US20030060013A1 (en) | Method of manufacturing trench field effect transistors with trenched heavy body | |
| US9825149B2 (en) | Split gate power semiconductor field effect transistor | |
| CN113471291B (zh) | 一种超结器件及其制造方法 | |
| US20090072304A1 (en) | Trench misfet | |
| JP4990140B2 (ja) | パワー半導体デバイス | |
| US7208785B2 (en) | Self-aligned Schottky-barrier clamped planar DMOS transistor structure and its manufacturing methods | |
| CN108281486B (zh) | 一种雪崩耐量增强型的vdmos器件结构及其制作方法 | |
| US6635925B1 (en) | Semiconductor device and method of manufacturing the same | |
| US11114552B2 (en) | Insulated gate turn-off device with designated breakdown areas between gate trenches | |
| CN210296382U (zh) | 半导体装置 | |
| CN111584365B (zh) | 一种低米勒电容槽栅vdmos器件制造方法 | |
| CN117577536B (zh) | 一种半导体结构的制造方法、芯片和电子设备 | |
| CN216054715U (zh) | 平面型vdmos器件 | |
| CN210296370U (zh) | 半导体装置 | |
| CN210296372U (zh) | 半导体装置 | |
| CN210296373U (zh) | 半导体装置 | |
| WO2023149131A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN111276544A (zh) | 一种优化电特性的dmos及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information |
Inventor after: Zhu Xuqiang Inventor after: Zhang Jun Inventor after: Sun Xufeng Inventor before: Zhu Xuqiang |
|
| CB03 | Change of inventor or designer information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A structure and fabrication method of avalanche tolerant enhanced VDMOS device Granted publication date: 20210402 Pledgee: Wuxi rural commercial bank Limited by Share Ltd. Yixing branch Pledgor: JIANGSU DONGCHEN ELECTRONICS TECHNOLOGY Co.,Ltd. Registration number: Y2024980004632 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |