CN101707210B - 一种抗辐照的场效应晶体管、cmos集成电路及其制备 - Google Patents

Abstract

本发明公开了一种抗辐照的场效应晶体管、CMOS集成电路及其制备方法。其中，N型场效应晶体管在衬底和体区之间增加了一层n+外延层，沟道为p/p+倒掺杂结构层，源漏分别通过一个“L”形绝缘层与体区隔离，“L”形绝缘层顶面到沟道上表面的距离小于沟道的厚度；相应的n+外延层改为p+外延层，p/p+倒掺杂结构层改为n/n+倒掺杂结构层就形成P型场效应晶体管。本发明的器件既抗单粒子效应，又抗总剂量效应，所组成的CMOS集成电路可以从根本上解决了抗辐照效应的单一性问题，而且该器件可以基于体硅衬底制备，无需SOI衬底，降低了成本，制备方法简单，与传统CMOS工艺兼容，可控性好。

Description

一种抗辐照的场效应晶体管、CMOS集成电路及其制备

技术领域

本发明是关于集成电路抗辐照技术，具体涉及一种抗辐照的准SOI场效应晶体管、CMOS集成电路及其制备方法。

背景技术

信息技术的高速发展和广泛应用改变了传统的生产、经营、管理和生活方式，对人类社会的各方面都带来了深刻的影响。众所周知，实现社会信息化的关键是各种计算机和通讯机，其基础是微电子产品，核心是硅基CMOS集成电路。随着科学技术的发展，特别是空间技术、核动力及核武器的发展，核辐射环境与电子技术的关系越来越密切。目前我国航天技术发展迅速，卫星和宇宙飞船的某些关键核心集成电路仍依赖进口的抗辐照加固器件，且价格昂贵，由于禁运，很多甚至只能采用非加固器件。航天事业的发展和宇宙探索的进步对于先进集成电路在空间自然辐射环境下抗辐照技术的研究需求十分迫切。

现在，关于CMOS集成电路辐照效应的研究，主要集中在电离辐照总剂量效应、单粒子效应和瞬态辐照效应的研究上。半导体器件是组成集成电路的基本元件，由于受到空间辐照源的辐射，直接影响着电路的可靠性。在氧化层中产生电荷、界面处产生界面态等，引起阈值漂移、跨导下降、亚阈摆幅增加、泄漏电流增加等等，高能粒子也会引起永久损伤如栅击穿、单粒子闩锁、单粒子翻转等。集成电路的加固技术包括器件级加固、电路级加固、系统级加固等。然而，传统的抗辐照加固技术主要是针对一种辐照效应的加固，另一种辐照效应无法避免。比如，通常为了消除体硅集成电路的单粒子闩锁效应，引用了SOI衬底。但是由于SOI衬底的存在，其固有的一层比较厚的埋氧层受到空间辐照源的辐照会俘获空穴，导致背栅晶体管导通，从而引起关态电流增加，增加功耗，同时也可能影响前栅阈值等等。可见，虽然SOI器件抗单粒子事件的能力很强，但是SOI固有的埋氧层又会使抗总剂量效应变得非常差。这就使得集成电路不论是基于体硅器件，还是SOI器件都很难既具有强的抗单粒子效应的能力，又具有抗总剂量效应的能力。

发明内容

针对现有集成电路在抗辐照方面存在的缺陷，为保证基于超深亚微米制造工艺的集成电路在辐射环境中的安全运行，本发明提出了一种新型准SOI器件，该器件既可以抗总剂量效应，又可以抗单粒子效应，从而通过器件级的加固而达到CMOS集成电路整体的抗辐照加固。

一方面，本发明提出了一种抗辐照的准SOI器件，包括N型场效应晶体管和P型场效应晶体管，具体技术方案如下：

一种N型场效应晶体管，包括衬底、体区、沟道、栅介质层、栅极和源漏，所述衬底之上为一层n+外延层；所述体区为p阱，位于所述n+外延层之上；所述沟道是一个p/p+倒掺杂结构层，由依次叠加在体区上的p+外延层和p外延层组成；沟道之上依次为栅介质层和栅极；在沟道的两端分别连接n+源和n+漏；n+源和n+漏分别通过一个“L”形绝缘层与体区隔离；“L”形绝缘层顶面到沟道上表面的距离小于沟道的厚度。

优选的，上述n+外延层的厚度为50～200nm，掺杂浓度为1×10¹⁷～5×10¹⁹cm^-3。组成上述沟道的p外延层和p+外延层的厚度分别为10～20nm和20～50nm，掺杂浓度范围分别为1×10¹⁵～5×10¹⁷cm^-3和1×10¹⁸～5×10¹⁹cm^-3，其中p外延层用于调整阈值电压。

同理，本发明还提供了一种P型场效应晶体管，包括衬底、体区、沟道、栅介质层、栅极和源漏，所述衬底之上为一层p+外延层；所述体区为n阱，位于所述p+外延层之上；所述沟道是一个n/n+倒掺杂结构层，由依次叠加在体区上的n+外延层和n外延层组成；沟道之上依次为栅介质层和栅极；在沟道的两端分别连接p+源和p+漏；p+源和p+漏分别通过一个“L”形绝缘层与体区隔离；“L”形绝缘层顶面到沟道上表面的距离小于沟道的厚度。

优选的，上述p+外延层的厚度为50～200nm，掺杂浓度为1×10¹⁷～5×10¹⁹cm^-3。组成上述沟道的n外延层和n+外延层的厚度分别为10～20nm和20～50nm，掺杂浓度范围分别为1×10¹⁵～5×10¹⁷cm^-3和1×10¹⁸～5×10¹⁹cm^-3，其中n外延层用于调整阈值电压。

在本发明的N型或P型场效应晶体管中，“L”形绝缘层顶面到沟道上表面的距离小于沟道的厚度，从而保证了倒掺杂结构与“L”形绝缘层交叠，有效地阻断了泄漏电流通道。

下面以N型场效应晶体管为例说明本发明的准SOI器件抗辐照的原理。对于总剂量辐照，辐照后最主要的是浅沟槽隔离区俘获电荷，致使其靠近的硅膜反型，导致源漏连通，泄漏电流增加。浅沟槽隔离区的电荷由于受到电场的作用，沿着沟道垂直方向会偏离表面向下推进，所以阻断主管下面的泄漏通道是抗总剂量效应的最根本的原理。对于本发明的N型场效应晶体管来说，一方面，在沟道下部实施的是一层p+外延倒掺杂结构，相当于提高了该区的阈值电压，使寄生晶体管难以导通；另一方面，该结构的“L”形绝缘层也起到了隔绝了源漏泄漏电流的作用。这就使得在整个源漏结深的深度上都没有泄漏电流。从而使该准SOI器件具有抗总剂量效应的能力，换句话说器件对总剂量效应是加固的。对于器件的单粒子效应，辐照后会在衬底上产生大量的电子空穴对，由于漏区是高电位，导致大量的未被复合的电子扫向漏区，当漏区收集到的电子达到其临界电荷，会引起电路的单粒子效应，如单粒子翻转。所以降低漏区收集到的电荷是防止单粒子效应的根本原理。本发明的N型场效应晶体管一方面由于在衬底上外延了一层n+外延层，其接高电位，接触电荷的面积比较大，这就使得有很大一部分电子被该n+外延层收集，大大的降低了漏区收集到的电荷；另一方面，由于“L”形绝缘层的存在，漏区很大一部分被包围，有效地隔断了电荷被漏区收集，也相当于降低了漏区收集到的电荷。所以说这种准SOI结构器件对单粒子效应也是加固的。

在本发明的另一方面，在针对辐照效应的器件级加固基础上，本发明提出了一种CMOS集成电路，其特征是，组成该CMOS集成电路的器件是上述的N型和P型场效应晶体管。这就从根本上同时消除了辐照环境下导致的单粒子效应和总剂量效应。

本发明的又一方面，提供了制备上述准SOI器件的制备方法，如下：

一种N型场效应晶体管的制备方法，包括下述步骤：

1)在衬底上依次外延n+外延层、p阱区、p+外延层和p外延层；

2)采用浅槽隔离定义有源区；

3)在有源区热生长栅介质层，接着淀积并刻蚀栅材料及其上覆盖的硬掩膜材料，形成栅区，随后制备栅侧墙保护栅区；

4)以栅侧墙为保护层，各向异性刻蚀源漏区的硅，刻蚀深度为“L”形绝缘层顶部到硅表面的距离h1，要求h1小于p外延层和p+外延层厚度之和；然后淀积抗氧化材料，各向异性刻蚀该抗氧化材料，形成抗氧化侧墙；以抗氧化侧墙为保护，进一步各向异性刻蚀源漏区的硅形成凹陷的硅槽结构，硅槽的深度h2取决于源漏区的厚度；最后氧化暴露的硅，形成分别包围源、漏区的两个“L”形氧化硅层，即“L”形绝缘层；

5)去掉抗氧化侧墙，再淀积源漏材料，在沟道两端形成源漏区。

对于P型场效应晶体管的制备，基本步骤同上述N型场效应晶体管的制备方法，在步骤1)在衬底上依次外延p+外延层、n阱区、n+外延层和n外延层；步骤4)中h1小于n外延层和n+外延层厚度之和。

本发明的准SOI器件既具有强的抗单粒子效应的能力，又具有抗总剂量效应的能力。利用ISE模拟软件对器件的总剂量效应和单粒子效应分别进行了模拟。图3为总剂量(剂量为6×10⁵rad(Si))辐照的结果，本发明器件(即图3中的“准SOI器件”)的泄漏电流比现有的常规器件小几个量级，说明本发明器件抗辐照总剂量。图4和图5分别显示了单粒子对常规体硅器件和本发明准SOI器件的作用结果，重粒子入射方向为垂直于器件沟道方向。图4中常规器件的漏端峰值电流为2.2mA，而本发明准SOI器件在n+外延层浓度为4×10¹⁸cm^-3时的漏端峰值电流才为0.45mA，如图5所示，这说明漏端收集到的电荷至少比体硅器件少近5倍，换句话说，本发明准SOI器件更难翻转，所以是抗单粒子效应的。而且，本发明器件可以基于体硅衬底制备，无需SOI衬底，降低了成本，制备方法简单，与传统CMOS工艺兼容，可控性好。由本发明结构的准SOI器件组成CMOS集成电路，可以从根本上同时消除了辐照环境下导致的单粒子效应和总剂量效应，解决了抗辐照加固技术中的抗辐照效应的单一性问题。

附图说明

图1为本发明N型场效应晶体管的剖面示意图。

图2是本发明具体实施方式中制备N型场效应晶体管的工艺流程图。

图1和图2中：

101---p衬底；102---n+外延层；103---p阱；104---p+外延层；105---p外延层；106---栅氧化层；107----n+多晶硅栅；108---SiO₂栅侧墙；109---“L”形绝缘层；110---n+源漏区；111---STI隔离区；112---Si₃N₄侧墙。

图3是常规器件与本发明的准SOI器件总剂量辐照前后的漏端电流转移曲线示意图。

图4是常规体硅器件漏端收集到的电流脉冲示意图。

图5是准SOI器件漏端收集到的电流脉冲示意图。

具体实施方式

下面结合附图2(a)---(e)对本发明N型场效应晶体管制备方法和工艺流程作进一步详细描述：

1)在p型体硅衬底101上，顺次外延n+外延层102，p阱区103，p+外延层104和p外延层105，如图2(a)所示，其中n+外延层102的厚度为50～250nm，p阱区103的厚度为150～500nm，p+外延层104的厚度为20～50nm，p外延层105的厚度为10～20nm，如图2(a)所示。

2)采用浅槽隔离(STI)定义有源区，STI隔离区111的深度为250～350nm，优选300nm，如图2(b)所示。

3)热氧化栅氧化层106，淀积多晶硅栅材料，对多晶硅材料进行n型掺杂注入，快速退火激活杂质；淀积氧化硅层作为硬掩膜层，栅掩膜版光刻，依次刻蚀硬掩膜层和多晶硅栅，形成栅线条，浅掺杂源/漏区进行n型掺杂注入，淀积二氧化硅，各向异性刻蚀该二氧化硅，形成栅侧墙108，如图2(c)所示。

4)以栅侧墙108为保护层，各向异性刻蚀源漏区的硅，刻蚀深度为“L”形绝缘层109顶部与硅表面距离h1(参见图1)，其值要小于p外延层105和p+外延层104二者之和；然后淀积氮化硅Si₃N₄，各向异性刻蚀Si₃N₄，形成Si₃N₄侧墙112作为抗氧化侧墙，如图2(d)所示。

6)以Si₃N₄侧墙112为保护层，各向异性刻蚀硅，源漏区形成凹陷的硅槽结构，凹陷的深度为h2(参见图1)，热氧化暴露的硅，在硅槽四周形成氧化层，即“L”形绝缘层109，然后湿法腐蚀Si₃N₄侧墙112，露出浅掺杂源/漏区，如图2(e)所示。

7)淀积多晶硅材料作为源漏，以硬掩膜层为停止层，化学机械抛光，刻蚀多晶硅材料，对源漏区进行n型掺杂注入，并退火激活杂质，淀积低温氧化层，刻蚀引线孔，淀积金属，光刻、刻蚀形成金属线，合金，钝化，如图2(f)所示。

Claims (9)

1.一种N型场效应晶体管，包括衬底、体区、沟道、栅介质层、栅极和源漏，其特征在于：所述衬底之上为一层n+外延层；所述体区为p阱，位于所述n+外延层之上；所述沟道是一个p/p+倒掺杂结构层，由依次叠加在体区上的p+外延层和p外延层组成；沟道之上依次为栅介质层和栅极；在沟道的两端分别连接n+源和n+漏；n+源和n+漏分别通过一个“L”形绝缘层与体区隔离；“L”形绝缘层顶面到沟道上表面的距离小于沟道的厚度。

2.如权利要求1所述的N型场效应晶体管，其特征在于：所述n+外延层的厚度为50～200nm，掺杂浓度为1×10¹⁷～5×10¹⁹cm^-3。

3.如权利要求1所述的N型场效应晶体管，其特征在于：所述p外延层的厚度为10～20nm，掺杂浓度为1×10¹⁵～5×10¹⁷cm^-3；所述p+外延层的厚度为20～50nm，掺杂浓度为1×10¹⁸～5×10¹⁹cm^-3。

4.一种P型场效应晶体管，包括衬底、体区、沟道、栅介质层、栅极和源漏，其特征在于：所述衬底之上为一层p+外延层；所述体区为n阱，位于所述p+外延层之上；所述沟道是一个n/n+倒掺杂结构层，由依次叠加在体区上的n+外延层和n外延层组成；沟道之上依次为栅介质层和栅极；在沟道的两端分别连接p+源和p+漏；p+源和p+漏分别通过一个“L”形绝缘层与体区隔离；“L”形绝缘层顶面到沟道上表面的距离小于沟道的厚度。

5.如权利要求4所述的P型场效应晶体管，其特征在于：所述p+外延层的厚度为50～200nm，掺杂浓度为1×10¹⁷～5×10¹⁹cm^-3。

6.如权利要求4所述的P型场效应晶体管，其特征在于：所述n外延层的厚度为10～20nm，掺杂浓度为1×10¹⁵～5×10¹⁷cm^-3；所述n+外延层的厚度为20～50nm，掺杂浓度为1×10¹⁸～5×10¹⁹cm^-3。

7.一种CMOS集成电路，组成该电路的N型和P型场效应晶体管分别如权利要求1和4所述。

8.权利要求1～3任一所述N型场效应晶体管的制备方法，包括下述步骤：

1)在衬底上依次外延n+外延层、p阱区、p+外延层和p外延层；

2)采用浅槽隔离定义有源区；

3)在有源区热生长栅介质层，接着淀积并刻蚀栅材料及其上覆盖的硬掩膜材料，形成栅区，随后制备栅侧墙保护栅区；

4)以栅侧墙为保护层，各向异性刻蚀源漏区的硅，刻蚀深度h1小于p外延层和p+外延层厚度之和；然后淀积抗氧化材料，各向异性刻蚀该抗氧化材料，形成抗氧化侧墙；以抗氧化侧墙为保护，进一步各向异性刻蚀源漏区的硅形成凹陷的硅槽结构，硅槽的深度h2取决于源漏区的厚度；最后氧化暴露的硅，形成分别包围源、漏区的两个“L”形绝缘层；

5)去掉抗氧化侧墙，再淀积源漏材料，在沟道两端形成源漏区。

9.权利要求4～6任一所述P型场效应晶体管的制备方法，包括下述步骤：

1)在衬底上依次外延p+外延层、n阱区、n+外延层和n外延层；

2)采用浅槽隔离定义有源区；

3)在有源区热生长栅介质层，接着淀积并刻蚀栅材料及其上覆盖的硬掩膜材料，形成栅区，随后制备栅侧墙保护栅区；

4)以栅侧墙为保护层，各向异性刻蚀源漏区的硅，刻蚀深度h1小于n外延层和n+外延层厚度之和；然后淀积抗氧化材料，各向异性刻蚀该抗氧化材料，形成抗氧化侧墙；以抗氧化侧墙为保护，进一步各向异性刻蚀源漏区的硅形成凹陷的硅槽结构，硅槽的深度h2取决于源漏区的厚度；最后氧化暴露的硅，形成分别包围源、漏区的两个“L”形绝缘层；

5)去掉抗氧化侧墙，再淀积源漏材料，在沟道两端形成源漏区。

Images