CN107369680A - 一种具有深槽隔离结构的tvs及其制造方法 - Google Patents
一种具有深槽隔离结构的tvs及其制造方法 Download PDFInfo
- Publication number
- CN107369680A CN107369680A CN201710554612.9A CN201710554612A CN107369680A CN 107369680 A CN107369680 A CN 107369680A CN 201710554612 A CN201710554612 A CN 201710554612A CN 107369680 A CN107369680 A CN 107369680A
- Authority
- CN
- China
- Prior art keywords
- deep
- deep trouth
- layer
- substrate
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010410 layer Substances 0.000 claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 238000002161 passivation Methods 0.000 claims abstract description 11
- 239000011229 interlayer Substances 0.000 claims abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 238000001259 photo etching Methods 0.000 claims description 13
- 238000002513 implantation Methods 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910052681 coesite Inorganic materials 0.000 claims description 8
- 229910052906 cristobalite Inorganic materials 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 229910052682 stishovite Inorganic materials 0.000 claims description 8
- 229910052905 tridymite Inorganic materials 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 238000000227 grinding Methods 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 6
- 239000007943 implant Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 230000001737 promoting effect Effects 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 239000011810 insulating material Substances 0.000 abstract description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- 230000000694 effects Effects 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 210000003323 beak Anatomy 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 230000035755 proliferation Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000007630 basic procedure Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 201000005630 leukorrhea Diseases 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 206010046901 vaginal discharge Diseases 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本发明提出一种具有深槽隔离结构的TVS，包括衬底以及与衬底类型相反的外延层，外延层上具有与衬底类型相同的掺杂层，TVS外围设有环形深槽，深槽内填充有绝缘介质，深槽内侧掺杂层上开有接触孔并引出金属做第一电极，掺杂层上覆盖有层间电介质将第一电极与深槽隔离，第一电极上设有钝化层，钝化层上开有用于第一电极引出的孔；衬底背面引出金属做第二电极；深槽贯穿掺杂层和外延层并延伸至衬底。本发明实现了PN结的侧边隔离，并在PN结中填入绝缘材料，可减少PN结的侧边漏电；采用深槽隔离的方式，占用面积小，可大幅度缩小芯片的尺寸；外延厚度较薄，反向导通时会实现反弹，比起普通的PN结的雪崩击穿漏电更小，导通更快。
Description
技术领域
本发明涉及半导体器件，尤其涉及一种具有深槽隔离结构的TVS及其制造方法。
背景技术
随着市场的不断发展，TVS(Transient Voltage Suppressor，瞬态电压抑制器)逐渐发展为由单个独立器件(如二极管、三极管等)，通过特定的电学通路连接起来的电路结构，因此在其制造中必须能够把单个独立器件隔离开来，这些单个独立器件随后还要能够互连以形成所需要的特定的电路结构。隔离不好会造成漏电、击穿低等问题。因此隔离技术在TVS的生产中是一项关键技术。
现有的隔离工艺技术有以下几种：
1、PN结隔离
一般其实现方式是在P衬底的N型外延层上扩散形成P型槽，N型外延层厚度一般小于10μm。在一个被PN结包围的N型外延材料的隔离岛内可以容纳一种器件。若电路中的P型衬底保持最负的电位，可以达到良好的隔离。在室温下，结的漏电流可以保持在毫微安数量级下。在高频下，除电容起作用外，电路各元件之间可以得到很好的隔离。
PN结隔离工艺存在许多不足之处：
(1)隔离性能不够理想，一般漏电流为毫微安数量级，耐压在几十伏左右，很难做得更高；
(2)隔离引起寄生效应。由于PN结具有电容效应，因此PN结隔离后使得晶体管的集电极和衬底之间，以及集电区周围与p型隔离墙之间有电容耦合，随着频率的升高，其耦合作用增强。因此在高频电路中，这种隔离方法就不适用；
(3)考虑到隔离扩散时的横向扩散，耗尽层以及套准误差等，隔离墙和元件之间要有一定的距离，在一个晶体管的隔离岛中，晶体管本身的面积只占30％到40％，对提高集成度十分不利。
(4)PN结隔离的抗辐射能力差，受温度影响大。
2、局部硅氧化隔离(Local Oxidation of Silicon，LOCOS)
LOCOS的实现方式是，先在硅表面热生长20～60nm的SiO2层，紧接着淀积100～200nm的CVD Si3N4，再经光刻确定有源区，用干法腐蚀Si3N4，干法或者湿法腐蚀SiO2，最后在1000℃下用湿氧氧化2～4小时，在无Si3N4掩蔽的区域热生长0.3～1.0μm厚的场氧化层。但在Si3N4的边缘也有一些氧化剂横向扩散进入有源区，在Si3N4下生长SiO2使Si3N4边缘抬高，最终变成鸟嘴结构。在场氧化后，紧接着是去除Si3N4/SiO2，通常先用湿法腐蚀氮化硅顶部场氧时转换成的SiO2(20～30nm)，然后再腐蚀其余的氮化硅和SiO2。
LOCOS工艺的缺点有：
(1)隔离区会形成鸟嘴，减小了有源区的有效长度；
(2)Si3N4与周围高温高湿环境相互作用，生成NH3并扩散到Si/SiO2表面。这些氮化物在有源区周围呈现为白色的条带状，会使后面形成的有源区中热氧化层击穿电压的下降；
(3)表面平整度不适应亚微米光刻需求。
3、浅沟槽隔离(STI，Shallow Trench Isolation)
STI隔离技术的基本流程先淀积氮化硅，然后在隔离区腐蚀出一定深度的沟槽，再进行侧墙氧化，用CVD(Chemical Vapor Deposition，化学气相淀积)法在沟槽中淀积SiO2，最后通过CMP(Chemical Mechanical Planarization，化学机械平坦化)法平坦化，形成沟槽隔离区和有源区。STI隔离在TVS中应用的很少，因其主要是隔离表面电流，而TVS多为为纵向结构的器件，需要贯穿硅表面到衬底的隔离。
发明内容
为了克服现有的技术中PN结隔离漏电大、电容效应同时不利于减小器件尺寸的缺陷；同时为了克服LOCOS隔离损失有源区导致瞬态电压抑制器的浪涌能力下降及白带效应引起的击穿电压下降的问题，以及浅槽STI隔离隔不透纵向结构的瞬态电压抑制器的问题，本发明提供一种具有深槽隔离结构的TVS及其制造方法。
本发明为解决其技术问题所采用的技术方案是：
一种具有深槽隔离结构的TVS，包括衬底以及与衬底类型相反的外延层，外延层上具有与衬底类型相同的掺杂层，所述TVS外围设有环形深槽，所述深槽内填充有绝缘介质，所述深槽内侧掺杂层上开有接触孔并引出金属做第一电极，所述掺杂层上覆盖有层间电介质将第一电极与所述深槽隔离，所述第一电极上设有钝化层，所述钝化层上开有用于第一电极引出的孔；所述衬底背面引出金属做第二电极；其特征在于，所述深槽贯穿掺杂层和外延层并延伸至衬底。
所述深槽的深度在6-40um，按照不同的外延厚度进行选择。
所述深槽的宽度和深度之比一般在1:10～1:20。
所述深槽有3-5道，优选4道，深槽宽度在0.6～2um，深槽间距大于2um，相邻深槽之间通过一组城墙互连，每组城墙相互之间的距离为8-12um，相邻两组城墙之间错开设置。
上述具有深槽隔离结构的TVS的制造方法，包括以下步骤：
(1)在P型或N型衬底上形成N型或P型外延层，外延层的电阻率要求0.002～0.004Ω·cm；衬底为P型时，外延层选用N型，电阻率为0.01～0.05Ω·cm，厚度为3～15μm；衬底为N型时，外延层选用P型，电阻率为0.01～0.05Ω·cm，厚度为3～10μm；
(2)在外延层上注入掩蔽层：在950℃的热氧环境中生长的氧化层；
(3)在所述氧化层上进行全面离子注入得到掺杂层，使之与衬底导电类型相同；
(4)推进：在纯N2环境下进行，推进温度控制在950～1100℃，时间在40～70min；
(5)淀积一层约的氧化层做硬掩膜，涂光刻胶，光刻显影确定深槽的位置，干法刻蚀硬掩膜，去除光刻胶，用各向异性好的反应离子刻蚀(RIE)技术进行深槽刻蚀，深槽刻3-5道，深槽宽度在0.6～2um，深度为15～25μm，深槽拐角处设置弧度；
(6)去除硬掩膜，然后在深槽表面做牺牲氧化，消耗掉深槽刻蚀对表面的硅带来的晶格损伤，再去除牺牲氧化，即去除晶格损伤的硅；
(7)深槽填充：在深槽表面生长一层厚度为的氧化层，在用LPTEOS或者多晶POLY的方式进行对深槽填充绝缘介质并确保深槽顶部闭合；
(8)在深槽顶部设置层间电介质确保层间电介质覆盖整个深槽顶部；
(9)孔光刻：在深槽内侧的与深槽的距离大于5μm处做孔光刻形成接触孔；
(10)进行正面金属工艺：金属材料选用AlSiCu，厚度为4μm，对其进行光刻，确保金属能覆盖住接触孔；
(11)在金属上面进行钝化工艺：设置钝化层，材料采用SiO2+SiN，总厚度为对其进行光刻，开口大于75μm；
(12)背面金属工艺：背面研磨，研磨厚度为100μm～150μm，选用TiNiAg材料做背面金属。
步骤(3)中，衬底为N型时，注入磷，注入能量70KeV，注入剂量为1015数量级，注入角度7度角；衬底为P型时，注入硼，注入能量70KeV，注入剂量为1015数量级，注入角度7度角。
步骤(6)中去除牺牲氧化采用缓冲氧化物刻蚀液去除的方式。
本发明的优点在于：
(1)该TVS采用深槽结构实现PN结的侧边隔离，并在PN结中填入绝缘材料，可减少PN结的侧边漏电，无寄生效应；
(2)采用深槽隔离的方式，占用面积小，可大幅度缩小芯片的尺寸；
(3)外延厚度较薄，反向导通时会实现反弹，比起普通的PN结的雪崩击穿漏电更小，导通更快；
(4)对比普通的深槽隔离，该设计能够更好地保证隔离效果，更高的抗工艺波动能力，即使其中任意一道沟槽的深度或者填充未达标都不影响其隔离效果。
附图说明
图1是本发明提出的具有深槽隔离结构的TVS的版图结构。
图2是图1中箭头所指区域的放大图。
图3是本发明提出的具有深槽隔离结构的TVS的剖面图。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合图示与具体实施例，进一步阐述本发明。
如图1、2和3所示，本发明的具有深槽隔离结构的TVS，包括衬底1以及与衬底类型相反的外延层2，外延层上具有与衬底类型相同的掺杂层3，TVS外围设有环形深槽4，深槽内填充有绝缘介质，深槽内侧掺杂层上开有接触孔501并引出金属做第一电极5，掺杂层上覆盖有层间电介质6将第一电极与深槽隔离，第一电极上设有钝化层7，钝化层上开有用于第一电极引出的孔；衬底背面引出金属做第二电极；深槽贯穿掺杂层和外延层并延伸至衬底。
深槽的深度在6-40um，按照不同的外延厚度进行选择。
深槽的宽度和深度之比一般在1:10～1:20。
深槽有3-5道，本实施例中为4道，深槽间距大于2um，相邻深槽之间通过一组城墙401互连，每组城墙相互之间的距离为8-12um，相邻两组城墙之间错开设置。
这种具有深槽隔离结构的TVS的制造方法，包括以下步骤：
(1)在P型或N型衬底上形成N型或P型外延层，外延层的电阻率要求0.002～0.004Ω·cm；衬底为P型时，外延层选用N型，电阻率为0.01～0.05Ω·cm，厚度为3～15μm；衬底为N型时，外延层选用P型，电阻率为0.01～0.05Ω·cm，厚度为3～10μm；
(2)在外延层上注入掩蔽层：在950℃的热氧环境中生长的氧化层；
(3)在氧化层上进行全面离子注入得到掺杂层，使之与衬底导电类型相同；衬底为N型时，注入磷，注入能量70KeV，注入剂量为1015数量级，注入角度7度角；衬底为P型时，注入硼，注入能量70KeV，注入剂量为1015数量级，注入角度7度角。
(4)推进：在纯N2环境下进行，推进温度控制在950～1100℃，时间在40～70min；
(5)淀积一层约的氧化层做硬掩膜，涂光刻胶，光刻显影确定深槽的位置，干法刻蚀硬掩膜，去除光刻胶，用各向异性好的反应离子刻蚀(RIE)技术进行深槽刻蚀，深槽刻3-5道，深槽宽度在0.6～2um，深度为15～25μm，深槽拐角处设置弧度；
(6)去除硬掩膜，然后在深槽表面做牺牲氧化，消耗掉深槽刻蚀对表面的硅带来的晶格损伤，再采用缓冲氧化物刻蚀液去除牺牲氧化，即去除晶格损伤的硅；
(7)深槽填充：在深槽表面生长一层厚度为的氧化层，在用LPTEOS或者多晶POLY的方式进行对深槽填充绝缘介质并确保深槽顶部闭合；
(8)在深槽顶部设置层间电介质确保层间电介质覆盖整个深槽顶部；
(9)孔光刻：在深槽内侧的与深槽的距离大于5μm处做孔光刻形成接触孔；
(10)进行正面金属工艺：金属材料选用AlSiCu，厚度为4μm，对其进行光刻，确保金属能覆盖住接触孔；
(11)在金属上面进行钝化工艺：设置钝化层，材料采用SiO2+SiN，总厚度为对其进行光刻，开口大于75μm；
(12)背面金属工艺：背面研磨，研磨厚度为100μm～150μm，选用TiNiAg材料做背面金属。
以上实施方式只为说明本发明的技术构思及特点，其目的在于让本领域的技术人员了解本发明的内容并加以实施，并不能以此限制本发明的保护范围，凡根据本发明精神实质所做的等效变化或修饰，都应涵盖在本发明的保护范围内。
Claims (7)
1.一种具有深槽隔离结构的TVS，包括衬底以及与衬底类型相反的外延层，外延层上具有与衬底类型相同的掺杂层，所述TVS外围设有环形深槽，所述深槽内填充有绝缘介质，所述深槽内侧掺杂层上开有接触孔并引出金属做第一电极，所述掺杂层上覆盖有层间电介质将第一电极与所述深槽隔离，所述第一电极上设有钝化层，所述钝化层上开有用于第一电极引出的孔；所述衬底背面引出金属做第二电极；其特征在于，所述深槽贯穿掺杂层和外延层并延伸至衬底。
2.根据权利要求1所述的具有深槽隔离结构的TVS，其特征在于，所述深槽的深度在6-40um，按照不同的外延厚度进行选择。
3.根据权利要求1所述的具有深槽隔离结构的TVS，其特征在于，所述深槽的宽度和深度之比一般在1:10～1:20。
4.根据权利要求1所述的具有深槽隔离结构的TVS，其特征在于，所述深槽有3-5道，深槽宽度在0.6～2um，深槽间距大于2um，相邻深槽之间通过一组城墙互连，每组城墙相互之间的距离为8-12um，相邻两组城墙之间错开设置。
5.一种具有深槽隔离结构的TVS的制造方法，其特征在于，包括以下步骤：
(1)在P型或N型衬底上形成N型或P型外延层，外延层的电阻率要求0.002～0.004Ω·cm；衬底为P型时，外延层选用N型，电阻率为0.01～0.05Ω·cm，厚度为3～15μm；衬底为N型时，外延层选用P型，电阻率为0.01～0.05Ω·cm，厚度为3～10μm；
(2)在外延层上注入掩蔽层：在950℃的热氧环境中生长的氧化层；
(3)在所述氧化层上进行全面离子注入得到掺杂层，使之与衬底导电类型相同；
(4)推进：在纯N2环境下进行，推进温度控制在950～1100℃，时间在40～70min；
(5)淀积一层约的氧化层做硬掩膜，涂光刻胶，光刻显影确定深槽的位置，干法刻蚀硬掩膜，去除光刻胶，用各向异性好的反应离子刻蚀(RIE)技术进行深槽刻蚀，深槽刻3-5道，深槽宽度在0.6～2um，深度为15～25μm，深槽拐角处设置弧度；
(6)去除硬掩膜，然后在深槽表面做牺牲氧化，消耗掉深槽刻蚀对表面的硅带来的晶格损伤，再去除牺牲氧化，即去除晶格损伤的硅；
(7)深槽填充：在深槽表面生长一层厚度为的氧化层，在用LPTEOS或者多晶POLY的方式进行对深槽填充绝缘介质并确保深槽顶部闭合；
(8)在深槽顶部设置层间电介质确保层间电介质覆盖整个深槽顶部；
(9)孔光刻：在深槽内侧的与深槽的距离大于5μm处做孔光刻形成接触孔；
(10)进行正面金属工艺：金属材料选用AlSiCu，厚度为4μm，对其进行光刻，确保金属能覆盖住接触孔；
(11)在金属上面进行钝化工艺：设置钝化层，材料采用SiO2+SiN，总厚度为对其进行光刻，开口大于75μm；
(12)背面金属工艺：背面研磨，研磨厚度为100μm～150μm，选用TiNiAg材料做背面金属。
6.根据权利要求5具有深槽隔离结构的TVS的制造方法，其特征在于，步骤(3)中，衬底为N型时，注入磷，注入能量70KeV，注入剂量为1015数量级，注入角度7度角；衬底为P型时，注入硼，注入能量70KeV，注入剂量为1015数量级，注入角度7度角。
7.根据权利要求5具有深槽隔离结构的TVS的制造方法，其特征在于，步骤(6)中去除牺牲氧化采用缓冲氧化物刻蚀液去除的方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710554612.9A CN107369680B (zh) | 2017-07-10 | 2017-07-10 | 一种具有深槽隔离结构的tvs及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710554612.9A CN107369680B (zh) | 2017-07-10 | 2017-07-10 | 一种具有深槽隔离结构的tvs及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107369680A true CN107369680A (zh) | 2017-11-21 |
| CN107369680B CN107369680B (zh) | 2019-07-30 |
Family
ID=60306042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710554612.9A Active CN107369680B (zh) | 2017-07-10 | 2017-07-10 | 一种具有深槽隔离结构的tvs及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107369680B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109326591A (zh) * | 2018-10-08 | 2019-02-12 | 深圳市南硕明泰科技有限公司 | 一种功率器件防护芯片及其制造方法 |
| CN111180526A (zh) * | 2018-11-09 | 2020-05-19 | 无锡力芯微电子股份有限公司 | 瞬态电压抑制器及其制造方法 |
| CN111180337A (zh) * | 2019-12-30 | 2020-05-19 | 上海芯导电子科技有限公司 | 一种单向浪涌保护器件及制造方法 |
| CN112397478A (zh) * | 2020-11-25 | 2021-02-23 | 思瑞浦微电子科技（苏州）股份有限公司 | 隔离电容及其制备方法 |
| CN113555415A (zh) * | 2021-08-20 | 2021-10-26 | 上海芯导电子科技股份有限公司 | 双向tvs器件及其制备方法、电子设备 |
| CN115000051A (zh) * | 2022-05-24 | 2022-09-02 | 长江存储科技有限责任公司 | 半导体器件及其制作方法、存储器、存储系统及电子设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060148921A1 (en) * | 2003-04-17 | 2006-07-06 | Volker Stanjek | Expansible mixtures devoid of isocyanates exhibiting improved fire behaviour |
| CN101900171A (zh) * | 2009-04-02 | 2010-12-01 | 通用汽车环球科技运作公司 | 用于切换选择性单向离合器的致动器 |
| CN102290419A (zh) * | 2011-08-24 | 2011-12-21 | 浙江大学 | 一种基于齐纳二极管的瞬态电压抑制器 |
| CN103840013A (zh) * | 2014-01-26 | 2014-06-04 | 上海韦尔半导体股份有限公司 | 双向tvs二极管及其制造方法 |
-
2017
- 2017-07-10 CN CN201710554612.9A patent/CN107369680B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060148921A1 (en) * | 2003-04-17 | 2006-07-06 | Volker Stanjek | Expansible mixtures devoid of isocyanates exhibiting improved fire behaviour |
| CN101900171A (zh) * | 2009-04-02 | 2010-12-01 | 通用汽车环球科技运作公司 | 用于切换选择性单向离合器的致动器 |
| CN102290419A (zh) * | 2011-08-24 | 2011-12-21 | 浙江大学 | 一种基于齐纳二极管的瞬态电压抑制器 |
| CN103840013A (zh) * | 2014-01-26 | 2014-06-04 | 上海韦尔半导体股份有限公司 | 双向tvs二极管及其制造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109326591A (zh) * | 2018-10-08 | 2019-02-12 | 深圳市南硕明泰科技有限公司 | 一种功率器件防护芯片及其制造方法 |
| CN111180526A (zh) * | 2018-11-09 | 2020-05-19 | 无锡力芯微电子股份有限公司 | 瞬态电压抑制器及其制造方法 |
| CN111180526B (zh) * | 2018-11-09 | 2023-09-12 | 无锡力芯微电子股份有限公司 | 瞬态电压抑制器及其制造方法 |
| CN111180337A (zh) * | 2019-12-30 | 2020-05-19 | 上海芯导电子科技有限公司 | 一种单向浪涌保护器件及制造方法 |
| CN112397478A (zh) * | 2020-11-25 | 2021-02-23 | 思瑞浦微电子科技（苏州）股份有限公司 | 隔离电容及其制备方法 |
| CN113555415A (zh) * | 2021-08-20 | 2021-10-26 | 上海芯导电子科技股份有限公司 | 双向tvs器件及其制备方法、电子设备 |
| CN115000051A (zh) * | 2022-05-24 | 2022-09-02 | 长江存储科技有限责任公司 | 半导体器件及其制作方法、存储器、存储系统及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107369680B (zh) | 2019-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107369680B (zh) | 一种具有深槽隔离结构的tvs及其制造方法 | |
| TW548835B (en) | Semiconductor device and production method thereof | |
| CN101707210B (zh) | 一种抗辐照的场效应晶体管、cmos集成电路及其制备 | |
| US9059281B2 (en) | Dual L-shaped drift regions in an LDMOS device and method of making the same | |
| CN108292677A (zh) | 一种具有体内场板的折叠型终端 | |
| CN101894741B (zh) | 混合半导体基片的制造方法 | |
| CN102593181B (zh) | 基于soi衬底的高压金属氧化物半导体管及制造方法 | |
| CN104716177A (zh) | 一种改善漏电的射频ldmos器件及其制造方法 | |
| CN102254946B (zh) | 一种射频横向扩散n型mos管及其制造方法 | |
| CN106030799A (zh) | 具有soi上横向集电极的hv互补双极型晶体管 | |
| CN208819886U (zh) | 一种超结igbt器件结构 | |
| CN107452743A (zh) | 用于形成pn结的方法以及相关联的半导体器件 | |
| CN103094359A (zh) | 高压肖特基二极管及其制作方法 | |
| JP5558243B2 (ja) | 半導体装置 | |
| US11430780B2 (en) | TVS device and manufacturing method therefor | |
| CN103474458B (zh) | Igbt器件及其制备方法 | |
| TW517259B (en) | Semiconductor and manufacturing method for semiconductor | |
| CN104103518A (zh) | 半导体功率器件的制作方法 | |
| US9218958B2 (en) | Method for forming a semiconductor device | |
| CN102005472B (zh) | 一种功率半导体器件的制造方法 | |
| CN101621064B (zh) | 一种绝缘体上硅器件及其制备方法 | |
| CN111463282A (zh) | 集成启动管和采样管的低压超结dmos结构及制备方法 | |
| CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN205282480U (zh) | 一种具有双缓冲层的fs型igbt器件 | |
| CN103367395B (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A TVs with deep groove isolation structure and its manufacturing method Effective date of registration: 20201208 Granted publication date: 20190730 Pledgee: Wuxi Xinwu sub branch of Agricultural Bank of China Ltd. Pledgor: AOWEI SEMICONDUCTOR WUXI Co.,Ltd. Registration number: Y2020320010226 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |