CN1976028A - Esd保护元件 - Google Patents

Esd保护元件 Download PDF

Info

Publication number
CN1976028A
CN1976028A CNA2006101625655A CN200610162565A CN1976028A CN 1976028 A CN1976028 A CN 1976028A CN A2006101625655 A CNA2006101625655 A CN A2006101625655A CN 200610162565 A CN200610162565 A CN 200610162565A CN 1976028 A CN1976028 A CN 1976028A
Authority
CN
China
Prior art keywords
conductivity type
diffusion zone
type diffusion
zone
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101625655A
Other languages
English (en)
Other versions
CN1976028B (zh
Inventor
井上智树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1976028A publication Critical patent/CN1976028A/zh
Application granted granted Critical
Publication of CN1976028B publication Critical patent/CN1976028B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种ESD保护元件，其特征在于，具备：第第1导电型半导体衬底；形成在所述半导体衬底的第1主表面上的输入信号电极；形成在所述半导体衬底的第2主表面的表面区域上的第2导电型基极区域；有选择地形成在所述第1导电型半导体衬底的所述第2导电型基极区域的表面区域上的第1导电型扩散区域；形成在所述第1导电型半导体衬底的第2主表面上、与所述第1导电型扩散区域电连接的电阻层；与所述第1导电型扩散区域电连接的信号输出电极；以及与所述电阻层电连接的接地电极。

Description

ESD保护元件
技术领域
本发明涉及ESD(静电放电)保护元件。
背景技术
以往，通过在信号线和接地电极之间并列地插入ESD保护二极管，并在二极管的阴极之间插入电阻，形成内置有过滤高频信号的EMI滤波器的ESD保护二极管。但是，还不能将以往的过滤低频信号的高通滤波器构成为1个芯片。以往，在印制电路板等安装衬底上分别设置二极管和电阻等各电子零件，从而构成这种高通滤波器。
作为以往技术，在专利文献1中记载了如下的内容，即，在被连接在2个输入端子和2个输出端子之间、输出端子被输入连接到保护电路上的浪涌保护结构中，第1输入端子经由阻抗(与多晶硅形成结电容)连接在第1输出端子上，第2输入端子连接在第2输出端子上，输入端子由第1齐纳二极管相互连接，输出端子由与第1齐纳二极管同一极性的第2齐纳二极管相互连接。另外，在专利文献2中，记载了构成将P+型多晶Si部件布线连接在从输入端子到经由输入缓冲器的内部逻辑电路的任意的信号传输路径途中，从P+型区域开始，N-型区域、P-型区域、N+型区域沿着横向排列，将N+型区域连接在与基准电位(GND)相连的N+型多晶Si部件上，以穿通现象触发的晶闸管的保护元件。
专利文献1：特开平11-168175号公报
专利文献2：特开2002-94012号公报
发明内容
本发明的ESD保护元件的一个样态，其特征在于，具备：
第1导电型半导体衬底；
形成在所述半导体衬底的第1主表面上的输入信号电极；
形成在所述半导体衬底的第2主表面的表面区域上的第2导电型基极区域；
有选择地形成在所述第1导电型半导体衬底的所述第2导电型基极区域的表面区域上的第1导电型扩散区域；
形成在所述第1导电型半导体衬底的第2主表面上、与所述第1导电型扩散区域电连接的电阻层；
与所述第1导电型扩散区域电连接的信号输出电极；以及
与所述电阻层电连接的接地电极。
本发明的ESD保护元件的另一个样态，其特征在于，具备：
第1导电型半导体衬底；
形成在所述半导体衬底的第1主表面上的接地电极；
有选择地形成在所述半导体衬底的第2主表面的表面区域上的第2导电型扩散区域；
有选择地形成在所述第2导电型扩散区域的表面区域上的第1个第1导电型扩散区域；
有选择地形成在所述第2导电型扩散区域的表面区域上的第2个第1导电型扩散区域；
与所述第1个第1导电型扩散区域连接的输入信号电极；
与所述第2个第1导电型扩散区域连接的输出信号电极；
与所述输出信号电极连接，有选择地形成在所述半导体衬底的第2主表面的表面区域上，并具有与所述半导体衬底的所述第1主表面相同的导电型的第3扩散区域。
本发明的ESD保护元件的再其他的样态，其特征在于，具备：
输入信号电极；
输出信号电极；
接地电极；
连接在所述输入信号电极和所述输出信号电极之间的双向性的整流部；
连接在所述输出信号电极和所述接地电极之间的第1电阻；以及
连接在所述输出信号电极和所述接地电极之间的第1整流性元件。
附图说明
图1是作为本发明的一个实施例的实施例1的ESD保护元件的等效电路图。
图2是作为本发明的一个实施例的实施例1的ESD保护元件的主要部分剖面图。
图3是作为本发明的一个实施例的实施例2的ESD保护元件的主要部分剖面图。
图4是作为本发明的一个实施例的实施例3的ESD保护元件的主要部分剖面图。
图5是作为本发明的一个实施例的实施例4的ESD保护元件的主要部分剖面图。
图6是作为本发明的一个实施例的实施例5的ESD保护元件的等效电路图。
图7是作为本发明的一个实施例的实施例5的ESD保护元件的主要部分剖面图。
图8是作为本发明的一个实施例的实施例6的ESD保护元件的等效电路图。
图9是作为本发明的一个实施例的实施例6的ESD保护元件的主要部分剖面图。
图10是作为本发明的一个实施例的实施例7的ESD保护元件的等效电路图。
图11是作为本发明的一个实施例的实施例7的ESD保护元件的主要部分剖面图。
图12是作为本发明的一个实施例的实施例7的变形例的ESD保护元件的等效电路图。
图13是作为本发明的一个实施例的实施例8的ESD保护元件的等效电路图。
图14是作为本发明的一个实施例的实施例8的变形例的ESD保护元件的等效电路图。
图15是作为本发明的一个实施例的实施例9的ESD保护元件的等效电路图。
图16是作为本发明的一个实施例的实施例9的变形例的ESD保护元件的等效电路图。
具体实施方式
以下，参照实施例说明发明的实施形态。再者，在各图中，对同样的元件标以同一标号。
(实施例1)
参照图1以及图2说明实施例1。
图1是本实施例的ESD保护元件的等效电路图，图2是本实施例的ESD保护元件的主要部分剖面图。如图1所示，在信号输入(VIN)和信号输出(VOUT)之间连接有构成ESD保护元件的二极管(双向齐纳二极管)50和电阻6。电阻6的一端连接在二极管50的一端上，另一端接地(GND)。
如图2所示，硅半导体衬底10由N+型高浓度层1和形成在高浓度层1上的P型硅外延层2构成。高浓度层1的杂质浓度大于等于1×1019/cm3，P型硅外延层2的杂质浓度是1×1015～1×1017/cm3左右。在半导体衬底10的第1主表面(高浓度衬底侧)形成有输入信号电极9。在半导体衬底10的第2主表面(硅外延层侧)的表面区域上形成区划元件区域的N+高浓度杂质扩散区域，该杂质扩散区域构成元件隔离区域4。元件隔离区域4的杂质浓度与高浓度层1相同程度。在半导体衬底10的第2主表面(硅外延层侧)的P型硅外延层2内形成有N+高浓度杂质扩散区域3。并且，半导体衬底10的第2主表面(硅外延层侧)除了N+高浓度杂质扩散区域3的中央部分之外，被氧化硅薄膜等层间绝缘膜5覆盖。
在层间绝缘膜5之上，形成有由一端连接在露出N+高浓度杂质扩散区域3的表面上、另一端延伸到层间绝缘膜5上的多晶硅薄膜构成的电阻层6。作为电阻层6，也可以用硅化钨等金属硅化物薄膜代替多晶硅薄膜。在电阻层6的与N+高浓度杂质扩散区域3相接的一端之上形成有信号输出电极7。另外，在电阻层6的另一端形成有与地(GND)相连的接地电极8。在此，ESD保护二极管50，在半导体衬底10中，是信号输入电极9构成阳极电极，N+高浓度层1构成阳极区域，P型硅外延层2构成基极，N+高浓度杂质扩散区域3构成阴极区域以及信号输出电极7构成阴极电极。并且，多晶硅薄膜构成电阻层6，这些构成图1所示的电路。
当在VIN端子(阳极端子)或VOUT(阴极端子)上施加ESD脉冲时，ESD保护二极管50的PN结产生击穿，然后通过电阻层(多晶硅薄膜)6将电荷释放到地面。另外，当在VIN端子上输入信号时，由ESD保护二极管50的结电容和电阻层6构成的CR滤波器工作，使低频信号衰减，作为高通滤波器起作用。如此采用图2的结构，可以在1个芯片上构成高通滤波器。
由于在1个芯片上形成了高通滤波器，因此可以防止由寄生电感的影响导致的滤波器特性劣化。通过1个芯片化，可以缩小设置面积，另外，由于用于连接元件之间的金属线等的寄生电感消失，因此滤波器特性得以提高。
(实施例2)
其次，参照图3说明实施例2。
图3是本实施例的ESD保护元件的剖面图。如图3所示，在信号输入(VIN)和信号输出(VOUT)之间连接有构成ESD保护元件的二极管(双向齐纳二极管)60和输出信号电极29。输出信号电极29的一端与二极管60的一端连接，另一端连接在N+高浓度杂质扩散区域26上。硅半导体衬底20由N+型高浓度层22和形成在该高浓度层22上的N-硅外延层21构成。高浓度层22的杂质浓度大于等于1×1019/cm3，N-硅外延层21的杂质浓度小于等于1×1014/cm3左右。在半导体衬底20的第2主表面(硅外延层侧)形成有输入信号电极28以及输出信号电极29。在半导体衬底20的第2主表面(硅外延层侧)的表面区域形成有P型杂质扩散区域23，另外，在该P型杂质扩散区域23内，以露出表面的方式形成N+高浓度杂质扩散区域24、25，进而，在所述第2主表面(硅外延层侧)的表面区域上，以与P型杂质扩散区域23隔离的方式形成有N+高浓度杂质扩散区域26。
N+高浓度杂质扩散区域24、25、26的杂质浓度与N+高浓度层22是相同程度。
在半导体衬底20的第2主表面(硅外延层侧)上，除了N+高浓度杂质扩散区域24、25、26的中央部分之外，被氧化硅薄膜等层间绝缘膜27覆盖。在层间绝缘膜27之上，形成有一端连接在N+高浓度杂质扩散区域25露出的表面上，另一端连接在N+高浓度杂质扩散区域26露出的表面上的输出信号电极29，并且它形成在层间绝缘膜27上。进而，在输出信号电极29上连接有信号输出端子(VOUT)。另外，在半导体衬底20的第1主表面(高浓度层侧)上形成有与地(GND)相连的接地电极29b。
在此，ESD保护二极管60在半导体衬底20中，是信号输入电极28构成阳极电极，N+高浓度杂质扩散区域24构成阳极区域，P型杂质扩散区域23构成基极区域，N+高浓度杂质扩散区域25构成阴极区域以及输出信号电极29构成阴极电极。并且，输出信号电极29，经由由N+高浓度杂质扩散区域26、N-硅外延层21以及N+型高浓度层22构成的电阻(与图1的电阻6相对应)由接地电极29b接地。
当在VIN端子(阳极端子)或VOUT端子(阴极端子)上施加ESD脉冲时，ESD保护二极管60的PN结产生击穿，然后通过输出信号电极29以及N+高浓度杂质扩散区域26、N-硅外延层21、N+型高浓度层22将电荷释放到地面。
当在VIN端子上输入信号时，由ESD保护二极管60的结电容和N-硅外延层21构成的CR滤波器工作，从而使低频信号衰减，作为高通滤波器起作用。通过以这种方式构成，可以在1个芯片上构成高通滤波器。由于在1个芯片上形成高通滤波器，因此可以防止由寄生电感的影响导致的滤波器特性劣化。通过1个芯片化，可以缩小设置面积，另外，由于用于连接元件之间的金属线等的寄生电感消失，因此滤波器特性得以提高。
在本实施例中，将半导体衬底20接地。在将半导体芯片装配到封装上时，由于利用共晶或导电性糊料将半导体芯片接合在金属框架上，因此与实施例1相比，接地电极的寄生电感变小。在实施例1中，由于从接地电极经由布线进行接地，因此寄生电感变大。在本实施例中，通过这种构成可以提高滤波器特性。另外，ESD保护二极管60被形成在P型杂质扩散区域23和N-硅外延层21的PN结上的耗尽层分离，一旦耗尽层电容变大，就出现信号因释放到接地电极29b上而衰减的缺点。为了防止这一点，必须减少耗尽层电容，因此，必须将N-硅外延层21的电阻设为高电阻率。作为N-硅外延层的电阻率，必须是大于等于10Ωcm，最好是大于等于100Ωcm。另外，输出信号电极和接地电极之间的电阻值，可以通过调整N+高浓度杂质扩散区域26的面积的方式进行控制。
(实施例3)
其次，参照图4说明实施例3。
图4是本实施例的ESD保护元件的剖面图。如图4所示，在信号输入(VIN)和信号输出(VOUT)之间连接有构成ESD保护元件的二极管(双向齐纳二极管)70和输出信号电极39。输出信号39的一端与二极管70的一端连接，另一端连接在N+高浓度杂质扩散区域36上。
硅半导体衬底30由N+型高浓度层32、形成在该高浓度层32上的N-硅外延层31和形成在该N-硅外延层31上的P型硅外延层41构成。高浓度层32的杂质浓度大于等于1×1019/cm3，N-硅外延层31的杂质浓度小于等于1×1014/cm3左右。在半导体衬底30的第2主表面(硅外延层侧)上形成有输入信号电极38以及输出信号电极39。再者，P型硅外延层41也可以通过从半导体衬底的第2主表面(硅外延层侧)扩散的方式形成。
在半导体衬底30的第2主表面(硅外延层侧)的表面区域上，在P型硅外延层41内形成有N型杂质扩散区域33，另外，在该N型杂质扩散区域33内以露出表面的方式形成有P+高浓度杂质扩散区域34、35，进而在所述第2主表面(硅外延层侧)的表面区域上形成有N+高浓度杂质扩散区域36。N+高浓度杂质扩散区域36的杂质浓度与N+高浓度层32相同程度。在半导体衬底30的第2主表面(硅外延层侧)上，除了P+高浓度杂质扩散区域34、35以及N+高浓度杂质扩散区域36的中央部分之外，被氧化硅薄膜等层间绝缘膜37覆盖。在层间绝缘膜37之上，形成有一端连接在P+高浓度杂质扩散区域35露出的表面上，另一端连接在N+高浓度杂质扩散区域36露出的表面上的输出信号电极39，并且它形成在层间绝缘膜37上。进而在输出信号电极39上连接有信号输出端子(VOUT)。另外，在半导体衬底30的第1主表面(高浓度层侧)上形成有与地面(GND)连接的接地电极39b。
在此，ESD保护二极管70，在半导体衬底30中，是信号输入电极38构成阳极电极，P+高浓度杂质扩散区域34构成阳极区域，N型杂质扩散区域33构成基极区域，P+高浓度杂质扩散区域35构成阴极区域以及输出信号电极39构成阴极电极。并且，输出信号电极39经由由N+高浓度杂质扩散区域36、N-硅外延层31以及N+型高浓度层32构成的电阻(与图1的电阻6相对应)通过接地电极39b接地。
当在VIN端子(阳极端子)或VOUT端子(阴极端子)上施加ESD脉冲时，ESD保护二极管70的PN结产生击穿，然后通过输出信号电极39以及N+高浓度杂质扩散区域36、N-硅外延层31、N+型高浓度层32将电荷释放到地面。另外，当在VIN端子上输入信号时，由ESD保护二极管70的结电容和N-硅外延层31构成的CR滤波器工作，使低频信号衰减，作为高通滤波器起作用。
通过以这种方式构成，可以在1个芯片上构成高通滤波器。由于在1个芯片上形成了高通滤波器，因此可以防止由寄生电感的影响导致的滤波器特性劣化。通过1个芯片化，可以缩小设置面积，另外，由于用于连接元件之间的金属线等的寄生电感消失，因此滤波器特性得以提高。
在本实施例中，将半导体衬底30接地。在将半导体芯片装配到封装上时，由于利用共晶或导电性糊料将半导体芯片接合在金属框架上，因此与实施例1相比，接地电极的寄生电感变小。在实施例1中，由于从接地电极经由布线进行接地，因此寄生电感变大。在本实施例中，通过这种构成可以提高滤波器特性。
另外，输出信号电极39和接地电极39b之间的电阻(与图1的电阻6相对应)的电阻值，可以通过调整N+高浓度杂质扩散区域36的面积进行控制。
在本实施例中，与实施例2不同，在N-硅外延层31和ESD保护二极管70之间插入了P型硅外延层41。通过以这种方式构成，N型杂质扩散区域33和接地电极39b之间的电容，被串联地插入N型杂质扩散区域33和P型硅外延层41之间的结电容以及P型硅外延层41和N-硅外延层31之间的电容，因此ESD保护二极管70和接地电极39b之间的电容变小，可以防止信号衰减。
(实施例4)
其次，参照图5说明实施例4。
图5是本实施例的ESD保护元件的剖面图。如图所示，在信号输入(VIN)和信号输出(VOUT)之间连接有构成ESD保护元件的二极管(双向齐纳二极管)80和输出信号电极49。输出信号电极49的一端与二极管80的一端连接，另一端连接在N+高浓度杂质扩散区域46上。
硅半导体衬底40由N+型高浓度层42和形成在该高浓度层42上的P型硅外延层41构成。高浓度层42的杂质浓度大于等于1×1019/cm3，P型硅外延层41的杂质浓度小于等于1×1018/cm3～1×1019/cm3左右。在半导体衬底40的第2主表面(硅外延层侧)上形成有输入信号电极48以及输出信号电极49。在半导体衬底40的第2主表面(硅外延层侧)的表面区域上，在P型硅外延层41内形成有N型杂质扩散区域43，另外，在该N型杂质扩散区域43内以露出表面的方式形成有P+高浓度杂质扩散区域44、45，进而在所述第2主表面(硅外延层侧)的表面区域上形成有N+高浓度杂质扩散区域46。再者，P型硅外延层41也可以通过从半导体衬底40的第2主表面(硅外延层侧)扩散的方式形成。
N+高浓度杂质扩散区域46其杂质浓度与N+型高浓度层42相同程度。在半导体衬底40的第2主表面(硅外延层侧)上，除了P+高浓度杂质扩散区域44、45以及N+高浓度杂质扩散区域46的中央部分之外，被氧化硅薄膜等层间绝缘膜47覆盖。在层间绝缘膜47之上形成有一端连接在P+高浓度杂质扩散区域45露出的表面上，另一端连接在N+高浓度杂质扩散区域46露出的表面上的输出信号电极49，并且它形成在层间绝缘膜47上。进而，在输出信号电极49上连接有信号输出端子(VOUT)。另外，在半导体衬底40的第1主表面(高浓度层侧)上形成有与地面连接的接地电极49b。
在此，ESD保护二极管80，在半导体衬底40中，是信号输入电极48构成阳极电极，P+高浓度杂质扩散区域44构成阳极区域，N型杂质扩散区域43构成基极区域，P+高浓度杂质扩散区域45构成阴极区域，以及输出信号电极49构成阴极区域。并且，输出信号电极49经由由N+高浓度杂质扩散区域46以及N+型高浓度层42构成的电阻通过接地电极49b接地。
当在VIN端子(阳极端子)或VOUT端子(阴极端子)上施加ESD脉冲时，ESD保护二极管80的PN结产生击穿，然后通过输出信号电极49以及N+高浓度杂质扩散区域46、N+型高浓度层42将电荷释放到地面。另外，当在VIN端子上输入信号时，由与ESD保护二极管80的结电容构成的CR滤波器工作，使低频信号衰减，作为高通滤波器起作用。通过以这种方式构成，可以在1个芯片上构成高通滤波器。由于在1个芯片上形成了高通滤波器，因此可以防止由寄生电感的影响导致的滤波器特性劣化。通过1个芯片化，可以缩小设置面积，另外，由于用于连接元件之间的金属线等的寄生电感消失，因此滤波器特性得以提高。
在本实施例中，将半导体衬底40接地。在将半导体芯片装配到封装上时，由于利用共晶或导电性糊料将半导体芯片接合在金属框架上，因此与实施例1相比，接地电极的寄生电感变小。在实施例1中，由于从接地电极经由布线进行接地，因此寄生电感变大。在本实施例中，通过这种构成可以提高滤波器特性。
在本实施例中，与图4不同，除去了N-硅外延层。通过以这种方式构成，可以将从输出信号电极49到接地电极49b之间的电阻(与图1的电阻6相对应)形成为低电阻。
在本实施例中，与实施例2不同，在N+型高浓度层42和ESD保护二极管80之间插入了P型硅外延层41。通过以这种方式构成，N型杂质扩散区域43和接地电极49b之间的电容，被串联地插入N型杂质扩散区域43和P型硅外延层41之间的结电容以及P型硅外延层41和N+型高浓度层42之间的电容，因此ESD保护二极管和接地电极之间的电容变小，可以防止信号衰减。
(实施例5)
参照图6说明实施例5。
图6是本实施例的ESD保护元件的等效电路图。如图6所示，在信号输入(VIN)和信号输出(VOUT)之间，作为构成ESD保护元件的双向性的整流部连接有二极管(双向齐纳二极管)101。另一方面，在信号输出(VOUT)和接地(GND)之间，并联地连接有作为整流性元件的二极管(双向齐纳二极管)103和电阻102。
图6所示的ESD保护元件与图1所示的ESD保护元件不同，由于与电阻102并联地连接有二极管103，因此在被施加ESD脉冲时，二极管103工作，从而将电荷释放到GND，故与图1所示的ESD相比，ESD容量增大。另外，当在VIN端子上输入信号时，由ESD保护二极管101的结电容和电阻102构成的CR滤波器工作，使低频信号衰减，作为高通滤波器起作用。再者，为了提高滤波器的特性，最好使二极管103的结电容小于二极管101的结电容。
图7是图6的ESD保护二极管的主要部分剖面图。
如图7所示，在信号输入(VIN)和信号输出(VOUT)之间连接有构成第1ESD保护二极管的二极管(双向齐纳二极管)220，在信号输出(VOUT)和接地端子(GND)之间并联地连接有电阻层207和构成第2ESD保护二极管的二极管(双向齐纳二极管)221。在N型半导体衬底201的主表面上，形成有输入信号电极208以及输出信号电极210、接地电极214。在半导体衬底201的主表面的表面区域上相互隔离地形成有P型杂质扩散层203和212，另外，在P型杂质扩散层203内以露出表面的方式形成有N+高浓度杂质扩散区域204、205，在P型杂质扩散层212内以露出表面的方式形成有N+高浓度杂质扩散区域211、213。
N+高浓度杂质扩散区域204、205、211、213的杂质浓度大于等于1×1019/cm3，N型半导体衬底201的杂质浓度是1×1015/cm3左右。在半导体衬底201的主表面上，除了N+高浓度杂质扩散区域204、205、211、213的中央部分之外，被氧化硅薄膜等层间绝缘膜209覆盖。在层间绝缘膜209之上，形成有一端连接在N+高浓度杂质扩散区域211露出的表面上，另一端连接在N+高浓度杂质扩散区域213露出的表面上并且形成在层间绝缘膜209上的电阻层207。电阻层207可以由多晶硅或硅化钨等形成。在电阻层207的与N+高浓度杂质扩散区域213相接的另一端之上形成有接地电极214，并被接地。另外，作为输出信号电极210，形成有一端连接在N+高浓度杂质扩散区域205露出的表面上，另一端连接在电阻层207的与N+高浓度杂质扩散区域211相接的一端之上，并且形成在层间绝缘膜209上的金属薄膜，并与信号输出端子(VOUT)连接在一起。另外，在N+高浓度杂质扩散区域204露出的表面上形成有输入信号电极208，并与信号输入端子(VIN)连接在一起。
在此，ESD保护二极管220在半导体衬底201中，是信号输入电极208构成阳极电极，N+高浓度杂质扩散区域204构成阳极区域，P型杂质扩散区域203构成基极区域，N+高浓度杂质扩散区域205构成阴极区域，以及信号输出电极210构成阴极电极。另外，ESD保护二极管221在半导体衬底201中，是信号输出电极210构成阳极电极，N+高浓度杂质扩散区域211构成阳极区域，P型杂质扩散区域212构成基极区域，N+高浓度杂质扩散区域213构成阴极区域以及接地电极214构成阴极电极。并且，由多晶硅等构成的电阻层(多晶硅薄膜)207的一端连接在信号输出端子(VOUT)以及二极管221的阳极区域上，另一端连接在二极管221的阴极区域上，并且经由接地电极214接地。
当在VIN端子(二极管220的阳极端子)上施加ESD脉冲时，ESD保护二极管220以及ESD保护二极管221的PN结产生击穿，然后通过ESD保护二极管220、信号输出电极210、ESD保护二极管221、接地电极214将电荷释放到GND。另外，当在VIN上输入信号时，由二极管220的结电容和电阻层207构成的CR滤波器工作，使低频信号衰减，作为高通滤波器起作用。通过以这种方式构成，可以在1个芯片上构成高通滤波器。由于在1个芯片上形成了高通滤波器，因此可以防止由寄生电感的影响导致的滤波器特性劣化。通过1个芯片化，可以缩小设置面积，另外，由于用于连接元件之间的金属线等的寄生电感消失，因此滤波器特性得以提高。再者，为了提高滤波器的特性，二极管221的结电容最好小于二极管220的结电容。为此，二极管221的面积必须形成地比二极管220的面积小。
在图7中，虽然以共有剖面的方式形成二极管220和二极管221，但不限于图7那样的构成，除此之外可以采用各种配置。
(实施例6)
参照图8说明实施例6。
图8是本实施例的ESD保护元件的等效电路图。图8的ESD保护元件与图6的ESD保护元件的不同点在于作为连接在信号输出端子(VOUT)和GND之间的整流性元件，代替双向齐纳二极管而使用双向触发二极管114。在这种构成中，也可以发挥与图6的ESD保护元件相同的动作、效果。双向触发二极管114与双向齐纳二极管相比，单位面积的流过电流的能力较高，另外还可以缩小单位面积的电容，因此与图6所示的ESD保护元件相比，可以提高滤波器特性、ESD容量。
图9是图8的ESD保护元件的主要部分剖面图。如图9所示，在信号输入(VIN)和信号输出(VOUT)之间连接有构成第1ESD保护二极管的二极管(双向齐纳二极管)223。另外，在信号输出(VOUT)和接地端子(GND)之间，连接有电阻层207和构成第2ESD保护二极管的二极管(双向触发二极管)222。在P型半导体衬底256的主表面上形成有输入信号电极208以及输出信号电极210、接地电极214。在半导体衬底256的主表面的表面区域上相互隔离地形成有N型杂质扩散层258和252，另外，在N型杂质扩散层258内以露出表面的方式形成有P+高浓度杂质扩散区域257、259，在N型杂质扩散层252内以露出表面的方式形成有P型杂质扩散层251、253，进而在P型杂质扩散层251内，以露出表面的方式形成有N+高浓度杂质扩散区域254，在P型杂质扩散层253内以露出表面的方式形成有N+高浓度杂质扩散区域255。
P+高浓度杂质扩散区域257、259，其杂质浓度大于等于1×1018/cm3，N+高浓度杂质扩散区域251、252，其杂质浓度大于等于1×1019/cm3。P型半导体衬底256的杂质浓度是1×1015/cm3左右。在半导体衬底256的主表面上，除了P+高浓度杂质扩散区域257、259的中央部分以及P杂质扩散层251、253的中央部分之外，被氧化硅薄膜等层间绝缘膜209覆盖。再者，形成在P杂质扩散层251内的N+高浓度杂质扩散区域254、形成在P杂质扩散层253内的N+高浓度杂质扩散区域255的一部分或全部没有被层间绝缘膜209覆盖而露出。在层间绝缘膜209之上，形成有一端连接在P型杂质扩散层251以及N+高浓度杂质扩散区域254露出的表面上，另一端连接在P型杂质扩散层253以及N+高浓度杂质扩散区域255露出的表面上并且形成在层间绝缘膜209上的由多晶硅等构成的电阻层207。电阻层207可以采用硅化钨等金属硅化物薄膜。在电阻层207的与P型杂质扩散层253以及N+高浓度杂质扩散区域255相接的另一端之上形成有接地电极214，并被接地。另外，形成有一端连接在P+高浓度杂质扩散区域259露出的表面上，另一端连接在电阻层207的与P型杂质扩散层251以及N+高浓度杂质扩散区域254相接的一端之上，并且形成在层间绝缘膜209上的由金属薄膜构成的输出信号电极210，其与信号输出端子(VOUT)连接在一起。另外，在P+高浓度杂质扩散区域257露出的表面上形成有输入信号电极208，其与信号输入端子(VIN)连接在一起。
在此，ESD保护二极管223在半导体衬底256中，是信号输入电极208构成阳极电极，P+高浓度杂质扩散区域257构成阳极区域，P型杂质扩散区域203构成基极区域，P+高浓度杂质扩散区域259构成阴极区域，以及信号输出电极210构成阴极电极。另外，ESD保护二极管222在半导体衬底256中，是信号输出电极210构成阳极电极，P型杂质扩散层251以及N+高浓度杂质扩散区域254构成阳极区域，N型杂质扩散层252构成基极区域，P型杂质扩散层253以及N+高浓度杂质扩散区域255构成阴极区域以及接地电极214构成阴极电极。
当在VIN端子(二极管223的阳极端子)上施加ESD脉冲时，ESD保护二极管223的PN结产生击穿，进而二极管222出现穿通，从而通过ESD保护二极管223、信号输出电极210、二极管222、接地电极214将电荷释放到GND。另外，当在VIN上输入信号时，由二极管223的结电容和电阻层207构成的CR滤波器工作，使低频信号衰减，作为高通滤波器起作用。通过以这种方式构成，可以在1个芯片上构成高通滤波器。由于在1个芯片上形成了高通滤波器，因此可以防止由寄生电感的影响导致的滤波器特性劣化。通过1个芯片化，可以缩小设置面积，另外，由于用于连接元件之间的金属线等的寄生电感消失，因此滤波器特性得以提高。再者，为了提高滤波器的特性，二极管222的结电容最好小于二极管223的结电容。由于一般触发二极管与双向齐纳二极管相比，单位面积的结电容较小，因此与实施例4的情况相比，可以比较容易地实现结电容的大小关系。
在图9中，虽然以共有剖面的方式形成二极管223和二极管222，但不限于图9那样的构成，除此之外可以采用各种配置。
(实施例7)
参照图10说明实施例7。
图10是本实施例的ESD保护元件的等效电路图。图10的ESD保护元件与图8的ESD保护元件的不同点在于，作为连接在信号输出端子(VOUT)和GND之间的整流性元件，代替双向触发二极管而使用由晶闸管104以及分压电阻R1、R2构成的开关。在这种构成中，也可以发挥与图8所示的ESD保护元件相同的动作、效果。由晶闸管和分压电阻构成的开关与双向触发二极管相比，可以缩小VOUT所承受的电压，能够可靠地使它导通，因此可以提高保护连接在VOUT上的被保护设备的性能。
再者，代替电阻R1、R2还可以设为串联地连接二极管的构成。在这种情况下，由于也可以使晶闸管导通，因此可以期待同样的动作、效果。另外，由于与电阻相比二极管的ESD容量较高，因此ESD保护元件的ESD容量提高。
图11是图10的ESD保护元件的主要部分剖面图。如图11所示，在信号输入(VIN)和信号输出(VOUT)之间连接有作为双向性的整流部的二极管(双向齐纳二极管)223。另外，在信号输出(VOUT)和接地端子(GND)之间连接有电阻层236和构成ESD保护元件的晶闸管230。再者，没有图示图10所示的电阻102。在P型半导体衬底256的主表面上形成有输入信号电极208以及输出信号电极210、接地电极214。在半导体衬底256的主表面的表面区域上相互隔离地形成有N型杂质扩散层258和232，另外，在N型杂质扩散层258内以露出表面的方式形成有P+高浓度杂质扩散区域257、259。在N型杂质扩散层232内以露出表面的方式形成有P型杂质扩散层231、233。进而在P型杂质扩散层233内以露出表面的方式形成有P+高浓度杂质扩散区域234以及N+高浓度杂质扩散区域235。
P+高浓度杂质扩散区域257、259、234，其杂质浓度大于等于1×1018/cm3，N+高浓度杂质扩散区域235，其杂质浓度大于等于1×1019/cm3。P型半导体衬底256的杂质浓度是1×1015/cm3左右。在半导体衬底256的主表面上，除了P+高浓度杂质扩散区域257、259、234、P型杂质扩散层231、N+高浓度杂质扩散区域235的中央部分之外，被氧化硅薄膜等层间绝缘膜209覆盖。在层间绝缘膜209之上，形成有一端连接在P型杂质扩散层231露出的表面上、在中央部分连接在P+高浓度杂质扩散区域234露出的表面上、另一端连接在N+高浓度杂质扩散区域235露出的表面上、并且形成在层间绝缘膜209上的电阻层236。电阻层236可以采用多晶硅薄膜或硅化钨等金属硅化物薄膜。
在电阻层236的与N+高浓度杂质扩散区域235相接的另一端之上形成有接地电极214，并被接地。另外，还形成有一端连接在P+高浓度杂质扩散区域259露出的表面上，另一端连接在电阻层236的与P型杂质扩散层231相接的一端之上，并且形成在层间绝缘膜209上的由金属薄膜构成的输出信号电极210，并与信号输出端子(VOUT)连接在一起。另外，在P+高浓度杂质扩散区域257露出的表面上形成有输入信号电极208，并与信号输入端子(VIN)连接在一起。
在此，ESD保护二极管223在半导体衬底256中，是信号输入电极208构成阳极电极，P+高浓度杂质扩散区域257构成阳极区域，P型杂质扩散区域203构成基极区域，P+高浓度杂质扩散区域259构成阴极区域以及信号输出电极210构成阴极电极。另外，晶闸管230在半导体衬底256中，是信号输出电极210构成阳极电极，P型杂质扩散层231构成阳极区域，N型杂质扩散层232构成N基极区域，P型杂质扩散层233构成P基极区域，P+高浓度杂质扩散区域234构成栅极区域，N+高浓度杂质扩散区域235构成阴极区域以及接地电极214构成阴极电极。并且，电阻层236的一端连接在信号输出端子(VOUT)以及晶闸管230的阳极区域上，中央连接在晶闸管230的栅极区域上，另一端连接在晶闸管230的阴极区域上，并且经由接地电极214接地。即，电阻层236与图10所示的电阻R1和R2相对应。
当在VIN端子(二极管223的阳极端子)上施加ESD脉冲时，ESD保护二极管223的PN结产生击穿，进而由电阻层236将VOUT所承受的电压分压，从而晶闸管230的栅极区域234的电位与晶闸管230的阴极区域235相比电位上升，晶闸管230导通。在晶闸管230的导通的状态下，通过ESD保护二极管223、信号输出电极210、晶闸管230、接地电极214将电荷释放到GND。另外，当在VIN上输入信号时，由二极管223的结电容和电阻层236以及图未示的电阻102(参照图10)构成的CR滤波器工作，衰减低频信号，作为高通滤波器起作用。通过以这种方式构成，可以在1个芯片上构成高通滤波器。由于在1个芯片上形成了高通滤波器，因此可以防止由寄生电感的影响导致的滤波器特性劣化。通过1个芯片化，可以缩小设置面积，另外，由于用于连接元件之间的金属线等的寄生电感消失，因此滤波器特性得以提高。再者，为了提高滤波器的特性，晶闸管230的结电容最好小于二极管223的结电容。由于一般晶闸管与双向齐纳二极管相比，单位面积的结电容较小，因此与实施例4的情况相比，可以比较容易地实现结电容的大小关系。
在图11中，虽然以共有剖面的方式形成二极管223和晶闸管230，但不限于图11那样的构成，除此之外可以采用各种配置。
图12展示了实施例7的变形例。
图12所示的ESD保护元件与图10所示的ESD保护元件不同，是除去了电阻102的构成。由于用于使晶闸管导通的分压电阻R1以及R2还起到作为高通滤波器的CR滤波器的电阻的作用，因此在这种构成中，也可以期待与图10所示的ESD保护元件相同的动作、效果。再者，通过除去电阻102，可以缩小元件面积，并可以防止由寄生电感导致的滤波器特性的劣化，有助于成本削减。
(实施例8)
参照图13说明实施例8。
图13是本实施例的ESD保护元件的等效电路图。图13的ESD保护元件与图10的ESD保护元件的不同点在于，由连接在信号输出端子(VOUT)和GND之间的作为整流性元件的晶闸管以及作为分压电阻的构成的开关和与晶闸管的方向相反的开关构成。在这种构成中，也可以发挥与图10所示的ESD保护元件相同的动作、效果。再者，在图13的构成中，即便在VIN或VOUT上施加反极性的ESD脉冲时，也可以保护连接在VOUT上的被保护设备。再者，与根据实施例7所叙述的内容同样，也可以设为省略了电阻102的构成。
图14是实施例8的变形例的等效电路图。
在图14所示的ESD保护元件中，与图13所示的ESD保护元件不同，由R1、R2兼用作使两极性的晶闸管104、105导通的分压电阻。在这种构成中，也可以期待与图13所示的ESD保护元件相同的动作、效果。
(实施例9)
参照图15说明实施例9。
图15是本实施例的ESD保护元件的等效电路图。本实施例的双向性的整流部300与图13的虚线内的电路A等效。另外，即，图15的ESD保护元件与图13的ESD保护元件的不同点在于，将连接在信号输入端子(VIN)和信号输出端子(VOUT)之间的双向性的整流部300从双向齐纳二极管替换为由晶闸管和分压电阻构成的开关，。在这种构成中，也可以发挥与图13所示的ESD保护元件相同的动作、效果。由于代替双向齐纳二极管而使用晶闸管，因此流过电流的能力提高，故ESD保护元件的ESD容量提高。
图16是展示实施例9的变形例的等效电路图。
在图16所示的ESD保护元件中，在信号输入端子(VIN)和信号输出端子(VOUT)之间并联地插入电容C1。通过以这种方式构成，即便双向性的整流部300以及电路301是同样的构成，信号输入端子(VIN)和信号输出端子(VOUT)之间的电容也变大，因此可以提高滤波器特性。另外，由于电路的自由度提高，因此可以使滤波器特性以所需的形式变化。
再者，在图15以及图16所示的ESD保护元件中，也可以使双向性的整流部300和电路301如图14所示的ESD保护元件那样，通过共通的分压电阻R1和R2使晶闸管104和105导通。
以上，参照具体例说明了本发明的实施方式。但是，本发明不限于这些具体例，在实施的阶段，在不脱离其宗旨的范围内可以进行各种变形。另外，上述实施形态包括各种阶段的发明，通过所公开的多个构成要素的适当的组合，可以提取各种发明。

Claims (20)

1.一种ESD保护元件，其特征在于，具备：
第1导电型半导体衬底；
形成在所述半导体衬底的第1主表面上的输入信号电极；
形成在所述半导体衬底的第2主表面的表面区域上的第2导电型基极区域；
有选择地形成在所述第1导电型半导体衬底的所述第2导电型基极区域的表面区域上的第1导电型扩散区域；
形成在所述第1导电型半导体衬底的第2主表面上、与所述第1导电型扩散区域电连接的电阻层；
与所述第1导电型扩散区域电连接的信号输出电极；以及
与所述电阻层电连接的接地电极。
2.如权利要求1所述的ESD保护元件，其特征在于，所述电阻层由多晶硅或金属硅化物构成。
3.如权利要求1所述的ESD保护元件，其特征在于，所述电阻层与由所述第1导电型半导体衬底、所述第2导电型基极区域以及所述第1导电型扩散区域构成的二极管，一起构成过滤低频信号的高通滤波器。
4.如权利要求1所述的ESD保护元件，其特征在于，所述第1导电型半导体衬底、所述第2导电型基极区域以及所述第1导电型扩散区域，构成双向齐纳二极管。
5.一种ESD保护元件，其特征在于，具备：
第1导电型半导体衬底；
形成在所述半导体衬底的第1主表面上的接地电极；
有选择地形成在所述半导体衬底的第2主表面的表面区域上的第2导电型扩散区域；
有选择地形成在所述第2导电型扩散区域的表面区域上的第1个第1导电型扩散区域；
有选择地形成在所述第2导电型扩散区域的表面区域上的第2个第1导电型扩散区域；
与所述第1个第1导电型扩散区域连接的输入信号电极；
与所述第2个第1导电型扩散区域连接的输出信号电极；
与所述输出信号电极连接，有选择地形成在所述半导体衬底的第2主表面的表面区域上，并具有与所述半导体衬底的所述第1主表面相同的导电型的第3扩散区域。
6.如权利要求5所述的ESD保护元件，其特征在于：
所述半导体衬底具有第1导电型的第1半导体层、和设在所述第1半导体层之上并且浓度低于所述第1半导体层的第1导电型的第2半导体层；
所述第3扩散区域有选择地形成在所述第2半导体层的表面区域上。
7.一种ESD保护元件，其特征在于，具有：
第1导电型半导体衬底；
形成在所述半导体衬底的第1主表面上的接地电极；
有选择地形成在所述半导体衬底的第2主表面的表面区域上的第2导电型层；
有选择地形成在所述第2导电型层的表面区域上的第1个第1导电型扩散区域；
有选择地形成在所述第1个第1导电型扩散区域的表面区域上的第2个第2导电型扩散区域；以及
有选择地设在所述第2导电型层的表面区域上的第3个第1导电型扩散区域，其中
所述第3个第1导电型扩散区域，以贯通所述第2导电型层而到达所述第1导电型半导体衬底的方式形成。
8.如权利要求7所述的ESD保护元件，其特征在于，所述第1导电型半导体衬底，由形成在第1主表面侧的高浓度的第1个第1导电型层、和形成在其之上的低浓度的第2个第1导电型层形成。
9.一种ESD保护元件，其特征在于，具备：
输入信号电极；
输出信号电极；
接地电极；
连接在所述输入信号电极和所述输出信号电极之间的双向性的整流部；
连接在所述输出信号电极和所述接地电极之间的第1电阻；以及
连接在所述输出信号电极和所述接地电极之间的第1整流性元件。
10.如权利要求9所述的ESD保护元件，其特征在于：
所述双向性的整流部是第1双向齐纳二极管；
所述第1整流性元件是第2双向齐纳二极管。
11.如权利要求9所述的ESD保护元件，其特征在于：
所述双向性的整流部具有：
有选择地形成在第1导电型半导体衬底的主表面的表面区域上的第1个第2导电型扩散区域；
有选择地形成在所述第1个第2导电型扩散区域的表面区域上的第1个第1导电型扩散区域；以及
有选择地形成在所述第1个第2导电型扩散区域的表面区域上的第2个第1导电型扩散区域，
所述第1整流性元件具有：
有选择地形成在所述第1导电型半导体衬底的所述主表面的表面区域上的第2个第2导电型扩散区域；
有选择地形成在所述第2个第2导电型扩散区域的表面区域上的第3个第1导电型扩散区域；以及
有选择地形成在所述第2个第2导电型扩散区域的表面区域上的第4个第1导电型扩散区域，其中
所述第1电阻是形成在所述半导体衬底的所述主表面上、并与所述第3个第1导电型扩散区域和第4个第1导电型扩散区域电连接的电阻层；
所述输入信号电极与所述第1个第1导电型扩散区域连接；
所述输出信号电极与所述第2个第1导电型扩散区域以及所述第1电阻连接。
12.如权利要求9所述的ESD保护元件，其特征在于：
所述双向性的整流部是双向齐纳二极管；
所述第1整流性元件是双向触发二极管。
13.如权利要求9所述的ESD保护元件，其特征在于：
所述双向性的整流部具有：
有选择地形成在第1导电型半导体衬底的主表面的表面区域上的第1个第2导电型扩散区域；
有选择地形成在所述第1个第2导电型扩散区域的表面区域上的第1个第1导电型扩散区域；以及
有选择地形成在所述第1个第2导电型扩散区域的表面区域上的第2个第1导电型扩散区域，
所述第1整流性元件具有：
有选择地形成在所述半导体衬底的所述主表面的表面区域上的第2个第2导电型扩散区域；
有选择地形成在所述第2个第2导电型扩散区域的表面区域上的第3个第1导电型扩散区域；
有选择地形成在所述第2个第2导电型扩散区域的表面区域上的第4个第1导电型扩散区域；
有选择地形成在所述第3个第1导电型扩散区域的表面区域上的第3个第2导电型扩散区域；以及
有选择地形成在所述第4个第1导电型扩散区域的表面区域上的第4个第2导电型扩散区域，其中
所述第1电阻是形成在所述半导体衬底的所述主表面上、并与所述第3个第1导电型扩散区域、所述第3个第2导电型扩散区域、所述第4个第1导电型扩散区域和所述第4个第2导电型扩散区域电连接的电阻层；
所述输入信号电极与所述第1个第1导电型扩散区域连接；
所述输出信号电极与所述第2个第1导电型扩散区域以及所述第1电阻连接。
14.如权利要求9所述的ESD保护元件，其特征在于：
所述双向性的整流部是齐纳二极管；
所述第1电阻具有第1电阻成分和第2电阻成分；
所述第1整流性元件是阳极与所述输入信号电极连接、阴极与所述接地电极连接、栅极与所述第1电阻的所述第1电阻成分和所述第2电阻成分的连接点连接的晶闸管。
15.如权利要求14所述的ESD保护元件，其特征在于，还具备连接在所述输出信号电极和所述接地电极之间的第2电阻。
16.如权利要求9所述的ESD保护元件，其特征在于：
所述双向性的整流部具有：
有选择地形成在半导体衬底的主表面的表面区域上的第1个第2导电型扩散区域；
有选择地形成在所述第1个第2导电型扩散区域的表面区域上的第1个第1导电型扩散区域；以及
有选择地形成在所述第2个第2导电型扩散区域的表面区域上的第2个第1导电型扩散区域，
所述第1整流性元件具有：
有选择地形成在所述半导体衬底的所述主表面的表面区域上的第2个第2导电型扩散区域；
有选择地形成在所述第2个第2导电型扩散区域的表面区域上的第3个第1导电型扩散区域；
有选择地形成在所述第2个第2导电型扩散区域的表面区域上的第4个第1导电型扩散区域；
有选择地形成在所述第4个第1导电型扩散区域的表面区域上，浓度高于所述第4个第1导电型扩散区域的第5个第1导电型扩散区域；以及
有选择地形成在所述第4个第1导电型扩散区域的表面区域上的第3个第2导电型扩散区域，其中
所述第1电阻是形成在所述半导体衬底的所述主表面上、并且与所述第4个第1导电型扩散区域、所述第5个第1导电型扩散区域和所述第3个第2导电型扩散区域电连接的电阻层；
所述输入信号电极与所述第1个第1导电型扩散区域连接；
所述输出信号电极与所述第2个第1导电型扩散区域以及所述第1电阻连接。
17.如权利要求14所述的ESD保护元件，其特征在于，还具备：
连接在所述输出信号电极和所述接地电极之间的第2电阻；
连接在所述输出信号电极和所述接地电极之间的第2整流性元件；
所述第2电阻具有第3电阻成分和第4电阻成分；
所述第2整流性元件是阴极与所述输入信号电极连接、阳极与所述接地电极连接、栅极与所述第2电阻的所述第3电阻成分和所述第4电阻成分的连接点连接的晶闸管。
18.如权利要求14所述的ESD保护元件，其特征在于：
还具备连接在所述输出信号电极和所述接地电极之间的第2整流性元件；
所述第2整流性元件是阴极与所述输入信号电极连接、阳极与所述接地电极连接、栅极与所述第1电阻的所述第1电阻成分和所述第2电阻成分的连接点连接的晶闸管。
19.如权利要求9所述的ESD保护元件，其特征在于，所述双向性的整流部具有：
阴极与所述输入信号电极连接、阳极与所述接地电极连接的第1晶闸管；和
阳极与所述输入信号电极连接、阴极与所述接地电极连接的第2晶闸管。
20.如权利要求19所述的ESD保护元件，其特征在于，还具备连接在所述信号输入电极和所述信号输出电极之间的电容。
CN2006101625655A 2005-11-28 2006-11-28 Esd保护元件 Expired - Fee Related CN1976028B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005341504 2005-11-28
JP2005-341504 2005-11-28
JP2005341504 2005-11-28

Publications (2)

Publication Number Publication Date
CN1976028A true CN1976028A (zh) 2007-06-06
CN1976028B CN1976028B (zh) 2012-02-29

Family

ID=38086618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101625655A Expired - Fee Related CN1976028B (zh) 2005-11-28 2006-11-28 Esd保护元件

Country Status (2)

Country Link
US (1) US7750439B2 (zh)
CN (1) CN1976028B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104112708A (zh) * 2013-04-17 2014-10-22 哈尔滨工大华生电子有限公司 一种esd保护及抗emi集成滤波器的制造方法
CN104332468A (zh) * 2014-10-08 2015-02-04 中国电子科技集团公司第四十一研究所 一种用于射频电路的静电保护电路
CN105281313A (zh) * 2014-07-10 2016-01-27 英飞凌科技股份有限公司 瞬态电压保护电路和器件
CN106898656A (zh) * 2017-05-11 2017-06-27 罗灿 低电容tvs二极管及其制造方法
CN107301994A (zh) * 2017-07-12 2017-10-27 邓鹏飞 瞬态电压抑制器及其制作方法
CN107342283A (zh) * 2017-07-12 2017-11-10 车成凯 瞬态电压抑制器及其制作方法
TWI646746B (zh) * 2018-01-05 2019-01-01 National Taiwan Normal University 寬頻電路之靜電防護電路及積體電路
CN111584642A (zh) * 2019-02-15 2020-08-25 株式会社东芝 半导体装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008172165A (ja) * 2007-01-15 2008-07-24 Toshiba Corp 半導体装置
JP4993092B2 (ja) * 2007-05-31 2012-08-08 富士電機株式会社 レベルシフト回路および半導体装置
US7638816B2 (en) * 2007-08-28 2009-12-29 Littelfuse, Inc. Epitaxial surge protection device
US7943959B2 (en) * 2007-08-28 2011-05-17 Littelfuse, Inc. Low capacitance semiconductor device
EP2037501A1 (en) * 2007-09-14 2009-03-18 Interuniversitair Microelektronica Centrum Vzw Fast triggering ESD protection device and method for designing same
CN104112709A (zh) * 2013-04-19 2014-10-22 哈尔滨工大华生电子有限公司 一种rc滤波器制造工艺
US9343590B2 (en) * 2014-08-04 2016-05-17 Globalfoundries Inc. Planar semiconductor ESD device and method of making same
KR102342327B1 (ko) * 2015-04-30 2021-12-24 삼성디스플레이 주식회사 표시장치
US10861843B2 (en) 2016-12-21 2020-12-08 Texas Instruments Incorporated Electrostatic discharge protection device
CN107968088A (zh) * 2017-10-17 2018-04-27 北方电子研究院安徽有限公司 一种双向抗静电保护电路版图结构及其制备方法
JP6937281B2 (ja) * 2018-09-14 2021-09-22 株式会社東芝 半導体装置
US10651649B1 (en) * 2018-12-14 2020-05-12 Hamilton Sundstrand Corporation Discrete voltage/ open input
US11063034B2 (en) 2019-06-27 2021-07-13 Micron Technology, Inc. Capacitor structures
CN110600469B (zh) * 2019-07-01 2024-05-17 上海维安半导体有限公司 一种新型降低正向残压的单向保护器件
CN111370407A (zh) * 2020-04-26 2020-07-03 成都吉莱芯科技有限公司 一种低压低电容单向esd保护器件及其制作方法
US11757281B2 (en) * 2021-12-07 2023-09-12 Infineon Technologies Ag Electrostatic discharge protection device with integrated series resistors

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6150358A (ja) * 1984-08-20 1986-03-12 Toshiba Corp 半導体集積回路
JPS61150617A (ja) * 1984-12-24 1986-07-09 日本電信電話株式会社 サ−ジ防護回路
JPH0522099A (ja) * 1991-07-11 1993-01-29 Nissan Motor Co Ltd 半導体入力保護回路
US5490215A (en) * 1994-05-12 1996-02-06 Oneac Corporation Telecommunications T1 carrier overvoltage and fiber to curb power protector
GB2298533A (en) * 1994-07-29 1996-09-04 Texas Instruments Ltd Overvoltage protector
US6304126B1 (en) * 1997-09-29 2001-10-16 Stmicroelectronics S.A. Protection circuit that can be associated with a filter
FR2769142B1 (fr) * 1997-09-29 1999-12-17 Sgs Thomson Microelectronics Circuit de protection associable a un filtre
US6262442B1 (en) * 1999-04-30 2001-07-17 Dmitri G. Kravtchenko Zener diode and RC network combination semiconductor device for use in integrated circuits
US6377434B1 (en) * 1999-10-14 2002-04-23 Lucent Technologies Inc. Individual secondary protection device
JP2002094012A (ja) 2000-09-20 2002-03-29 Seiko Epson Corp Ｓｏｉ集積回路用ｅｓｄ保護素子
JP2004055796A (ja) * 2002-07-19 2004-02-19 Mitsubishi Electric Corp 半導体装置
US7285828B2 (en) * 2005-01-12 2007-10-23 Intersail Americas Inc. Electrostatic discharge protection device for digital circuits and for applications with input/output bipolar voltage much higher than the core circuit power supply

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104112708A (zh) * 2013-04-17 2014-10-22 哈尔滨工大华生电子有限公司 一种esd保护及抗emi集成滤波器的制造方法
CN105281313A (zh) * 2014-07-10 2016-01-27 英飞凌科技股份有限公司 瞬态电压保护电路和器件
CN105281313B (zh) * 2014-07-10 2019-06-04 英飞凌科技股份有限公司 瞬态电压保护电路和器件
CN104332468A (zh) * 2014-10-08 2015-02-04 中国电子科技集团公司第四十一研究所 一种用于射频电路的静电保护电路
CN104332468B (zh) * 2014-10-08 2017-01-25 中国电子科技集团公司第四十一研究所 一种用于射频电路的静电保护电路
CN106898656A (zh) * 2017-05-11 2017-06-27 罗灿 低电容tvs二极管及其制造方法
CN107301994A (zh) * 2017-07-12 2017-10-27 邓鹏飞 瞬态电压抑制器及其制作方法
CN107342283A (zh) * 2017-07-12 2017-11-10 车成凯 瞬态电压抑制器及其制作方法
CN107342283B (zh) * 2017-07-12 2019-08-06 墙煌新材料股份有限公司 瞬态电压抑制器及其制作方法
TWI646746B (zh) * 2018-01-05 2019-01-01 National Taiwan Normal University 寬頻電路之靜電防護電路及積體電路
CN111584642A (zh) * 2019-02-15 2020-08-25 株式会社东芝 半导体装置
CN111584642B (zh) * 2019-02-15 2023-10-31 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
US7750439B2 (en) 2010-07-06
CN1976028B (zh) 2012-02-29
US20070120193A1 (en) 2007-05-31

Similar Documents

Publication Publication Date Title
CN1976028A (zh) Esd保护元件
CN100344211C (zh) 静电保护电路和含有该电路的高频电路设备
CN1062377C (zh) 多层穿心式电容器阵列
CN1542873A (zh) 静电对策部件
CN1181548C (zh) 半导体集成电路
CN100350606C (zh) 使用压变材料的装置
CN1890854A (zh) 内屏蔽式能量调节装置
CN101064309A (zh) 半导体装置及其制造方法
CN1674275A (zh) 具有将可控硅用作保护元件的静电保护电路的半导体装置
CN1741269A (zh) 使用三重阱结构的基底触发的静电保护电路
CN1893267A (zh) 电涌吸收元件
CN1755930A (zh) 静电防护电路
CN1630078A (zh) 半导体器件
CN101030573A (zh) 半导体晶片、半导体器件及半导体器件的制造方法
CN1481189A (zh) 高频器件
CN1761057A (zh) 静电放电防护电路
CN1614778A (zh) 具有保护电路的半导体器件
CN1933154A (zh) 半导体电路、倒相器电路以及半导体设备
CN1848310A (zh) 层叠型片状可变电阻
CN1873977A (zh) 静电放电保护电路与适用于静电放电保护的半导体结构
CN2743976Y (zh) 静电放电保护电路
CN1473362A (zh) 具有改进的静电放电耐压的半导体装置
CN101047363A (zh) 低通滤波器和低通滤波器阵列
CN1538519A (zh) 具有保护内部电路的保护电路的半导体器件
CN100338770C (zh) 静电放电保护电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120229

Termination date: 20131128