JPS6150358A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPS6150358A
JPS6150358A JP59172559A JP17255984A JPS6150358A JP S6150358 A JPS6150358 A JP S6150358A JP 59172559 A JP59172559 A JP 59172559A JP 17255984 A JP17255984 A JP 17255984A JP S6150358 A JPS6150358 A JP S6150358A
Authority
JP
Japan
Prior art keywords
input
gate
voltage
circuit
gate modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59172559A
Other languages
English (en)
Inventor
Hiroshi Iwahashi
岩橋　弘
Masamichi Asano
正通 浅野
Akira Narita
晃 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Tosbac Computer System Co Ltd
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Tosbac Computer System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp, Tosbac Computer System Co Ltd filed Critical Toshiba Corp
Priority to JP59172559A priority Critical patent/JPS6150358A/ja
Priority to US06/761,707 priority patent/US4692834A/en
Priority to DE85109701T priority patent/DE3587654T2/de
Priority to EP85109701A priority patent/EP0173108B1/en
Publication of JPS6150358A publication Critical patent/JPS6150358A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は半導体集積回路に係り、特に入力保護回路の改
良に関する。
［発明の技術的背景］ 一般に、ゲート金属、絶縁膜、半導体を構成要素とする
絶縁ゲート形電界効果トランジスタにおいては、ゲート
電極に高い電圧が印加されると絶縁膜が絶縁破壊を起こ
し、極めてわずかの電力で装置が永久的に破壊してしま
う。この破壊電圧は、絶縁膜がたとえばシリコン酸化膜
の場合には約１０７Ｖ／ｃａであり、酸化膜の厚さが８
００人〜１０００人では約８０〜１００Ｖである。この
ような破壊を防止する手段として、従来より第５図およ
び第６図に示すようなゲート破壊電圧よりも低い重任で
作動する入力保護回路が知られている。
第５図は、グーミル変調接合破壊を利用した入力保護回
路を示すもので、入力端子１に高電圧が印加されると、
入力保護抵抗２を介してゲート変調形ＭＯＳダイオード
３のドレインに高電圧が印加され、ゲート変調形ＭＯＳ
ダイオード３はブレイクダウンを起こす。したがって、
入力段トランジスタ４のゲートは定電圧に保持され、ゲ
ートを破壊する程の電圧が印加されないようになってい
る。
第６図は、エンハンスメント形のフィールド反転トラン
ジスタを利用した入力保護回路を示すもので、入力端子
１に高電圧が印加されるとトランジスタ５がオン状態と
なり、入力段トランジスタ４のゲート電圧はトランジス
タ５の閾値電圧近辺に固定されるため、トランジスタ５
の閾値電圧を入力段トランジスタ４のゲート破壊電圧よ
りも小さく設定しておくことにより、入力段トランジス
タ４が保護される。
［背景技術の問題点］ ところが、上述したような入力保護回路では、外部から
の高電圧信号を用いて記憶データの書込みを行なうとい
った紫外線消去形不揮発性半導体メモリ（ＥＰＲＯＭ）
、あるいは電気的消去可能形不揮発性半導体メモリ（Ｅ
ＥＰＲＯＭ）などの半導体集積回路において、入力端子
と高電圧信号入力端子が共用されることがよくある。高
電圧信号が入力された場合、入力保護回路が動作してし
まい、高電圧が印加されないという事態になる。
すなわち、このような高電圧信号が入力される入力回路
を持つ半導体集積回路には、前述したような入力保護回
路を使用することができない。
［発明の目的］ １　　　　　　本発明は上記事情に鑑みてなされたもの
で、その目的とするところは、高電圧信号が入力される
入力回路を持つ半導体集積回路において、特に大きなサ
ージ電圧などが入力されたときには保護動作して入力回
路を保護し、高電圧信号の入力時には保護動作しないよ
うに改良された入力保護回路が形成される半導体集積回
路を提供することにある。
［発明の概要］ 本発明の半導体集積回路は、ゲート変調接合破壊を利用
した入力保護回路を有し、この入力保護回路に対して外
部または内部より定常的あるいは任意時に所定の電圧を
供給し、入力保護回路の動作電圧を上げることにより、
高電圧信号の入力時においても入力回路が動作するよう
にしたものである。
［発明の実施例コ 以下、本発明の一実施例について図面を参照して説明す
る。
第１図は本発明に係る半導体集積回路の入力保護回路を
示すもので、入力信号が供給される入力端子１１は入力
用ＭＯＳトランジスタ１２などからなるゲート入力保護
回路１３の入力端１４に接続される。また、上記入力端
子１１と入力端１４との間には、ゲート変調接合電圧Ｖ
８Ｂであるゲート変調形ＭＯＳダイオード１５のドレイ
ンが接続されており、そのゲートには電源電圧端Ｖｃが
接続される。
このような入力保護回路において、ゲート変調形ＭＯＳ
ダイオード１５のゲートには電源電圧端ｖｃが接続され
ているため、ゲート変調形ＭＯＳダイオード１５のゲー
ト・ドレイン間電位差はＶｃとなり、このときのゲート
変調形ＭＯＳダイオード１５のゲート変調接合破壊電圧
は比例して大きくなる。このことは、従来のゲート変調
形ＭＯＳダイオードのゲートを接地電位とした入力保護
回路よりも電位差に比例した入力信号まで許容できる。
すなわち、この入力保護回路を用いた入力信号許容電圧
はゲート電圧に比例して高い電圧である。また、通常サ
ージ破壊を起こす半導体集積回路の持ち運び時などには
、Ｖｃ＝ＧＮＤ（接地電位）となっているため従来通り
のゲート保護効果が（ｑられる。なお、入力端子１１と
入力端１４との間に図示のように入力保護抵抗１６を挿
入することにより、更に大きな効果が得られる。このよ
うな入力保護抵抗１６を挿入する口とにより電流が制限
され、また急激な電圧変化がこの抵抗１６によって遅延
され、入力回路１３を保護するとともにゲート変調形Ｍ
ＯＳダイオード１５も保護することになる。ここに、こ
の入力保護抵抗１６の抵抗値はたとえば１にΩ〜２にΩ
でよい。
第２図は本発明の他の実施例を示すもので、ゲート変調
形ＭＯＳダイオード１５のゲートを高電圧電源Ｖｐ　（
たとえば２１ボルト）に接続した例である。この実施例
も第１図と同様に、ゲート変調形ＭＯＳダイオード１５
のゲートに高電圧電源Ｖｐが接続されているため、この
ときのゲート変調形Ｍ　ＯＳダイオード１５のゲート変
調接合破壊電圧はゲート電圧に比例して大きくなり、こ
の入力保護回路を用いた入力回路の入力信号許容電圧も
ゲート電圧に比例して大きくなる。なお、高電圧電源Ｖ
ｐは外部電源でなくともよく、内部で昇圧した電圧源を
用いてもよい。
Ｍ３図は本発明の更に他の実施例を示すものである。す
なわち、ゲート変調形ＭＯＳダイオード１５のゲートに
は、入力端子１７およびディプレッション形ＭＯ５ｌ−
ランジスタ（以下り形トランジスタと称す）１８のドレ
インが接続され、そのゲートおよびソースは接地される
。そして、入力端子１７には外部から任意の電圧が入力
できるようになっている。これは、前記実施例と同様に
、入力端子１１に高電圧信号を入力するときに、あらか
じめ入力端子１７に所定の電圧を印加しておくことで、
高電圧信号によるゲート変調形ＭＯＳダイオード１５の
破壊を防止しようというものである。このとき、入力端
子１７には、高電圧信号が入力端子１１から入力されて
も、ゲート変調形ＭＯＳダイオード１５が破壊しない程
度のゲート変調接合破壊電圧となるようにゲート電圧を
入力１　　　　端子１つの印加電圧を調整することで設
定できる。
すなわち、入力信号電圧に対して入力端子１７の印加電
圧を可変することによって、ゲート変調接合破壊電圧を
可変できるようにしたものである。
ここに、Ｄ形トランジスタ１８は、ノイズのような高電
圧信号以外の入力が入力端子１７にあった場合、ゲート
変調形ＭＯＳダイＡ−ド１５のゲートがゲートのカップ
リング容量などによって電位を保ち、そのまま入力回路
１３に入力されることを防止するため、ゲート変調形Ｍ
ＯＳダイオード１５のゲートに生じた電荷をＤ形トラン
ジスタ１已によって放電させ、常にゲート変調形Ｉｖｌ
○Ｓダイオード１５のゲート電位を接地電位にすること
で、ゲート変調接合破壊を起こさせようというものであ
る。
第４図は本発明の更に他の実施例を示すものである。す
なわち、ゲート変調形ＭＯＳダイオード１５のゲートに
は、第３図と同様にＤ形トランジスタ１８のドレインが
接続されるとともに、トレインが電源電圧端Ｖｃに接続
されたエンハンスメント形ＭＯＳトランジスタ（以下Ｅ
形トランジスタと称す）１９のソースが接続される。そ
して、Ｄ形トランジスタ１８のゲートおよびソースは接
地され、Ｅ形トランジスタ１９のゲートにはインバータ
２０の出力端が接続され、インバータ２０の入力端には
内部信号φが入力される。この内部信号φには、入力端
子１１に高電圧信号が入力されるときにあらかじめ”　
ｏ　”レベルとなるような信号が出力されるとすると、
内部信号φが゛′Ｏ″レベルのときインバータ２０の出
力はｉｔ　１　ｕレベルとなり、Ｅ形トランジスタ１９
はターンオンし、端子２１には電源電圧ＶｃよりもＥ形
トランジスタ１９の閾値電圧弁だけ低い電圧が発生し、
それがゲート変調形ＭＯＳダイオード１５のゲートに印
加される。そして、高電圧信号が入力端子１１に入力さ
れたときには、ゲート変調形ＭＯＳダイオード１５のゲ
ート変調接合破壊電圧が高くなるようにし、高電圧信号
の入力がないときの高電圧ノイズに対しては、端子°２
１の電位は゛Ｏ″レベルとなり、ゲート変調形ＭＯＳダ
イオード１５のグー電圧が゛０″レベルとなることから
、ゲート変調形ＭＯＳダイオード１５はゲート変調接合
破壊によってブレークダウンし、入力回路１３は保護さ
れる。
以上説明したように、ゲート変調形Ｍｏｓダイオード１
５のゲートに外部または内部より定常的あるいは任意時
に所定のＮ圧を印加することによって、ゲート変調接合
破壊電圧を可変することにより、特に大きなサージ電圧
なとが入力されたときには保護動作して入力回路１３を
保護し、高電圧信号の入力時には保護動作せず、入力回
路１３が動作するようにしたものである。これにより、
従来ではゲート変調接合破壊を起こして入力回路に伝送
されなかった高電圧信号を用いることができる。
［発明の効果〕 以上詳述したように本発明によれば、高電圧信号が入力
される入力回路を持つ半導体集積回路において、特に大
きなサージ電圧などが入力されたときには保護動作して
入力回路を保護し、高電圧信号の入力時には保護動作し
ないように改良された入力保護回路が形成される半導体
集積回路を捉供できる。
【図面の簡単な説明】
第１図は本発明の一実施例を示す構成図、第２図ないし
第４図はそれぞれ本発明の他の実施例を示す構成図、第
５図および第６図は従来の入力保護回路を示す構成図で
ある。 １１・・・・・・入力端子、１２・・・・・・入力用Ｍ
ｏＳトランジスタ、１３・・・・・・入力回路、１４・
・・・・・入力回路の入力端、１５・・・・・・ゲート
変調形ＭＯＳダイオード、１６・・・・・・入力保護抵
抗。

Claims (1)

    【特許請求の範囲】
  1. 入力信号が供給される入力端子と、この入力端子にゲー
    トが接続された入力用ＭＯＳトランジスタと、この入力
    用ＭＯＳトランジスタのゲートと半導体基板との間に接
    続されたゲート変調形ＭＯＳダイオードと、このゲート
    変調形ＭＯＳダイオードのゲートに前記半導体基板の電
    圧よりも高い電圧を印加する手段とを具備したことを特
    徴とする半導体集積回路。
JP59172559A 1984-08-20 1984-08-20 半導体集積回路 Pending JPS6150358A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP59172559A JPS6150358A (ja) 1984-08-20 1984-08-20 半導体集積回路
US06/761,707 US4692834A (en) 1984-08-20 1985-08-02 Electrostatic discharge protection circuit with variable limiting threshold for MOS device
DE85109701T DE3587654T2 (de) 1984-08-20 1985-08-02 Schutzschaltung mit variablem Schwellwert gegen elektrostatischen Durchschlag für MOS-Schaltung.
EP85109701A EP0173108B1 (en) 1984-08-20 1985-08-02 Electrostatic discharge protection circuit with variable limiting threshold for MOS device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59172559A JPS6150358A (ja) 1984-08-20 1984-08-20 半導体集積回路

Publications (1)

Publication Number Publication Date
JPS6150358A true JPS6150358A (ja) 1986-03-12

Family

ID=15944097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59172559A Pending JPS6150358A (ja) 1984-08-20 1984-08-20 半導体集積回路

Country Status (4)

Country Link
US (1) US4692834A (ja)
EP (1) EP0173108B1 (ja)
JP (1) JPS6150358A (ja)
DE (1) DE3587654T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116023A (ja) * 1995-10-16 1997-05-02 Nec Corp 半導体集積回路装置の入力保護回路

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4802054A (en) * 1987-03-13 1989-01-31 Motorola, Inc. Input protection for an integrated circuit
US4855620A (en) * 1987-11-18 1989-08-08 Texas Instruments Incorporated Output buffer with improved ESD protection
JPH07105446B2 (ja) * 1988-01-11 1995-11-13 株式会社東芝 Ｍｏｓ型半導体装置の入力保護回路
US4996626A (en) * 1988-10-14 1991-02-26 National Semiconductor Corp. Resistorless electrostatic discharge protection device for high speed integrated circuits
US5051604A (en) * 1989-05-11 1991-09-24 Westinghouse Electric Corp. Electrically normally closed switch device
US5243490A (en) * 1989-06-28 1993-09-07 Texas Instruments Incorporated ESD protected FAMOS transistor
US5272586A (en) * 1991-01-29 1993-12-21 National Semiconductor Corporation Technique for improving ESD immunity
US5246872A (en) * 1991-01-30 1993-09-21 National Semiconductor Corporation Electrostatic discharge protection device and a method for simultaneously forming MOS devices with both lightly doped and non lightly doped source and drain regions
US5208475A (en) * 1991-01-30 1993-05-04 National Semiconductor Corporation Electrostatic discharge protection device and a method for simultaneously forming MOS devices with both lightly doped and non lightly doped source and drain regions
US5455571A (en) * 1991-02-11 1995-10-03 Strattec Security Corporation Fail safe system for a mechanical lock key set with electronic interlock
US5287098A (en) * 1991-02-11 1994-02-15 Briggs & Stratton Corp. Fail safe system for a mechanical lock and key set with electrical interlock
NL9101044A (nl) * 1991-06-17 1993-01-18 Sierra Semiconductor Bv Wisselspanningsbegrenzer in mos-technologie.
US5255146A (en) * 1991-08-29 1993-10-19 National Semiconductor Corporation Electrostatic discharge detection and clamp control circuit
US5446320A (en) * 1992-01-24 1995-08-29 Compaq Computer Corp. Circuit for clamping power output to ground while the computer is deactivated
JP2965840B2 (ja) * 1993-12-02 1999-10-18 株式会社東芝 トランジスタ回路
US5473500A (en) * 1994-01-13 1995-12-05 Atmel Corporation Electrostatic discharge circuit for high speed, high voltage circuitry
US5553070A (en) * 1994-09-13 1996-09-03 Riley; Robert E. Data link module for time division multiplexing control systems
US5532178A (en) * 1995-04-27 1996-07-02 Taiwan Semiconductor Manufacturing Company Gate process for NMOS ESD protection circuits
US5745323A (en) * 1995-06-30 1998-04-28 Analog Devices, Inc. Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes
US5729419A (en) * 1995-11-20 1998-03-17 Integrated Device Technology, Inc. Changed device model electrostatic discharge protection circuit for output drivers and method of implementing same
US5751525A (en) * 1996-01-05 1998-05-12 Analog Devices, Inc. EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages
US5663678A (en) * 1996-02-02 1997-09-02 Vanguard International Semiconductor Corporation ESD protection device
US5917689A (en) * 1996-09-12 1999-06-29 Analog Devices, Inc. General purpose EOS/ESD protection circuit for bipolar-CMOS and CMOS integrated circuits
TW322632B (en) * 1996-10-14 1997-12-11 Vanguard Int Semiconduct Corp Electrostatic discharge protection device for integrated circuit input/output port
US5838146A (en) * 1996-11-12 1998-11-17 Analog Devices, Inc. Method and apparatus for providing ESD/EOS protection for IC power supply pins
DE19709717C1 (de) * 1997-03-10 1998-09-24 Siemens Ag Vorrichtung und Verfahren zum Ansteuern wenigstens eines kapazitiven Stellgliedes
US6624998B2 (en) 2000-01-24 2003-09-23 Medtronic, Inc. Electrostatic discharge protection scheme in low potential drop environments
US6552886B1 (en) 2000-06-29 2003-04-22 Pericom Semiconductor Corp. Active Vcc-to-Vss ESD clamp with hystersis for low supply chips
US6958551B2 (en) * 2002-06-25 2005-10-25 Strattec Security Corporation Vehicle coded ignition lock using a magnetic sensor
AU2002950581A0 (en) * 2002-08-02 2002-09-12 Wayne Callen Electrical safety circuit
US6898061B1 (en) * 2003-07-10 2005-05-24 Polarfab, Llc System and method for dynamic ESD Protection
CN1976028B (zh) * 2005-11-28 2012-02-29 株式会社东芝 Esd保护元件
US8004807B2 (en) * 2008-01-31 2011-08-23 Agere Systems Inc. Overvoltage protection circuit with reduced sensitivity to process variations
US20100109053A1 (en) * 2008-11-04 2010-05-06 Ching-Han Jan Semiconductor device having integrated circuit with pads coupled by external connecting component and method for modifying integrated circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL261262A (ja) * 1960-02-25 1900-01-01
US3407339A (en) * 1966-05-02 1968-10-22 North American Rockwell Voltage protection device utilizing a field effect transistor
JPS5530312B2 (ja) * 1975-01-16 1980-08-09
JPS5299786A (en) * 1976-02-18 1977-08-22 Agency Of Ind Science & Technol Mos integrated circuit
US4037140A (en) * 1976-04-14 1977-07-19 Rca Corporation Protection circuit for insulated-gate field-effect transistors (IGFETS)
JPS5563871A (en) * 1978-11-06 1980-05-14 Nec Corp Protector for field-effect transistor with insulated gate
US4282556A (en) * 1979-05-21 1981-08-04 Rca Corporation Input protection device for insulated gate field effect transistor
JPS577969A (en) * 1980-06-18 1982-01-16 Toshiba Corp Semiconductor integrated circuit
JPS583285A (ja) * 1981-06-30 1983-01-10 Fujitsu Ltd 半導体集積回路の保護装置
US4527213A (en) * 1981-11-27 1985-07-02 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor integrated circuit device with circuits for protecting an input section against an external surge

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116023A (ja) * 1995-10-16 1997-05-02 Nec Corp 半導体集積回路装置の入力保護回路

Also Published As

Publication number Publication date
EP0173108B1 (en) 1993-11-10
US4692834A (en) 1987-09-08
DE3587654D1 (de) 1993-12-16
US4692834B1 (ja) 1993-03-02
DE3587654T2 (de) 1994-04-28
EP0173108A2 (en) 1986-03-05
EP0173108A3 (en) 1987-07-22

Similar Documents

Publication Publication Date Title
JPS6150358A (ja) 半導体集積回路
US5463520A (en) Electrostatic discharge protection with hysteresis trigger circuit
US5473500A (en) Electrostatic discharge circuit for high speed, high voltage circuitry
ES8404109A1 (es) Una disposicion de circuito de proteccion de semiconductores.
US4456939A (en) Input protective circuit for semiconductor device
US6980043B2 (en) Ferroelectric element and a ferroelectric gate device using the same
JPS6237819B2 (ja)
US4581672A (en) Internal high voltage (Vpp) regulator for integrated circuits
US5942931A (en) Circuit for protecting an IC from noise
JPH0482188B2 (ja)
US6534833B1 (en) Semiconductor device with protection circuitry and method
US3492511A (en) High input impedance circuit for a field effect transistor including capacitive gate biasing means
JPH0548021A (ja) 半導体保護回路
JPS6025910B2 (ja) 入力保護回路
US6344995B2 (en) Circuit for controlling the potential difference between the substrate and the control gate on non-volatile memory and its control method
JP2676807B2 (ja) 電源容量回路
JPS58122695A (ja) 入力過電圧保護回路
JP3554353B2 (ja) 電界効果トランジスタの保護装置
JP2871329B2 (ja) 半導体集積回路
JPH0563540A (ja) 入力回路
US4489245A (en) D.C. Voltage bias circuit in an integrated circuit
JPS60786B2 (ja) 絶縁ゲ−ト型電界効果トランジスタ集積回路
JP3377148B2 (ja) 電圧出力装置およびその動作方法
JPS6151877A (ja) 半導体装置
JPS5863172A (ja) 入出力保護装置