JPS5863172A - 入出力保護装置 - Google Patents
入出力保護装置Info
- Publication number
- JPS5863172A JPS5863172A JP56162261A JP16226181A JPS5863172A JP S5863172 A JPS5863172 A JP S5863172A JP 56162261 A JP56162261 A JP 56162261A JP 16226181 A JP16226181 A JP 16226181A JP S5863172 A JPS5863172 A JP S5863172A
- Authority
- JP
- Japan
- Prior art keywords
- igfet
- gate
- voltage
- drain
- protecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims description 10
- 230000006378 damage Effects 0.000 abstract description 5
- 230000001681 protective effect Effects 0.000 description 21
- 101000599951 Homo sapiens Insulin-like growth factor I Proteins 0.000 description 5
- 102100037852 Insulin-like growth factor I Human genes 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Protection Of Static Devices (AREA)
- Amplifiers (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は絶縁ゲート型電界効果トランジスタ（以下ＩＧ
ＦＥＴという）の保護装置の改良に関するものである。
ＦＥＴという）の保護装置の改良に関するものである。
ＩＧＦＥＴの閾値電圧及び電圧利得の如き電気的性能を
良くするにはゲート絶縁膜を薄くする方が良い。しかし
ゲート絶縁膜を薄くすると絶縁耐圧が低下し、例えばゲ
ート絶縁膜として５００Ｘ程度のシリコン酸化膜を用い
た場合には６０Ｖ程度の電圧により永久的な破壊を受け
るようになる。
良くするにはゲート絶縁膜を薄くする方が良い。しかし
ゲート絶縁膜を薄くすると絶縁耐圧が低下し、例えばゲ
ート絶縁膜として５００Ｘ程度のシリコン酸化膜を用い
た場合には６０Ｖ程度の電圧により永久的な破壊を受け
るようになる。
このような破壊からゲート絶縁膜を保護するものとして
例えは第１図の保護装置が従来使用されてきた。
例えは第１図の保護装置が従来使用されてきた。
最初に第１図の従来例について働きを説明する。
以下、Ｎチャンネルの入力保護装置として説明する。
第１図において被保護用ＩＧＦｇＴ １０１のゲートは
保護用ＩＧＦＥＴ １０２のソースに接続されその保護
用１ＧＦＥＴ １０２のドレインが抵抗体１１１を介し
て入力端子１１に接続されている。保護用ＩＧＦＥＴ
１０２は通常は被保護用ＩＧＦ’ＥＴ １０１と同じ製
法で製造されゲート絶縁膜厚は被保ｉｉ用ＩＧＦＥＴ
１０１のそれと等しい。保護用ＩＧＦＥＴ１０２のゲー
トは定電源電圧供給用配線１３に接続点１２で接続され
ている。この第１図の従来例の保護装置においては、入
力端子１１に印加された電圧が定電源電圧供給用配線１
３の電位から保護用ＩＧＦＥＴ１０２の閾値電圧を引い
た電圧よりも小さい時には保護用ＩＧＦＥＴ １０２ソ
ース・ドレイン間は導通状態となり被保護用Ｉ ＱＪｉ
”ｈ３Ｔ １０１は正常に動作する。逆に入力端子１１
に印加された電圧が定電源電圧供給用配線１３の電位か
ら保護用ＩＧＦＥ’ｒ１０２の閾値を圧を引いた電圧よ
りも大きい場合には、保勲用Ｉ Ｇｌｉ”Ｅｉ’ １０
２はゲートφソース間の電位差が減少し非導通状態に近
づく為被保豚用ＩＧＩＴＩＯＩのゲートにけ定電源電圧
供給用配線１３の電位より保護用ＩＧＬｉ”ＥＴ１０２
の閾値電圧を引いた値しか印加されず、入力端子に過大
電圧が印加された場合でも被保護用ＩＧＦＥＴＩＯＩは
ゲート膜破壊から保賎される。また、保役用、ＩＧＦＥ
Ｔ１０２のドレインとゲート間にかかる電圧は入力端子
に印加された電圧から定電源電圧供給用配線１３の電位
を引いたものとなり、その結果従来例の第１図の保護回
路の破壊電圧は、ＩＧＦＥＴｌｏｌのゲート直接に電圧
が印加された場合よりも１３の電位分だけ上昇する。し
かしながら、この第１図の従来例の保護装置では、スパ
イク状のパルス電圧が印加された場合には保護用ＩＧＦ
ＥＴ１０２のゲート絶縁膜がドレイン近傍で破壊されて
しまうという欠点があった。例えば、ゲート酸化膜に５
０ＯＡのシリコン酸化膜を用いた第１図の従来例の保護
装置では、抵抗体１１１の抵抗値を１にΩとして、２０
０９Ｆの容量に高電圧を充電し、この電圧を水銀接点リ
レーを用いて印加した場合に１５０Ｖ程度のスパイク状
電圧で保護用、ＩＧＦＢＴが破壊してしまうことがわか
った。
保護用ＩＧＦＥＴ １０２のソースに接続されその保護
用１ＧＦＥＴ １０２のドレインが抵抗体１１１を介し
て入力端子１１に接続されている。保護用ＩＧＦＥＴ
１０２は通常は被保護用ＩＧＦ’ＥＴ １０１と同じ製
法で製造されゲート絶縁膜厚は被保ｉｉ用ＩＧＦＥＴ
１０１のそれと等しい。保護用ＩＧＦＥＴ１０２のゲー
トは定電源電圧供給用配線１３に接続点１２で接続され
ている。この第１図の従来例の保護装置においては、入
力端子１１に印加された電圧が定電源電圧供給用配線１
３の電位から保護用ＩＧＦＥＴ１０２の閾値電圧を引い
た電圧よりも小さい時には保護用ＩＧＦＥＴ １０２ソ
ース・ドレイン間は導通状態となり被保護用Ｉ ＱＪｉ
”ｈ３Ｔ １０１は正常に動作する。逆に入力端子１１
に印加された電圧が定電源電圧供給用配線１３の電位か
ら保護用ＩＧＦＥ’ｒ１０２の閾値を圧を引いた電圧よ
りも大きい場合には、保勲用Ｉ Ｇｌｉ”Ｅｉ’ １０
２はゲートφソース間の電位差が減少し非導通状態に近
づく為被保豚用ＩＧＩＴＩＯＩのゲートにけ定電源電圧
供給用配線１３の電位より保護用ＩＧＬｉ”ＥＴ１０２
の閾値電圧を引いた値しか印加されず、入力端子に過大
電圧が印加された場合でも被保護用ＩＧＦＥＴＩＯＩは
ゲート膜破壊から保賎される。また、保役用、ＩＧＦＥ
Ｔ１０２のドレインとゲート間にかかる電圧は入力端子
に印加された電圧から定電源電圧供給用配線１３の電位
を引いたものとなり、その結果従来例の第１図の保護回
路の破壊電圧は、ＩＧＦＥＴｌｏｌのゲート直接に電圧
が印加された場合よりも１３の電位分だけ上昇する。し
かしながら、この第１図の従来例の保護装置では、スパ
イク状のパルス電圧が印加された場合には保護用ＩＧＦ
ＥＴ１０２のゲート絶縁膜がドレイン近傍で破壊されて
しまうという欠点があった。例えば、ゲート酸化膜に５
０ＯＡのシリコン酸化膜を用いた第１図の従来例の保護
装置では、抵抗体１１１の抵抗値を１にΩとして、２０
０９Ｆの容量に高電圧を充電し、この電圧を水銀接点リ
レーを用いて印加した場合に１５０Ｖ程度のスパイク状
電圧で保護用、ＩＧＦＢＴが破壊してしまうことがわか
った。
本発明は前述した従来例における保護用ＩＧＦＥＴ１０
２の破壊を防止する手段を設けることにより従来の保護
装置の場合より更に高いスパイク状の過大電圧の入力ま
で耐えることのできる保護装置を提供することを目的と
している。
２の破壊を防止する手段を設けることにより従来の保護
装置の場合より更に高いスパイク状の過大電圧の入力ま
で耐えることのできる保護装置を提供することを目的と
している。
本発明による絶縁、ゲート型電界効果トランジスタの保
護装置は、例えばソースが被保護用絶縁ゲート型電果効
果のゲートあるいはドレインに電気的に接続され、ドレ
インが入力又は出力端子に抵抗体を介して接続された第
１の保護用絶縁ゲート型電界効果トランジスタと、ソー
スが前記保護用絶縁ゲート型電界効果トランジスタのゲ
ートと接続されゲート及びソースが定電源電圧供給用配
線に接続された第２の保護用絶縁ゲート型電界効果トラ
ンジスタを備えたことを特徴とする。
護装置は、例えばソースが被保護用絶縁ゲート型電果効
果のゲートあるいはドレインに電気的に接続され、ドレ
インが入力又は出力端子に抵抗体を介して接続された第
１の保護用絶縁ゲート型電界効果トランジスタと、ソー
スが前記保護用絶縁ゲート型電界効果トランジスタのゲ
ートと接続されゲート及びソースが定電源電圧供給用配
線に接続された第２の保護用絶縁ゲート型電界効果トラ
ンジスタを備えたことを特徴とする。
以下、本発明の一実施例である第２図を用いて本発明を
入力保護装置に適用した場合の構成及び効果を詳細に説
明する。
入力保護装置に適用した場合の構成及び効果を詳細に説
明する。
第２図において、被保護用Ｉ Ｇｌｉ” １８Ｔ ２０
１のゲートは第１の保護用ＩＧＦ１３Ｔ２０２のソース
に接続され、第１の保護用Ｉ（ｉＦＨＴ２０２のドレイ
ンは抵抗体２１１を介して入力端子２１に接続されてい
る。
１のゲートは第１の保護用ＩＧＦ１３Ｔ２０２のソース
に接続され、第１の保護用Ｉ（ｉＦＨＴ２０２のドレイ
ンは抵抗体２１１を介して入力端子２１に接続されてい
る。
第１の保護用ＩＱＦＥＴ２０２のゲートは第２の保護用
ディプリーション型Ｉ ＧＰＩ）Ｔ ２０３のソースに
接続され、第２の保護用ディプリーション型 ＩＧＦＥ
Ｔ２０３のゲート及びドレインは電源電圧供給用配線２
３と接続点２２で接続されている。
ディプリーション型Ｉ ＧＰＩ）Ｔ ２０３のソースに
接続され、第２の保護用ディプリーション型 ＩＧＦＥ
Ｔ２０３のゲート及びドレインは電源電圧供給用配線２
３と接続点２２で接続されている。
次に第２図に示した実施例の入力保護装置の動作につい
て説明する。入力端子２１に印加される５− 電圧が直流の電圧である場合には、第１の保護用ＩＧＦ
ＢＴ２０２は導通状態にあり、第１図の従来の保護装置
と同一動作をし、保護能力も第２図の保護装置とほぼ等
しい。しかし、実際の自然の状態での静電破壊につなが
るスパイク状のパルス電圧の印加では、本発明実施例の
第２図の保護装置が従来の第１図の保護装置より格段に
保護能力が太きい。即ち、第１図の従来の保護装置では
入力端子１１にスパイク状の高電圧が印加された場合に
保護用ｌＧ１１”ＥＴｌ ０２のドレインには高い電圧
がほぼそのまま印加され、保護用ＩＧＦＥＴ１０２のゲ
ートの電圧は定電源電圧供給用配線１３と同電位となり
、定電源電圧供給用配線１３の電位は、半導体集積回路
が動作している状態で数ボルト程度で非動作状態ではほ
ぼ接地寛仁であるから、保護用ＩＧＦＥＴ１０２のゲー
ト絶縁膜はドレイン近傍で破壊されてしまうのである。
て説明する。入力端子２１に印加される５− 電圧が直流の電圧である場合には、第１の保護用ＩＧＦ
ＢＴ２０２は導通状態にあり、第１図の従来の保護装置
と同一動作をし、保護能力も第２図の保護装置とほぼ等
しい。しかし、実際の自然の状態での静電破壊につなが
るスパイク状のパルス電圧の印加では、本発明実施例の
第２図の保護装置が従来の第１図の保護装置より格段に
保護能力が太きい。即ち、第１図の従来の保護装置では
入力端子１１にスパイク状の高電圧が印加された場合に
保護用ｌＧ１１”ＥＴｌ ０２のドレインには高い電圧
がほぼそのまま印加され、保護用ＩＧＦＥＴ１０２のゲ
ートの電圧は定電源電圧供給用配線１３と同電位となり
、定電源電圧供給用配線１３の電位は、半導体集積回路
が動作している状態で数ボルト程度で非動作状態ではほ
ぼ接地寛仁であるから、保護用ＩＧＦＥＴ１０２のゲー
ト絶縁膜はドレイン近傍で破壊されてしまうのである。
しかしながら、本発明実施例の第２図の保護装置におい
ては、保護用ＩＧＦＥＴ２０２のゲートと定電源電圧供
給用配線２３との間に第２の保護用ディブリーシロン型
ＩＧＦＥＴ６− ２０３が、ソースはＷ、１の保護用ＩＧＦＥＴ２０２の
ゲート側に、第２の保護用ディプリーション型、ＩＧＦ
ＥＴ２０３のゲート及びドレインは電源電圧供給用配線
２３との接続点２２側にして挿入されているので、スパ
イク状の高電圧が入力端子２１に印加された場合には保
護用Ｉ Ｑｌ’ Ｗ Ｔ ２０２のドレイン電位が高く
なると供に保護用Ｉ （ｌ １−ＥＴ ２０２のゲート
電位も高くなるが瞬時には低くならず、保護用ディプリ
ーション型ＩＧＦＩ；Ｔ２Ｏ３によりゲート電位はある
時定数をもって低くなり、保護用１ＧＦＥＴ２０２のド
レインとゲート間の電位差は従来の第１図の保護装置の
場合よりずっと小さくなり保護用ＩＧＩＴ２０２自体の
ゲート絶縁膜を破壊から保護することができる。
ては、保護用ＩＧＦＥＴ２０２のゲートと定電源電圧供
給用配線２３との間に第２の保護用ディブリーシロン型
ＩＧＦＥＴ６− ２０３が、ソースはＷ、１の保護用ＩＧＦＥＴ２０２の
ゲート側に、第２の保護用ディプリーション型、ＩＧＦ
ＥＴ２０３のゲート及びドレインは電源電圧供給用配線
２３との接続点２２側にして挿入されているので、スパ
イク状の高電圧が入力端子２１に印加された場合には保
護用Ｉ Ｑｌ’ Ｗ Ｔ ２０２のドレイン電位が高く
なると供に保護用Ｉ （ｌ １−ＥＴ ２０２のゲート
電位も高くなるが瞬時には低くならず、保護用ディプリ
ーション型ＩＧＦＩ；Ｔ２Ｏ３によりゲート電位はある
時定数をもって低くなり、保護用１ＧＦＥＴ２０２のド
レインとゲート間の電位差は従来の第１図の保護装置の
場合よりずっと小さくなり保護用ＩＧＩＴ２０２自体の
ゲート絶縁膜を破壊から保護することができる。
本発明の保護装置によれば従来の保護装置がゲート酸化
膜厚５００Ａにおいて抵抗体１１１を１にΩとすると１
５０Ｖ程度のスパイク状パルス電圧でゲート酸化膜破壊
が生ずるのに対して３００Ｖ以上のスパイク状パルス電
圧に対しても保護効果があり、従来の保護装置に対し本
発明の保護装置の優位性は明らかである。
膜厚５００Ａにおいて抵抗体１１１を１にΩとすると１
５０Ｖ程度のスパイク状パルス電圧でゲート酸化膜破壊
が生ずるのに対して３００Ｖ以上のスパイク状パルス電
圧に対しても保護効果があり、従来の保護装置に対し本
発明の保護装置の優位性は明らかである。
尚、本発明の保護装置を出力回路に適用した場合にも、
保護効果においては入力回路に適用した第２図の実施例
の場合と同様に従来例に比して２倍以上の耐破壊電圧を
得た。
保護効果においては入力回路に適用した第２図の実施例
の場合と同様に従来例に比して２倍以上の耐破壊電圧を
得た。
以上、本発明についてＮチャンネルのＩＱＦＥＴを例に
とって説明したがＰチャンネルのＩＧＦＥＴでも本発明
の保護装置が有効であることはもちろんである。
とって説明したがＰチャンネルのＩＧＦＥＴでも本発明
の保護装置が有効であることはもちろんである。
第１図は従来例の保護装置の構成を示す回路図第２図は
本発明の実施例の構成を示す回路図である。 なお図において、１１・・・・・・入力端子、１３・・
・・・・定電源電圧供給用配線、１０１・・・・・・被
保護用ＩＧＦＥＴ、１０２・・・・・・保護用ＩＧ、Ｆ
Ｅ’ｌ”、１１１・・・抵抗体、２１・・・・・・入力
端子、２３・・・・・・定電源電圧供給用配線、２０１
・・・・・・被保護用ＩＧＦＥＴ。 ２０２・・・・・・保護用ＩＧＦＥＴ、２０３．・・・
・・保護用ディプリーション型Ｉ Ｕ Ｆ ］弓Ｔ、２
１１・・・・・・抵抗体、である。 ９− 第１図 第２図
本発明の実施例の構成を示す回路図である。 なお図において、１１・・・・・・入力端子、１３・・
・・・・定電源電圧供給用配線、１０１・・・・・・被
保護用ＩＧＦＥＴ、１０２・・・・・・保護用ＩＧ、Ｆ
Ｅ’ｌ”、１１１・・・抵抗体、２１・・・・・・入力
端子、２３・・・・・・定電源電圧供給用配線、２０１
・・・・・・被保護用ＩＧＦＥＴ。 ２０２・・・・・・保護用ＩＧＦＥＴ、２０３．・・・
・・保護用ディプリーション型Ｉ Ｕ Ｆ ］弓Ｔ、２
１１・・・・・・抵抗体、である。 ９− 第１図 第２図
Claims (1)
- 入力端子または出力端子に一端が接続された抵抗体と、
該抵抗体の他端にソースまたはドレインが接続された第
１の絶縁ゲート型電界効果トランジスタとを含む入出力
保護装置において、前記第１の絶縁ゲート型電界効果ト
ランジスタのゲートが第２の絶縁ゲート型電界効果トラ
ンジスタを介して電圧源に接続されていることを特徴と
する入出力保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56162261A JPH061832B2 (ja) | 1981-10-12 | 1981-10-12 | 入出力保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56162261A JPH061832B2 (ja) | 1981-10-12 | 1981-10-12 | 入出力保護装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5863172A true JPS5863172A (ja) | 1983-04-14 |
| JPH061832B2 JPH061832B2 (ja) | 1994-01-05 |
Family
ID=15751074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56162261A Expired - Lifetime JPH061832B2 (ja) | 1981-10-12 | 1981-10-12 | 入出力保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061832B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6154468A (ja) * | 1984-08-25 | 1986-03-18 | Fujitsu Ltd | 半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50109682A (ja) * | 1974-02-04 | 1975-08-28 | ||
| JPS5160468A (ja) * | 1974-11-25 | 1976-05-26 | Hitachi Ltd | |
| JPS5563871A (en) * | 1978-11-06 | 1980-05-14 | Nec Corp | Protector for field-effect transistor with insulated gate |
-
1981
- 1981-10-12 JP JP56162261A patent/JPH061832B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50109682A (ja) * | 1974-02-04 | 1975-08-28 | ||
| JPS5160468A (ja) * | 1974-11-25 | 1976-05-26 | Hitachi Ltd | |
| JPS5563871A (en) * | 1978-11-06 | 1980-05-14 | Nec Corp | Protector for field-effect transistor with insulated gate |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6154468A (ja) * | 1984-08-25 | 1986-03-18 | Fujitsu Ltd | 半導体装置 |
| JPH0349393B2 (ja) * | 1984-08-25 | 1991-07-29 | Fujitsu Ltd |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH061832B2 (ja) | 1994-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0740859B1 (en) | Electrostatic discharge circuit for high speed, high voltage circuitry | |
| US5463520A (en) | Electrostatic discharge protection with hysteresis trigger circuit | |
| US6125021A (en) | Semiconductor ESD protection circuit | |
| JPS6150358A (ja) | 半導体集積回路 | |
| US4609931A (en) | Input protection MOS semiconductor device with zener breakdown mechanism | |
| JPS6237819B2 (ja) | ||
| JP2006261679A (ja) | 低電圧用ｅｓｄ保護回路 | |
| US7791851B1 (en) | Cascode combination of low and high voltage transistors for electrostatic discharge circuit | |
| US6429491B1 (en) | Electrostatic discharge protection for MOSFETs | |
| US20030043517A1 (en) | Electro-static discharge protecting circuit | |
| EP0802604A2 (en) | Protection circuit | |
| US7733618B2 (en) | Electrostatic discharge device | |
| JPS5863172A (ja) | 入出力保護装置 | |
| JPH0548021A (ja) | 半導体保護回路 | |
| JP3025373B2 (ja) | 半導体集積回路 | |
| KR100631955B1 (ko) | 정전기 방전 보호 회로 | |
| US7205581B2 (en) | Thyristor structure and overvoltage protection configuration having the thyristor structure | |
| US6556400B1 (en) | Reverse polarity protection circuit | |
| JPS6127916B2 (ja) | ||
| US6452768B1 (en) | Circuit arrangement for protecting integrated circuits against electrostatic discharges | |
| JP3554353B2 (ja) | 電界効果トランジスタの保護装置 | |
| US6188088B1 (en) | Electrostatic discharge protection for analog switches | |
| US5513064A (en) | Method and device for improving I/O ESD tolerance | |
| JP2005513782A (ja) | Ｅｓｄ保護用極性反転許容電気回路 | |
| JPH0878629A (ja) | 半導体集積回路装置 |