CN107170738B - 一种低电容单向tvs器件及其制造方法 - Google Patents
一种低电容单向tvs器件及其制造方法 Download PDFInfo
- Publication number
- CN107170738B CN107170738B CN201710365080.4A CN201710365080A CN107170738B CN 107170738 B CN107170738 B CN 107170738B CN 201710365080 A CN201710365080 A CN 201710365080A CN 107170738 B CN107170738 B CN 107170738B
- Authority
- CN
- China
- Prior art keywords
- injection
- knot
- type
- condition
- phosphonium ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000002347 injection Methods 0.000 claims abstract description 171
- 239000007924 injection Substances 0.000 claims abstract description 171
- -1 boron ion Chemical class 0.000 claims abstract description 101
- 238000001259 photo etching Methods 0.000 claims abstract description 44
- 229910052796 boron Inorganic materials 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 28
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 230000003647 oxidation Effects 0.000 claims abstract description 15
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 15
- 239000004411 aluminium Substances 0.000 claims abstract description 12
- 230000008020 evaporation Effects 0.000 claims abstract description 11
- 238000001704 evaporation Methods 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 6
- 238000002360 preparation method Methods 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 230000001590 oxidative effect Effects 0.000 claims description 10
- 238000000407 epitaxy Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种低电容单向TVS器件，包括反向并联的两个低电容二极管，其中一个低电容二极管与TVS二极管串联；本发明还提供一种低电容单向TVS器件制造方法，所述方法包括以下步骤：衬底材料准备、氧化、P+型埋层区光刻、硼离子注入及推结、外延生长、外延层氧化、隔离区光刻、磷离子注入及推结、N‑基区光刻、磷离子注入及推结、N基区光刻、磷离子注入及推结、P+注入区光刻、硼离子注入及推结、N+注入区光刻、磷离子注入及推结、引线孔光刻、蒸铝、铝反刻、减薄、背面金属化。本发明通过TVS二极管与低电容二极管的串联，起到了降低器件的电容值作用，保证了电子产品在使用中，不会因为TVS器件的寄生电容过大，影响其正常的工作。
Description
技术领域
本发明属于半导体防护器件领域，尤其涉及一种低电容单向TVS器件及其制造方法。
背景技术
TVS器件是一种高效的电子电路防护器件，TVS器件在电路中与被保护的电路并联，当被保护电路端口出现超过电路正常工作电压时，TVS器件就会开始工作，以极快的响应速度将过电压钳位在一个较低的预定电压范围内，从而保护电路不会损坏。TVS具有响应时间快、瞬态功率大、漏电流低、击穿电压偏差小、箝位电压容易控制、体积小等优点，因此应用领域广泛。
TVS器件从问世到现在，一直应用于各种电子产品，但随着科技的不断发展，一些电子类产品对TVS器件的性能要求也在不断提高，如视频传输类通讯设备以及高速以太网等电子产品，要求TVS器件的电容要很小，以保证这些电子产品在使用中，不会因为TVS器件的寄生电容过大，影响其正常的工作。
发明内容
本发明的目的在于克服现有技术存在的以上问题，提供一种低电容单向TVS器件及其制造方法，目的是实现高速通讯接口单向浪涌防护，且本发明的低电容单向TVS二极管是一个单片集成的器件，非常易于封装。
为实现上述技术目的，达到上述技术效果，本发明通过以下技术方案实现：
一种低电容单向TVS器件，包括反向并联的两个低电容二极管，其中一个低电容二极管与TVS二极管串联；
TVS器件包括N+型半导体衬底和设于N+型半导体衬底上侧的P-型外延层，N+型半导体衬底与P-型外延层之间设有P+型埋层；
所述P-型外延层内两侧设有N+型隔离区，P-型外延层内中央设有N型基区，N型基区左右两侧设有N-型基区；
所述N型基区和N-型基区内部均设有P+型注入区和N+型注入区；
所述N+型半导体衬底和P-型外延层表面均覆有金属层，N+型半导体衬底通过金属层与金属电极T2相连，P-型外延层通过金属层与金属电极T1相连。
进一步地，所述两个低电容二极管与TVS二级管串联集成在一块芯片上，形成单片集成芯片。
进一步地，所述N+型半导体衬底是电阻率为0.005～0.05Ω·cm的N型硅衬底。
进一步地，所述P-型外延层的厚度为6～12μm。
本发明还提供一种低电容单向TVS器件制造方法，所述方法包括以下步骤：衬底材料准备、衬底氧化、P+型埋层区光刻、P+型埋层区硼离子注入及推结、外延生长、外延层氧化、隔离区光刻、隔离区磷离子注入及推结、N-基区光刻、N-基区磷离子注入及推结、N基区光刻、N基区磷离子注入及推结、P+注入区光刻、P+注入区硼离子注入及推结、N+注入区光刻、N+注入区磷离子注入及推结、引线孔光刻、蒸铝、铝反刻、减薄、背面金属化。
进一步地，所述衬底材料准备步骤中选择N型半导体硅片，所选N型半导体硅片电阻率为0.005～0.05Ω·cm，硅片厚度为280～300μm，并进行单面抛光；衬底氧化步骤中的条件是氧化温度为1100±10℃、时间为1h、氧化层的厚度Tox≥0.8μm。
进一步地，所述P+型埋层区硼离子注入及推结的步骤为：首先进行硼离子注入，注入的条件是剂量为4e14～5e15cm-2、能量为120keV；硼离子注入完成后进行推结，推结的条件是温度为1180±10℃、时间为50～80分钟；隔离区磷离子注入及推结的步骤为：首先进行磷离子注入，注入的条件是剂量为5e14～5e15cm-2、能量为130keV；磷离子注入完成后进行推结，推结的条件是温度为1200℃±10℃、时间为1～3h；N-基区磷离子注入及推结的步骤为：首先进行磷离子注入，注入的条件是剂量为2e12～2e13cm-2、能量为140keV；磷离子注入完成后进行推结，推结的条件是温度为1150±10℃、时间为120～150分钟；N基区磷离子注入及推结的步骤为：首先进行磷离子注入，注入的条件是剂量为3e13～3e14cm-2、能量为120keV；磷离子注入完成后进行推结，推结的条件是温度为1100±10℃、时间为150～180分钟；P+注入区硼离子注入及推结的步骤为：首先进行硼离子注入，注入的条件是剂量为4e14～4e15cm-2、能量为60～80keV；硼离子注入完成后进行推结，推结的条件是温度为1050±10℃、时间为30～60分钟；N+注入区磷离子注入及推结的步骤为：首先进行磷离子注入，注入的条件是剂量为1e15～4e15cm-2、能量为40～60keV；磷离子注入完成后进行推结，推结的条件是温度为1020±10℃、时间为30～60分钟。
进一步地，所述外延生长的条件是温度为1100±10℃、时间为1h、外延层厚度6～12μm、电阻率为60～100Ω·cm；外延层氧化的条件是氧化温度为1120±10℃、时间为2h、氧化层的厚度Tox≥1.0μm。
进一步地，所述蒸铝步骤中铝层厚度为3.0～4.0μm。
本发明的有益效果是：
本发明通过TVS二极管与低电容二极管的串联，起到了降低器件的电容值作用，因为是单片集成的芯片，器件也便于封装，保证了电子产品在使用中，不会因为TVS器件的寄生电容过大，影响其正常的工作。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明的低电容单向TVS器件的电路原理图。
图2为本发明的低电容单向TVS器件的结构示意图。
图3为本发明的低电容单向TVS器件的浪涌电流从T2流向T1的示意图。
其中：1为N+型半导体衬底，2为P+型埋层，3为P-型外延层，4为N+型隔离区，5为N型基区，6为N-型基区，7为P+型注入区，8为N+型注入区。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
如图1所示的一种低电容单向TVS器件，包括反向并联的两个低电容二极管，其中一个低电容二极管与TVS二极管串联，两个低电容二极管与TVS二级管串联集成在一块芯片上，形成单片集成芯片。
如图2所示，TVS器件包括N+型半导体衬底1和设于N+型半导体衬底1上侧的P-型外延层3，N+型半导体衬底1与P-型外延层3之间设有P+型埋层2；P-型外延层3内两侧设有N+型隔离区4，P-型外延层3内中央设有N型基区5，N型基区5左右两侧设有N-型基区6；N型基区5和N-型基区6内部均设有P+型注入区7和N+型注入区8；N+型半导体衬底1和P-型外延层3表面均覆有金属层，N+型半导体衬底1通过金属层与金属电极T2相连，P-型外延层3通过金属层与金属电极T1相连，N+型半导体衬底1是电阻率为0.005～0.05Ω·cm的N型硅衬底，P-型外延层3的厚度为6～12μm。
如图3所示，当T1端出现相对于T2端的过电压时，电流通过左侧的由P+型注入区7和N-型基区6组成的正偏pn结经左侧N+型隔离区4泄放到T2；当T2端出现相对于T1端的过电压时，浪涌电流从电极T2经右侧N+型隔离区4通过由P+型注入区7和N-型基区6组成的正偏pn结，再通过由N型基区5与P+型注入区7组成的反偏pn结，最终到达电极T1。
实施例1
一种低电容单向TVS器件制造方法，该制造方法包括以下步骤：
S1：衬底材料准备：准备好N型半导体硅片，所选N型半导体硅片电阻率为0.03Ω·cm，硅片厚度为290μm，并进行单面抛光；
S2：衬底氧化：对硅片进行氧化，氧化温度为1100℃，时间为1h，氧化层的厚度为0.8μm；
S3：P+型埋层区光刻；
S4：P+型埋层区硼离子注入及推结：首先进行硼离子注入，注入的条件是剂量为5e15cm-2、能量为120keV；硼离子注入完成后进行推结，推结的条件是温度为1180℃、时间为60分钟；
S5：外延生长：外延生长的条件是温度为1100℃、时间为1h、外延层厚度10μm、电阻率为80Ω·cm；
S6：外延层氧化：对外延层进行氧化，氧化温度为1120℃，时间为2h，氧化层的厚度为1.0μm；
S7：隔离区光刻；
S8：隔离区磷离子注入及推结：首先进行磷离子注入，注入的条件是剂量为5e15cm-2、能量为130keV；磷离子注入完成后进行推结，推结的条件是温度为1200℃、时间为2h；
S9：N-基区光刻；
S10：N-基区磷离子注入及推结：首先进行磷离子注入，注入的条件是剂量为2e13cm-2、能量为140keV；磷离子注入完成后进行推结，推结的条件是温度为1150℃、时间为130分钟；
S11：N基区光刻；
S12：N基区磷离子注入及推结：首先进行磷离子注入，注入的条件是剂量为3e14cm-2、能量为120keV；磷离子注入完成后进行推结，推结的条件是温度为1100℃、时间为160分钟；
S13：P+注入区光刻；
S14：P+注入区硼离子注入及推结：首先进行硼离子注入，注入的条件是剂量为4e15cm-2、能量为70keV；硼离子注入完成后进行推结，推结的条件是温度为1050℃、时间为50分钟；
S15：N+注入区光刻；
S16：N+注入区磷离子注入及推结：首先进行磷离子注入，注入的条件是剂量为4e15cm-2、能量为50keV；磷离子注入完成后进行推结，推结的条件是温度为1020℃、时间为50分钟；
S17：引线孔光刻：采用引线孔版进行引线孔光刻；
S18：蒸铝：蒸铝的条件是铝层厚度为3.5μm；
S19：铝反刻：采用铝反刻版进行铝反刻；
S20：铝合金；
S21：减薄；
S22：背面金属化。
实施例2：
一种低电容单向TVS器件制造方法，该制造方法包括以下步骤：
S1：衬底材料准备：准备好N型半导体硅片，所选N型半导体硅片电阻率为0.005Ω·cm，硅片厚度为280μm，并进行单面抛光；
S2：衬底氧化：对硅片进行氧化，氧化温度为1090℃，时间为1h，氧化层的厚度1μm；
S3：P+型埋层区光刻；
S4：P+型埋层区硼离子注入及推结：首先进行硼离子注入，注入的条件是剂量为4e14cm-2、能量为120keV；硼离子注入完成后进行推结，推结的条件是温度为1170℃、时间为50分钟；
S5：外延生长：外延生长的条件是温度为1090℃、时间为1h、外延层厚度6μm、电阻率为60Ω·cm；
S6：外延层氧化：对外延层进行氧化，氧化温度为1110℃，时间为2h，氧化层的厚度1.2μm；
S7：隔离区光刻；
S8：隔离区磷离子注入及推结：首先进行磷离子注入，注入的条件是剂量为5e14cm-2、能量为130keV；磷离子注入完成后进行推结，推结的条件是温度为1190℃、时间为1h；
S9：N-基区光刻；
S10：N-基区磷离子注入及推结：首先进行磷离子注入，注入的条件是剂量为2e12cm-2、能量为140keV；磷离子注入完成后进行推结，推结的条件是温度为1140℃、时间为120分钟；
S11：N基区光刻；
S12：N基区磷离子注入及推结：首先进行磷离子注入，注入的条件是剂量为3e13cm-2、能量为120keV；磷离子注入完成后进行推结，推结的条件是温度为1090℃、时间为150分钟；
S13：P+注入区光刻；
S14：P+注入区硼离子注入及推结：首先进行硼离子注入，注入的条件是剂量为4e14cm-2、能量为60keV；硼离子注入完成后进行推结，推结的条件是温度为1040℃、时间为30分钟；
S15：N+注入区光刻；
S16：N+注入区磷离子注入及推结：首先进行磷离子注入，注入的条件是剂量为1e15cm-2、能量为40keV；磷离子注入完成后进行推结，推结的条件是温度为1010℃、时间为30分钟；
S17：引线孔光刻：采用引线孔版进行引线孔光刻；
S18：蒸铝：蒸铝的条件是铝层厚度为3.0μm；
S19：铝反刻：采用铝反刻版进行铝反刻；
S20：铝合金；
S21：减薄；
S22：背面金属化。
实施例3：
一种低电容单向TVS器件制造方法，该制造方法包括以下步骤：
S1：衬底材料准备：准备好N型半导体硅片，所选N型半导体硅片电阻率为0.05Ω·cm，硅片厚度为300μm，并进行单面抛光；
S2：衬底氧化：对硅片进行氧化，氧化温度为1110℃，时间为1h，氧化层的厚度1.2μm；
S3：P+型埋层区光刻；
S4：P+型埋层区硼离子注入及推结：首先进行硼离子注入，注入的条件是剂量为5e15cm-2、能量为120keV；硼离子注入完成后进行推结，推结的条件是温度为1190℃、时间为80分钟；
S5：外延生长：外延生长的条件是温度为1100±10℃、时间为1h、外延层厚度6～12μm、电阻率为60～100Ω·cm；
S6：外延层氧化：对外延层进行氧化，氧化温度为1130℃，时间为2h，氧化层的厚度1.4μm；
S7：隔离区光刻；
S8：隔离区磷离子注入及推结：首先进行磷离子注入，注入的条件是剂量为5e15cm-2、能量为130keV；磷离子注入完成后进行推结，推结的条件是温度为1210℃、时间为3h；
S9：N-基区光刻；
S10：N-基区磷离子注入及推结：首先进行磷离子注入，注入的条件是剂量为2e13cm-2、能量为140keV；磷离子注入完成后进行推结，推结的条件是温度为1160℃、时间为150分钟；
S11：N基区光刻；
S12：N基区磷离子注入及推结：首先进行磷离子注入，注入的条件是剂量为3e14cm-2、能量为120keV；磷离子注入完成后进行推结，推结的条件是温度为1110℃、时间为180分钟；
S13：P+注入区光刻；
S14：P+注入区硼离子注入及推结：首先进行硼离子注入，注入的条件是剂量为4e15cm-2、能量为80keV；硼离子注入完成后进行推结，推结的条件是温度为1060℃、时间为60分钟；
S15：N+注入区光刻；
S16：N+注入区磷离子注入及推结：首先进行磷离子注入，注入的条件是剂量为4e15cm-2、能量为60keV；磷离子注入完成后进行推结，推结的条件是温度为1030℃、时间为60分钟；
S17：引线孔光刻：采用引线孔版进行引线孔光刻；
S18：蒸铝：蒸铝的条件是铝层厚度为4.0μm；
S19：铝反刻：采用铝反刻版进行铝反刻；
S20：铝合金；
S21：减薄；
S22：背面金属化。
本发明通过TVS二极管与低电容二极管的串联，起到了降低器件的电容值作用，因为是单片集成的芯片，器件也便于封装，保证了电子产品在使用中，不会因为TVS器件的寄生电容过大，影响其正常的工作。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。
Claims (9)
1.一种低电容单向TVS器件，其特征在于：包括反向并联的两个低电容二极管，其中一个低电容二极管与TVS二极管串联；
TVS器件包括N+型半导体衬底(1)和设于N+型半导体衬底(1)上侧的P-型外延层(3)，N+型半导体衬底(1)与P-型外延层(3)之间设有P+型埋层(2)；
所述P-型外延层(3)内两侧设有N+型隔离区(4)，P-型外延层(3)内中央设有N型基区(5)，N型基区(5)左右两侧设有N-型基区(6)；
所述N型基区(5)和N-型基区(6)内部均设有P+型注入区(7)和N+型注入区(8)；
所述N+型半导体衬底(1)和P-型外延层(3)表面均覆有金属层，N+型半导体衬底(1)通过金属层与金属电极T2相连，P-型外延层(3)通过通过金属层与金属电极T1相连；
所述低电容二极管包括P+型注入区(7)和N-型基区(6)，所述TVS二极管包括N型基区(5)与P+型注入区(7)。
2.根据权利要求1所述的一种低电容单向TVS器件，其特征在于：所述两个低电容二极管与TVS二级管串联集成在一块芯片上，形成单片集成芯片。
3.根据权利要求1所述的一种低电容单向TVS器件，其特征在于：所述N+型半导体衬底(1)是电阻率为0.005～0.05Ω·cm的N型硅衬底。
4.根据权利要求1所述的一种低电容单向TVS器件，其特征在于：所述P-型外延层(3)的厚度为6～12μm。
5.根据权利要求1所述的一种低电容单向TVS器件制造方法，其特征在于：所述方法包括以下步骤：衬底材料准备、衬底氧化、P+型埋层区光刻、P+型埋层区硼离子注入及推结、外延生长、外延层氧化、隔离区光刻、隔离区磷离子注入及推结、N-基区光刻、N-基区磷离子注入及推结、N基区光刻、N基区磷离子注入及推结、P+注入区光刻、P+注入区硼离子注入及推结、N+注入区光刻、N+注入区磷离子注入及推结、引线孔光刻、蒸铝、铝反刻、减薄、背面金属化。
6.根据权利要求5所述的一种低电容单向TVS器件制造方法，其特征在于：所述衬底材料准备步骤中选择N型半导体硅片，所选N型半导体硅片电阻率为0.005～0.05Ω·cm，硅片厚度为280～300μm，并进行单面抛光；衬底氧化步骤中的条件是氧化温度为1100±10℃、时间为1h、氧化层的厚度Tox≥0.8μm。
7.根据权利要求5所述的一种低电容单向TVS器件制造方法，其特征在于：所述P+型埋层区硼离子注入及推结的步骤为：首先进行硼离子注入，注入的条件是剂量为4e14～5e15cm-2、能量为120keV；硼离子注入完成后进行推结，推结的条件是温度为1180±10℃、时间为50～80分钟；隔离区磷离子注入及推结的步骤为：首先进行磷离子注入，注入的条件是剂量为5e14～5e15cm-2、能量为130keV；磷离子注入完成后进行推结，推结的条件是温度为1200℃±10℃、时间为1～3h；N-基区磷离子注入及推结的步骤为：首先进行磷离子注入，注入的条件是剂量为2e12～2e13cm-2、能量为140keV；磷离子注入完成后进行推结，推结的条件是温度为1150±10℃、时间为120～150分钟；N基区磷离子注入及推结的步骤为：首先进行磷离子注入，注入的条件是剂量为3e13～3e14cm-2、能量为120keV；磷离子注入完成后进行推结，推结的条件是温度为1100±10℃、时间为150～180分钟；P+注入区硼离子注入及推结的步骤为：首先进行硼离子注入，注入的条件是剂量为4e14～4e15cm-2、能量为60～80keV；硼离子注入完成后进行推结，推结的条件是温度为1050±10℃、时间为30～60分钟；N+注入区磷离子注入及推结的步骤为：首先进行磷离子注入，注入的条件是剂量为1e15～4e15cm-2、能量为40～60keV；磷离子注入完成后进行推结，推结的条件是温度为1020±10℃、时间为30～60分钟。
8.根据权利要求5所述的一种低电容单向TVS器件制造方法，其特征在于：所述外延生长的条件是温度为1100±10℃、时间为1h、外延层厚度6～12μm、电阻率为60～100Ω·cm；外延层氧化的条件是氧化温度为1120±10℃、时间为2h、氧化层的厚度Tox≥1.0μm。
9.根据权利要求5所述的一种低电容单向TVS器件制造方法，其特征在于：所述蒸铝步骤中铝层厚度为3.0～4.0μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710365080.4A CN107170738B (zh) | 2017-05-22 | 2017-05-22 | 一种低电容单向tvs器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710365080.4A CN107170738B (zh) | 2017-05-22 | 2017-05-22 | 一种低电容单向tvs器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107170738A CN107170738A (zh) | 2017-09-15 |
| CN107170738B true CN107170738B (zh) | 2019-07-19 |
Family
ID=59815281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710365080.4A Active CN107170738B (zh) | 2017-05-22 | 2017-05-22 | 一种低电容单向tvs器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107170738B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108063138B (zh) * | 2017-12-14 | 2020-12-22 | 嘉兴市龙锋市政建设有限公司 | 瞬态电压抑制器及其制作方法 |
| CN108109998B (zh) * | 2017-12-29 | 2023-06-16 | 杭州士兰集成电路有限公司 | 单向低电容tvs器件及其制造方法 |
| US10903204B2 (en) * | 2018-07-24 | 2021-01-26 | Amazing Microelectronic Corp. | Lateral transient voltage suppressor device |
| CN109148292A (zh) * | 2018-08-16 | 2019-01-04 | 盛世瑶兰（深圳）科技有限公司 | 一种瞬态电压抑制器及其制作方法 |
| CN109192782A (zh) * | 2018-09-04 | 2019-01-11 | 深圳市诚朗科技有限公司 | 一种功率器件及其制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8431999B2 (en) * | 2011-03-25 | 2013-04-30 | Amazing Microelectronic Corp. | Low capacitance transient voltage suppressor |
| CN103474427B (zh) * | 2013-09-16 | 2016-01-06 | 杭州士兰集成电路有限公司 | 集成式单向超低电容tvs器件及其制造方法 |
| CN103474428B (zh) * | 2013-09-16 | 2016-03-02 | 杭州士兰集成电路有限公司 | 集成式双向超低电容tvs器件及其制造方法 |
| KR101592232B1 (ko) * | 2014-02-17 | 2016-02-05 | 주식회사 시지트로닉스 | 저정전용량 tvs 제조방법 및 그 방법으로 제조된 tvs 소자 |
-
2017
- 2017-05-22 CN CN201710365080.4A patent/CN107170738B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107170738A (zh) | 2017-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107170738B (zh) | 一种低电容单向tvs器件及其制造方法 | |
| CN107204361B (zh) | 一种低电容双向tvs器件及其制造方法 | |
| CN103384063A (zh) | 一种浪涌保护电路及其制造方法 | |
| CN104051547A (zh) | 一种高压快速软恢复二极管及其制备方法 | |
| CN103474428B (zh) | 集成式双向超低电容tvs器件及其制造方法 | |
| CN103748689B (zh) | 半导体装置以及半导体装置的制造方法 | |
| CN104576361B (zh) | 功率二极管的制备方法 | |
| CN109301005A (zh) | 太阳能电池的异质发射极结构和太阳能电池 | |
| CN105789331B (zh) | 半导体整流器件及其制作方法 | |
| CN104409454A (zh) | 一种nldmos防静电保护管 | |
| CN103531465B (zh) | 快恢复二极管制备方法 | |
| CN105206680A (zh) | 双向瞬态电压抑制二极管及其制造方法 | |
| CN204348725U (zh) | 一种单通道低电容瞬态电压抑制器件 | |
| CN106158851A (zh) | 一种双向超低电容瞬态电压抑制器及其制作方法 | |
| CN206340551U (zh) | 一种瞬态抑制电压二极管器件 | |
| CN212434624U (zh) | 一种大功率瞬态电压抑制器 | |
| CN108767002A (zh) | 一种用于半导体功率器件的终端 | |
| CN106129125B (zh) | 三端自带防护功能的横向恒流器件及其制造方法 | |
| CN104616986B (zh) | 一种快恢复二极管的制备方法 | |
| CN204011437U (zh) | 双向瞬态电压抑制二极管 | |
| CN203445119U (zh) | 集成式双向超低电容tvs器件 | |
| CN203850305U (zh) | 具有电流采样功能的沟槽型功率mosfet器件 | |
| CN107706229B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN106409828B (zh) | 一种适用小型化封装的半桥整流肖特基器件及制造方法 | |
| CN210296386U (zh) | 整流二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 230000 Hefei 503 high tech park, Anhui Applicant after: Wick Microelectronics Co., Ltd. Address before: 230000 room 521, innovation building, 860 Wangjiang West Road, Hefei high tech Zone, Anhui Applicant before: Anhui core Microelectronics Co., Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |