CN107706229B - 瞬态电压抑制器及其制造方法 - Google Patents
瞬态电压抑制器及其制造方法 Download PDFInfo
- Publication number
- CN107706229B CN107706229B CN201710775434.2A CN201710775434A CN107706229B CN 107706229 B CN107706229 B CN 107706229B CN 201710775434 A CN201710775434 A CN 201710775434A CN 107706229 B CN107706229 B CN 107706229B
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- doping
- type
- isolation
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001052 transient effect Effects 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000002955 isolation Methods 0.000 claims abstract description 91
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 23
- 238000002513 implantation Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 131
- 239000002019 doping agent Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 3
- 150000002500 ions Chemical group 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- PMRMTSSYYVAROU-UHFFFAOYSA-N [Ti].[Ni].[Au] Chemical compound [Ti].[Ni].[Au] PMRMTSSYYVAROU-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- -1 aluminum silicon copper Chemical compound 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- MZFIXCCGFYSQSS-UHFFFAOYSA-N silver titanium Chemical compound [Ti].[Ag] MZFIXCCGFYSQSS-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了瞬态电压抑制器及其制造方法，瞬态电压抑制器包括：第一掺杂类型的半导体衬底；位于半导体衬底表面上的第一掺杂类型的第一外延层；位于外延层中的第二掺杂类型的埋层；位于第一外延层上的第一掺杂类型的第二外延层；分别从第二外延层表面延伸至埋层中和第二外延层中的第二掺杂类型的第一隔离区和第一掺杂类型的第二隔离区，第一隔离区和第二隔离区分别用于在第二外延层中形成多个第一隔离岛和多个第二隔离岛；分别位于各个第一隔离岛和各个第二隔离岛中从外延层表面延伸至第二外延层中的第一掺杂类型的第一掺杂区和第二掺杂类型的第二掺杂区，各个第一掺杂区分别与对应的第二掺杂区之间电性连接以形成多个信号通道。
Description
技术领域
本发明涉及半导体微电子技术领域，更具体地，涉及一种瞬态电压抑制器及其制造方法。
背景技术
瞬态电压抑制器(Transient Voltage Suppressor,TVS)是目前普遍实用的一种高效能电路保护器件，其外形与普通二极管无异，但因其特殊的结构和工艺设计，使其能够吸收高达数千瓦的浪涌功率。TVS器件的工作机理是在反向应用条件下，当承受一个高能量的大脉冲时，其工作阻抗会快速降至极低的导通值，从而允许大电流流过，同时把电压钳制在预定水平，一般的响应时间仅为10-12秒，因此可以有效地保护电子线路中的精密元器件免受各种浪涌脉冲的损坏。
消费类电子的市场飞速发展，以手机和移动终端为代表的电子产品性能不断提升，手机或移动终端等对反应速度、传输速度都有较高要求，小于1pF的超低电容是TVS器件须满足的硬性指标。但是传统单芯片集成工艺制作的低电容TVS器件普遍适用于5V或5V以下工作电压。而适用于5V以上高工作电压，例如7.5V、12V、15V、36V等的TVS器件又不具备低电容的特性。因此需要设计出适用于多种工作电压且结合了低电容设计的多通道TVS器件。
为解决这一问题，本领域技术人员通常将低电容的PIN二极管正向串联齐纳二极管，再与另一只低电容PIN二极管并联。但通过这样的方法得到的TVS器件，需要两组以上的芯片并联封装，且其中一个基岛上要放置2颗芯片，增大了封装缺陷的可能，增加了封装成本。且由于多颗芯片的集成封装要求更大的空间，增加了整体尺寸，对于较小的封装体，多组芯片无法同时封装。
而为了实现多通道TVS器件，现有技术通常将多个传统的单结二极管排列成多通道，这种方法虽然结构简单易实现，但由于电路内部会具有较大的电容，因此这种结构的多通道TVS器件的应用领域受到限制。
发明内容
为了解决上述现有技术存在的问题，本发明提供一种适用于多种工作电压的低电容多通道的瞬态电压抑制器。使用该方法，可以兼容低工作电压和高工作电压的低电容多通道TVS器件的制作。
根据本发明的一方面，提供了一种瞬态电压抑制器，其特征在于，包括：第一掺杂类型的半导体衬底；位于所述半导体衬底第一表面上的第一掺杂类型的第一外延层；位于所述外延层中的第二掺杂类型的埋层，其中，第一掺杂类型和第二掺杂类型不同；位于所述第一外延层上的第一掺杂类型的第二外延层；分别从所述第二外延层表面延伸至所述埋层中和所述第二外延层中的第二掺杂类型的第一隔离区和第一掺杂类型的第二隔离区，所述第一隔离区和所述第二隔离区分别用于在所述第二外延层中形成多个第一隔离岛和多个第二隔离岛；以及分别位于各个所述第一隔离岛和各个所述第二隔离岛中从所述外延层表面延伸至所述第二外延层中的第一掺杂类型的第一掺杂区和第二掺杂类型的第二掺杂区，其中，各个所述第一掺杂区分别与对应的所述第二掺杂区之间电性连接以形成多个信号通道。
优选地，还包括绝缘层，所述绝缘层位于所述第二外延层上。
优选地，还包括第一电极，所述第一电极穿过所述绝缘层将各个所述第一掺杂区和对应的所述第二掺杂区电性连接以作为对应的所述信号通道的信号端。
优选地，还包括位于所述半导体衬底第二表面的第二电极，所述第一表面和所述第二表面彼此相对。
优选地，所述第二隔离区围绕所述第二掺杂区。
优选地，所述第二外延层的掺杂浓度小于所述第一外延层的掺杂浓度。
优选地，所述埋层的掺杂浓度不小于E17cm-3，所述第一隔离区的掺杂浓度不小于E18cm-3，所述第二隔离区的掺杂浓度不小于E18cm-3，所述第一掺杂区的注入剂量不小于E14cm-2，所述第二掺杂区的掺杂浓度不小于E18cm-3。
优选地，所述第二外延层的厚度不小于5μ选。
优选地，所述第一掺杂类型为N型或P型，所述第二掺杂类型为N型或P型中的另一个。
根据本发明的另一方面，还提供了一种瞬态电压抑制器的制造方法，其特征在于，包括：在第一掺杂类型的半导体衬底的第一表面形成第一掺杂类型的第一外延层；在所述第一外延层中形成第二掺杂类型的埋层；在所述第一外延层上形成第一掺杂类型的第二外延层；在所述第二外延层中形成分别从所述第二外延层表面延伸至所述埋层中和所述第二外延层中的第二掺杂类型的第一隔离区和第一掺杂类型的第二隔离区，所述第一隔离区和所述第二隔离区分别用于在所述第二外延层中形成多个第一隔离岛和多个第二隔离岛；在所述第二外延层位于每个所述第一隔离岛的部分中分别形成第一掺杂类型的第一掺杂区，在所述第二外延层位于每个所述第二隔离岛的部分中形成第二掺杂类型的第二掺杂区；以及将各个所述第一掺杂区和对应的所述第二掺杂区电性连接以形成多个信号通道。
优选地，形成所述第一掺杂区和所述第二掺杂区之间的电性连接的步骤包括：在所述第二外延层上形成绝缘层；形成穿过所述绝缘层的第一电极，第一电极将各个所述第一掺杂区分别与对应的所述第二掺杂区电性连接以作为对应的所述信号通道的信号端。
优选地，还包括形成位于所述半导体衬底第二表面的第二电极，所述第一表面和所述第二表面彼此相对。
优选地，所述第二隔离区围绕所述第二掺杂区。
优选地，所述第一掺杂类型为N型或P型，所述第二掺杂类型为N型或P型中的另一个。
采用本发明的技术方案后，可获得以下有益效果：由于采用了相同掺杂类型的半导体衬底和外延层，降低了外延层的加工难度，从而保证了产品参数和性能的稳定。且利用了芯片的立体空间，将占据面积较大的功率器件制作在芯片内部，只将一些对设计规则有更严格要求的器件放在外延层上表面完成制作。芯片面积利用率更高，集成度更高，芯片尺寸得到进一步压缩，具备产业化优势，且降低了封装成本。实现了适用于多种工作电压的、低电容多通道的瞬态电压抑制器。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出本发明第一实施例提供的瞬态电压抑制器的电路示意图。
图2示出图1中n＝2的瞬态电压抑制器的电路示意图。
图3示出图1中n＝2的瞬态电压抑制器的截面示意图。
图3a至3j示出根据本发明第一实施例的瞬态电压抑制器的制造方法各个阶段的截面示意图。
图4示出本发明第二实施例的瞬态电压抑制器的电路示意图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明实施例的细节描述中，详尽描述了一些特定的细节部分，对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程没有详细叙述。
在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。附图中的流程图、框图图示了本发明的实施例的系统、方法、装置的可能的体系框架、功能和操作，附图的方框以及方框顺序只是用来更好的图示实施例的过程和步骤，而不应以此作为对发明本身的限制。
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。
在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
图1示出本发明第一实施例提供的瞬态电压抑制器的电路图。图2示出图1中n＝2的瞬态电压抑制器的电路图。
如图1所示，本发明第一实施例提供的TVS器件100是单向多通道的TVS器件，包括多个第一整流管D11至D1n、多个第二整流管D21至D2n以及齐纳二极管ZD，其中，齐纳二极管ZD的阳极分别与各个第一整流管D11至D1n的阳极相连，齐纳二极管ZD的阴极分别与各个第二整流管D21至D2n的阴极相连以作为接地端GND，每个第一整流管的阴极分别与对应的一个第二整流管的阳极相连以形成一个信号端IO，例如，第一整流管D11的阴极与第二整流管D21的阳极相连并形成第一信号端IO1，第一整流管D1n的阴极与第二整流管D2n的阳极相连并形成第n信号端IOn。其中n为大于等于2的自然数。
在浪涌发生时，如果在第一信号端IO1和接地端GND之间承受负电压，则第一整流管D11导通，齐纳二极管ZD承受反向电压，如果负电压的数值高于齐纳二极管ZD的击穿电压，则产生沿着第一整流管D11正向和齐纳二极管ZD反向流动的电流，从而起到单向ESD防护的作用。如果在第一信号端IO1和接地端GND之间承受正电压，则第二整流管D21导通。
同理，在浪涌发生时，如果在第n信号端IOn和接地端GND之间承受负电压，则第一整流管D1n导通，齐纳二极管ZD承受反向电压，如果负电压的数值高于齐纳二极管ZD的击穿电压，则产生沿着第一整流管D1n正向和齐纳二极管ZD反向流动的电流，从而也起到单向ESD防护的作用。如果在第n信号端IOn与接地端GND之间承受正电压，则第二整流管D2n导通。从而形成多通道的单向TVS器件。
图3示出图2中瞬态电压抑制器的部分结构图。在下文的描述中，将描述半导体材料的掺杂类型具体为P型和N型之一。可以理解，如果反转各个半导体材料的掺杂类型，也可以获得相同功能的半导体器件。下面以n等于2为例对图1中的瞬态电压抑制器的结构进行说明。
如图2所示，TVS器件100包括半导体衬底101、位于半导体衬底101第一表面上的第一外延层102、位于第一外延层102上的第二外延层104、位于第一外延层102中的埋层103、位于第二外延层104中的第一隔离区105、第二隔离区107、第一掺杂区109以及第二掺杂区108。
半导体衬底101例如是重掺杂的N型半导体衬底，为了形成P型或N型半导体层或区域，可以在半导体层或区域中掺入相应类型的掺杂剂。例如，P型掺杂剂包括硼，N型掺杂剂包括磷或砷或锑。
在该实施例中，半导体衬底101为电阻率小于0.02Ω·cm的重掺杂N型衬底，掺杂剂为砷(As)。
第一外延层102为N型外延层，第二外延层104为电阻率不小于5Ω·cm，且厚度不小于5μm的轻掺杂N型外延层。其中，第一外延层102和第二外延层104的电阻率和厚度将决定该TVS器件100的工作电压和电气性能，在实际实施时，本领域技术人员可根据应用的需要自由调整。
埋层103例如是P型埋层，该埋层103位于第一外延层102中，掺杂浓度不小于E17cm-3，掺杂剂例如为硼。该埋层103的掺杂浓度和结深将决定TVS器件的工作电压和电气性能，在实际实施时，本领域技术人员可根据应用的需要自由调整。
第一隔离区105例如是P型隔离区，第一隔离区105从第二外延层104表面穿过第二外延层104延伸至埋层103中，用于限定多个第一隔离岛，其掺杂浓度不小于E18cm-3，掺杂剂例如为硼。
第二隔离区107例如是N型隔离区，第二隔离区107从第二外延层104表面延伸至第二外延层104中，用于限定多个第二隔离岛，在本实施例中，第二隔离区107例如为环形，其掺杂浓度不小于E18cm-3，掺杂剂例如为磷。
第一掺杂区109例如是N型掺杂区。第一掺杂区109在每个第一隔离岛中从第二外延层104表面延伸至第二外延层104中，其注入剂量不小于E14cm-2，掺杂剂例如为磷。
第二掺杂区108例如是P型掺杂区。第二掺杂区108在每个第二隔离岛中从第二外延层104表面延伸至第二外延层104中，其掺杂浓度不小于E18cm-3。
需要说明的是，各N型掺杂区之间掺杂浓度的大小关系如下：第二外延层104<第一外延层102<第二隔离区107≥半导体衬底101。
进一步地，TVS器件还包括绝缘层106、第一电极110和第二电极111。
绝缘层106位于第二外延层104上，第一电极110穿过绝缘层106中的开口将每个第一掺杂区109与对应的第二掺杂区108电性连接以分别形成多个信号端IO。第二电极111位于半导体衬底101的第二表面。绝缘层106例如由氧化硅或氮化硅组成，第一电极110以及第二电极111例如选自金、银、铜、铝、铝硅、铝硅铜、钛银、钛镍金等金属或合金组成。
对应于图2，在图3所示的TVS器件中，第一隔离区105和埋层103共同作为第一整流管D11的阳极，第二外延层104位于各个第一隔离岛中的部分作为第一整流管D11和D12的阴极，第一隔离区105、埋层103以及第二外延层104位于对应的第一隔离岛中的部分构成第一整流管D11和D12的PN结；埋层103作为齐纳二极管ZD的阳极，第一外延层102作为齐纳二极管ZD的阴极，埋层103和第一外延层102构成齐纳二极管ZD的PN结；第二掺杂区108作为第二整流管D21的阳极，第一外延层102作为第二整流管D21的阴极，第二掺杂区108和第二外延层104位于各第二隔离岛中的部分分别构成第二整流管D21的PN结和第二整流管D22的PN结。第二隔离区107作为第二整流管D21和D22的电压终止环，第一电极110作为TVS器件100的信号端IO，第二电极111作为TVS器件的接地端GND。
图3a至3j示出根据本发明第一实施例的瞬态电压抑制器的制造方法各个阶段的截面图。
如图3a所示，在N型的半导体衬底101的第一表面形成N型的第一外延层102。
为了形成P型或N型半导体层或区域，可以在半导体层和区域中掺入相应类型的掺杂剂，例如，P型掺杂剂包括硼，N型掺杂剂包括磷或砷或锑。在该实施例中，半导体衬底101为电阻率小于0.02Ω·cm的重掺杂N型衬底，掺杂剂为砷(As)。
第一外延层102可以采用已知的沉淀工艺形成。例如，沉淀工艺可以是选自电子束蒸发、化学气相沉积、原子层沉积、溅射中的一种。
如图3b所示，在第一外延层102中形成P型埋层103。
该埋层103位于第一外延层102中，掺杂浓度不小于E17cm-3，掺杂剂例如为硼。该埋层103的掺杂浓度和结深将决定TVS器件的工作电压和电气性能，在实际实施时，本领域技术人员可根据应用的需要自由调整。
如图3c所示，在第一外延层102上形成N型的第二外延层104。
第二外延层104的电阻率不小于5Ω·cm，且厚度不小于5μm。第二外延层104的电阻率和厚度将决定该TVS器件的工作电压和电气性能，在实际实施时，本领域技术人员可根据应用的需要自由调整。
第二外延层104可以采用已知的沉淀工艺形成。例如，沉淀工艺可以是选自电子束蒸发、化学气相沉积、原子层沉积、溅射中的一种。
如图3d所示，在第二外延层104中形成P型的第一隔离区105，并在第二外延层104上形成绝缘层106。
第一隔离区105的掺杂浓度不小于E18cm-3，掺杂剂例如为硼。在初始形成第一隔离区105时，第一隔离区105从第二外延层104表面延伸至第二外延层104中，由于后续制程中的高温，第一隔离区105将进一步地向半导体衬底101方向延伸，最后延伸至埋层103中，用于限定多个第一隔离岛，图3d中直接示出了在完成全部制程时，第一隔离区105的状态。
绝缘层106例如由氧化硅或氮化硅组成，可以采用溅射或热氧化形成。例如，绝缘层106是热氧化形成的氧化硅层，在后续的掺杂步骤中，绝缘层106作为保护层，并且将作为最终器件的层间绝缘层。
如图3e所示，在第二外延层104中形成N型的第二隔离区107。
第二隔离区107从第二外延层104表面延伸至第二外延层104中，用于限定多个第二隔离岛，在该实施例中，第二隔离区107例如为环形，其掺杂浓度不小于E18cm-3，掺杂剂例如为磷。
如图3f所示，在第二外延层104中形成多个P型的第二掺杂区108。
第二掺杂区108位于各个第二隔离岛中，从第二外延层104表面延伸至第二外延层104中，其掺杂浓度不小于E18cm-3。
如图3g所示，在第二外延层104中形成多个N型的第一掺杂区109。
第一掺杂区109位于各个第一隔离岛中，从第二外延层104表面延伸至第二外延层104中，其注入剂量不小于E14cm-2，掺杂剂例如为磷。
如图3h所示，在绝缘层106上形成开口，使得每个第一掺杂区109和每个第二掺杂区108经由对应开口裸露在外。
如图3i所示，形成穿过绝缘层106的多个第一电极110，第一电极110分别将各个第一掺杂区109与对应的第二掺杂区108电连接以作为该TVS器件的信号端IO(当n＝2时，信号端IO包括第一信号端IO1和第二信号端IO2)。
如图3j所示，在半导体衬底101的第二表面形成第二电极111，作为该TVS器件的接地端GND，第一表面和第二表面彼此相对。第一电极110以及第二电极111例如选自金、银、铜、铝、铝硅、铝硅铜、钛银、钛镍金等金属或合金组成。
图4示出本发明第二实施例的瞬态电压抑制器的电路示意图。
本发明第二实施例的瞬态电压抑制器200与上述第一实施例的瞬态电压抑制器基本相同，不同之处在于：以n＝2为例，如图4所示，本发明第二实施例的瞬态电压抑制器200可以作为双向瞬态电压抑制器应用于高压环境中，即在一些情况下，所述瞬态电压抑制器的两个信号端IO可以分别作为无极性双向器件的两个电极引出端来使用。例如以第一信号端IO1作为第一供电端，第二信号端IO2作为第二供电端。当第一信号端IO1发生浪涌冲击时，电流将依次流经整流管D21、齐纳二极管管ZD和整流管D12，并经第二信号端IO2泄放；而当第二信号端IO2发生浪涌冲击时，电流将依次流经整流管D22、齐纳二极管ZD和第一整流管D11，并经第一信号端IO1泄放，从而实现了能够应用于高压环境的双向瞬态电压抑制器。
需要说明的是，上述各实施例主要描述了n＝2(即包含两个数据通道)的瞬态电压抑制器，然而正如图1所示，本发明实施例的瞬态电压抑制器可以包含多于2个的信号通道，其结构可以由上述两通道瞬态电压抑制器的结构类推得到，在此不再赘述。
可以看出，根据本发明的器件，可以以简单步骤制备出适用于多种工作电压下的多通道的单向低电容瞬态电压抑制器。通过选用相同掺杂类型的半导体衬底和外延层，降低了外延层的制作难度，从而保证了器件参数和性能的稳定。且不同于常规单芯片多在外延层的上表面完成核心器件的设计和制作的集成方案，根据本发明的器件很大程度上利用了芯片的立体空间，将占据面积较大的功率器件制作在芯片内部，只将一些对设计规则有更严格要求的器件放在外延层上表面完成制作，芯片面积利用率更高，集成度更高，芯片尺寸得到进一步压缩，降低了封装成本，具备产业化优势。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (13)
1.一种瞬态电压抑制器，其特征在于，包括：
第一掺杂类型的半导体衬底；
位于所述半导体衬底第一表面上的第一掺杂类型的第一外延层；
位于所述外延层中的第二掺杂类型的埋层，其中，第一掺杂类型和第二掺杂类型不同；
位于所述第一外延层上的第一掺杂类型的第二外延层，所述第二外延层的掺杂浓度小于所述第一外延层的掺杂浓度；
分别从所述第二外延层表面延伸至所述埋层中和所述第二外延层中的第二掺杂类型的第一隔离区和第一掺杂类型的第二隔离区，所述第二隔离区的深度小于所述第二外延层的厚度，所述第二隔离区的掺杂浓度大于所述第二外延层的掺杂浓度，所述第一隔离区和所述第二隔离区分别用于在所述第二外延层中形成多个第一隔离岛和多个第二隔离岛；以及
分别位于各个所述第一隔离岛和各个所述第二隔离岛中从所述外延层表面延伸至所述第二外延层中的第一掺杂类型的第一掺杂区和第二掺杂类型的第二掺杂区，所述第一掺杂区与所述第一隔离区间隔设置，所述第二掺杂区与所述第二隔离区间隔设置，
其中，各个所述第一掺杂区分别与对应的所述第二掺杂区之间电性连接以形成多个信号通道。
2.根据权利要求1所述的瞬态电压抑制器，其特征在于，还包括绝缘层，所述绝缘层位于所述第二外延层上。
3.根据权利要求2所述的瞬态电压抑制器，其特征在于，还包括第一电极，所述第一电极穿过所述绝缘层将各个所述第一掺杂区和对应的所述第二掺杂区电性连接以作为对应的所述信号通道的信号端。
4.根据权利要求1所述的瞬态电压抑制器，其特征在于，还包括位于所述半导体衬底第二表面的第二电极，所述第一表面和所述第二表面彼此相对。
5.根据权利要求1所述的瞬态电压抑制器，其特征在于，所述第二隔离区围绕所述第二掺杂区。
6.根据权利要求1所述的瞬态电压抑制器，其特征在于，所述埋层的掺杂浓度不小于E17cm-3，所述第一隔离区的掺杂浓度不小于E18cm-3，所述第二隔离区的掺杂浓度不小于E18cm-3，所述第一掺杂区的注入剂量不小于E14cm-2，所述第二掺杂区的掺杂浓度不小于E18cm-3。
7.根据权利要求1所述的瞬态电压抑制器，其特征在于，所述第二外延层的厚度不小于5μm。
8.根据权利要求1所述的瞬态电压抑制器，其特征在于，所述第一掺杂类型为N型或P型，所述第二掺杂类型为N型或P型中的另一个。
9.一种瞬态电压抑制器的制造方法，其特征在于，包括：
在第一掺杂类型的半导体衬底的第一表面形成第一掺杂类型的第一外延层；
在所述第一外延层中形成第二掺杂类型的埋层；
在所述第一外延层上形成第一掺杂类型的第二外延层，所述第二外延层的掺杂浓度小于所述第一外延层的掺杂浓度；
在所述第二外延层中形成分别从所述第二外延层表面延伸至所述埋层中和所述第二外延层中的第二掺杂类型的第一隔离区和第一掺杂类型的第二隔离区，所述第二隔离区的深度小于所述第二外延层的厚度，所述第二隔离区的掺杂浓度大于所述第二外延层的掺杂浓度，所述第一隔离区和所述第二隔离区分别用于在所述第二外延层中形成多个第一隔离岛和多个第二隔离岛；
在所述第二外延层位于每个所述第一隔离岛的部分中分别形成第一掺杂类型的第一掺杂区，在所述第二外延层位于每个所述第二隔离岛的部分中形成第二掺杂类型的第二掺杂区，所述第一掺杂区与所述第一隔离区间隔设置，所述第二掺杂区与所述第二隔离区间隔设置；以及
将各个所述第一掺杂区和对应的所述第二掺杂区电性连接以形成多个信号通道。
10.根据权利要求9所述的瞬态电压抑制器的制造方法，其特征在于，形成所述第一掺杂区和所述第二掺杂区之间的电性连接的步骤包括：
在所述第二外延层上形成绝缘层；
形成穿过所述绝缘层的第一电极，第一电极将各个所述第一掺杂区分别与对应的所述第二掺杂区电性连接以作为对应的所述信号通道的信号端。
11.根据权利要求9所述的瞬态电压抑制器的制造方法，其特征在于，还包括形成位于所述半导体衬底第二表面的第二电极，所述第一表面和所述第二表面彼此相对。
12.根据权利要求9所述的瞬态电压抑制器的制造方法，其特征在于，所述第二隔离区围绕所述第二掺杂区。
13.根据权利要求9所述的瞬态电压抑制器的制造方法，其特征在于，所述第一掺杂类型为N型或P型，所述第二掺杂类型为N型或P型中的另一个。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710775434.2A CN107706229B (zh) | 2017-08-31 | 2017-08-31 | 瞬态电压抑制器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710775434.2A CN107706229B (zh) | 2017-08-31 | 2017-08-31 | 瞬态电压抑制器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107706229A CN107706229A (zh) | 2018-02-16 |
| CN107706229B true CN107706229B (zh) | 2024-04-09 |
Family
ID=61171468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710775434.2A Active CN107706229B (zh) | 2017-08-31 | 2017-08-31 | 瞬态电压抑制器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107706229B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109920778B (zh) * | 2019-03-27 | 2024-02-06 | 北京燕东微电子科技有限公司 | 半导体结构及其测试方法 |
| CN117116936B (zh) * | 2023-09-25 | 2024-04-26 | 深圳长晶微电子有限公司 | 单向浪涌防护装置及其制作方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101409287A (zh) * | 2007-09-21 | 2009-04-15 | 半导体元件工业有限责任公司 | 多沟道esd器件及其方法 |
| CN102306649A (zh) * | 2011-08-24 | 2012-01-04 | 浙江大学 | 一种双向双通道的瞬态电压抑制器 |
| CN102593155A (zh) * | 2012-03-01 | 2012-07-18 | 浙江大学 | 一种基于多孔道均流的瞬态电压抑制器 |
| JP2012182381A (ja) * | 2011-03-02 | 2012-09-20 | Panasonic Corp | 半導体装置 |
| CN103456798A (zh) * | 2012-06-05 | 2013-12-18 | 上海华虹Nec电子有限公司 | Tvs器件及制造方法 |
| CN104465723A (zh) * | 2014-12-30 | 2015-03-25 | 北京燕东微电子有限公司 | 一种低电容瞬态电压抑制器件及其制作方法 |
| CN104600069A (zh) * | 2013-10-31 | 2015-05-06 | 开益禧株式会社 | 瞬态电压抑制器及其制造方法 |
| CN105261616A (zh) * | 2015-09-22 | 2016-01-20 | 矽力杰半导体技术(杭州)有限公司 | 瞬态电压抑制器及其制造方法 |
| CN207165576U (zh) * | 2017-08-31 | 2018-03-30 | 北京燕东微电子有限公司 | 瞬态电压抑制器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9224703B2 (en) * | 2013-09-24 | 2015-12-29 | Semiconductor Components Industries, Llc | Electronic device including a diode and a process of forming the same |
-
2017
- 2017-08-31 CN CN201710775434.2A patent/CN107706229B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101409287A (zh) * | 2007-09-21 | 2009-04-15 | 半导体元件工业有限责任公司 | 多沟道esd器件及其方法 |
| JP2012182381A (ja) * | 2011-03-02 | 2012-09-20 | Panasonic Corp | 半導体装置 |
| CN102306649A (zh) * | 2011-08-24 | 2012-01-04 | 浙江大学 | 一种双向双通道的瞬态电压抑制器 |
| CN102593155A (zh) * | 2012-03-01 | 2012-07-18 | 浙江大学 | 一种基于多孔道均流的瞬态电压抑制器 |
| CN103456798A (zh) * | 2012-06-05 | 2013-12-18 | 上海华虹Nec电子有限公司 | Tvs器件及制造方法 |
| CN104600069A (zh) * | 2013-10-31 | 2015-05-06 | 开益禧株式会社 | 瞬态电压抑制器及其制造方法 |
| CN104465723A (zh) * | 2014-12-30 | 2015-03-25 | 北京燕东微电子有限公司 | 一种低电容瞬态电压抑制器件及其制作方法 |
| CN105261616A (zh) * | 2015-09-22 | 2016-01-20 | 矽力杰半导体技术(杭州)有限公司 | 瞬态电压抑制器及其制造方法 |
| CN207165576U (zh) * | 2017-08-31 | 2018-03-30 | 北京燕东微电子有限公司 | 瞬态电压抑制器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107706229A (zh) | 2018-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9837516B2 (en) | Bi-directional punch-through semiconductor device and manufacturing method thereof | |
| CN105932023B (zh) | 瞬态电压抑制器 | |
| CN105186478B (zh) | 瞬态电压抑制器 | |
| CN105261616A (zh) | 瞬态电压抑制器及其制造方法 | |
| CN104995740B (zh) | 半导体二极管组合件 | |
| CN107706229B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN105185782B (zh) | 容性二极管组件及其制造方法 | |
| CN108198810B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN106158851B (zh) | 一种双向超低电容瞬态电压抑制器及其制作方法 | |
| CN106169508B (zh) | 一种双向超低电容瞬态电压抑制器及其制作方法 | |
| CN107293533B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN207165576U (zh) | 瞬态电压抑制器 | |
| CN107301996B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN204886173U (zh) | 瞬态电压抑制器 | |
| CN107527907B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN105932010B (zh) | 瞬态电压抑制器 | |
| CN108198811B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN205680681U (zh) | 多通道瞬态电压抑制器 | |
| CN108198812B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN105185783B (zh) | 容性二极管组件及其制造方法 | |
| CN207834305U (zh) | 瞬态电压抑制器 | |
| CN203659852U (zh) | 二极管 | |
| CN207834298U (zh) | 瞬态电压抑制器 | |
| CN207068851U (zh) | 瞬态电压抑制器 | |
| CN207068844U (zh) | 瞬态电压抑制器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |