CN108198810B - 瞬态电压抑制器及其制造方法 - Google Patents
瞬态电压抑制器及其制造方法 Download PDFInfo
- Publication number
- CN108198810B CN108198810B CN201711423175.3A CN201711423175A CN108198810B CN 108198810 B CN108198810 B CN 108198810B CN 201711423175 A CN201711423175 A CN 201711423175A CN 108198810 B CN108198810 B CN 108198810B
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- region
- isolation
- semiconductor substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001052 transient effect Effects 0.000 title claims abstract description 123
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 96
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 230000001629 suppression Effects 0.000 claims abstract description 37
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 18
- 238000002955 isolation Methods 0.000 claims description 136
- 238000000034 method Methods 0.000 claims description 23
- 238000002513 implantation Methods 0.000 claims description 4
- 239000007943 implant Substances 0.000 claims 1
- 239000002019 doping agent Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 230000002441 reversible effect Effects 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- PMRMTSSYYVAROU-UHFFFAOYSA-N [Ti].[Ni].[Au] Chemical compound [Ti].[Ni].[Au] PMRMTSSYYVAROU-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- -1 aluminum silicon copper Chemical compound 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- MZFIXCCGFYSQSS-UHFFFAOYSA-N silver titanium Chemical compound [Ti].[Ag] MZFIXCCGFYSQSS-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了瞬态电压抑制器及其制造方法，瞬态电压抑制器包括：第一掺杂类型的半导体衬底；第一掺杂类型的第一外延层；第一掺杂类型的第二外延层，设置于半导体衬底的第一表面之上以覆盖第一外延层；多个第一掺杂区，形成于半导体衬底内；多个第二掺杂区，各个第二掺杂区形成于第二外延层内或穿过第二外延层与对应的第一掺杂区相连，多个第一掺杂区、多个第二掺杂区、半导体衬底以及第二外延层用于形成双向抑制电路，双向抑制电路包括第一整流二极管、第二整流二极管、第一瞬态抑制二极管和第二瞬态抑制二极管。本发明提供的瞬态电压抑制器具有双向瞬态电压抑制功能，电容低、体积小、制成简单，且能够从正反两面分别引出电极。
Description
技术领域
本发明涉及半导体微电子技术领域，更具体地，涉及一种瞬态电压抑制器及其制造方法。
背景技术
瞬态电压抑制器(Transient Voltage Suppressor,TVS)是目前普遍实用的一种高效能电路保护器件，其外形与普通二极管无异，但其特殊的结构和工艺设计使其能够吸收高达数千瓦的浪涌功率。瞬态电压抑制器的工作机理是：在反向应用条件下，当瞬态电压抑制器承受一个高能量的大脉冲时，其工作阻抗会快速降至极低的导通值，从而允许大电流流过，同时把电压钳制在预定水平，一般的响应时间仅为10-12秒，因此可以有效地保护电子线路中的精密元器件免受各种浪涌脉冲的损坏。
相对于仅能在单一方向上对电路进行保护的单向的瞬态电压抑制器，双向瞬态电压抑制器在正、反两个方向上满足符合基本对称的常规电性I-V曲线的特征，从而在实际应用中，能同时保护电路的两个方向，所以应用范围更广。
消费类电子的市场飞速发展，以手机和移动终端为代表的电子产品性能不断提升，手机或移动终端等对反应速度、传输速度都有较高要求，小于1pF的超低电容是瞬态电压抑制器须满足的硬性指标。
现有技术中的双向瞬态电压抑制器一般由纵向的NPN或PNP结构构成。图1a示出现有技术中具有纵向PNP结构的双向瞬态电压抑制器的结构示意图，图1b示出现有技术中具有纵向NPN结构的双向瞬态电压抑制器的结构示意图。如图1a和图1b所示的瞬态电压抑制器虽然能够实现较大的功率和较好的电压对称性，且成本低廉、工艺简单，但这种结构的双向瞬态电压抑制器的电容较大，不能满足目前市场对瞬态电压抑制器的需求。
图2a示出现有技术的利用两组单向低电容芯片串联封装的双向瞬态电压抑制器的原理示意图。为实现双向瞬态电压抑制器，可以将两组分离的、性能完全一样的单向低电容瞬态电压抑制器按照图2a所示的方式串联以实现电容较小的双向瞬态电压抑制器。然而这种双向瞬态电压抑制器须有将两组单向瞬态电压抑制器串联封装，成本较高，并且对于较小的封装体，两组单向瞬态电压抑制器无法同时封装，增加了工艺制程方面的难度。
图2b示出现有技术的一种两通道的单向低电容瞬态电压抑制器的原理示意图。如图2b所示，由于两通道的单向低电容瞬态电压抑制器的两个通道端完全对称，因此可以直接将两通道的单向低电容瞬态电压抑制器的两个通道端引出以实现双向低电容的瞬态电压抑制。然而，在这种应用下，由于两通道的单向低电容瞬态电压抑制器的两个通道端必须同时从正面引出，因此芯片面积会增大，不适合较小的封装体；同时，由于在封装过程中，两通道的单向瞬态电压抑制器的两个通道端必须各打一根金属线以引出两个通道端，这也会增加制造成本。
图2c示出现有技术的一种利用多颗独立的整流二极管和普通瞬态抑制二极管封装集成的双向瞬态电压抑制器的原理示意图。如图2c所示，由于该双向瞬态电压抑制器中需要在基岛上放置两颗芯片，因此容易导致封装缺陷发生的概率增大，从而使芯片贴片的成本较高；在封装过程中，两个通道端需要各打一根金属线，也使得成本增加；同时，由于多颗芯片的集成封装需要较大的空间，因此整个双向瞬态电压抑制器的尺寸较大，不适合较小的封装体。
因此，需要一种新的、结合了低电容设计的且能够从正反两面分别引出电极的双向瞬态电压抑制器。
发明内容
为了解决上述现有技术存在的问题，本发明提供一种瞬态电压抑制器及其制造方法，以满足低成本、低电容、双向瞬态电压抑制、小体积封装以及具有能够从正反两面分别引出电极的结构等市场要求。
根据本发明的一方面，提供了一种瞬态电压抑制器，其特征在于，包括：第一电极和第二电极；第一掺杂类型的半导体衬底，所述半导体衬底与所述第二电极相连；第一掺杂类型的第一外延层，所述第一外延层设置于所述半导体衬底的第一表面以作为牺牲层；第一掺杂类型的第二外延层，设置于所述半导体衬底的第一表面之上以覆盖所述第一外延层；多个第一掺杂区，各个所述第一掺杂区形成于所述半导体衬底内；多个第二掺杂区，各个所述第二掺杂区形成于所述第二外延层内或穿过所述第二外延层与对应的所述第一掺杂区相连，所述多个第一掺杂区、所述多个第二掺杂区、所述半导体衬底以及所述第二外延层用于形成双向抑制电路，所述双向抑制电路包括第一整流二极管、第二整流二极管、第一瞬态抑制二极管和第二瞬态抑制二极管，其中，所述第一整流二极管的阳极与所述第二整流二极管的阴极相连以作为所述第一电极，所述第一瞬态抑制二极管的阳极、所述第二瞬态抑制二极管的阳极以及所述第二整流二极管的阳极相连，所述半导体衬底作为所述第二瞬态抑制二极管的阴极，所述第一整流二极管的阴极与所述第一瞬态抑制二极管的阴极相连。
优选地，所述第二电极位于所述半导体衬底的第二表面，所述半导体衬底的所述第一表面和所述第二表面彼此相对。
优选地，所述多个第一掺杂区包括：第二掺杂类型的第一埋层，所述第一埋层从所述第一外延层向所述半导体衬底内延伸，所述第一埋层的上表面包括第一区域和第二区域；以及第一掺杂类型的第二埋层，所述第二埋层从所述第一埋层的上表面的所述第二区域延伸至所述第一埋层内部。
优选地，所述多个第二掺杂区包括：第二掺杂类型的第一隔离区，所述第一隔离区从所述第二外延层表面延伸至所述第二外延层中以与所述第一埋层相连，所述第一隔离区和所述第一埋层在所述第二外延层中限定出第一隔离岛和第二隔离岛；第一掺杂类型的第二隔离区，所述第二隔离区从所述第二外延层表面向所述第二隔离岛内延伸并与所述第二埋层相连，所述第二隔离区和所述第二埋层在所述第二隔离岛内进一步限定出第三隔离岛；第二掺杂类型的第一阱区，所述第一阱区从所述第二外延层表面延伸至所述第三隔离岛内；第一掺杂类型的第二阱区，所述第二阱区包括由所述第二外延层表面延伸至所述第一隔离岛内的第一部分，所述第一电极、所述第二阱区的第一部分与所述第一阱区电相连。
优选地，所述第一隔离区至少包括第一部分、第二部分以及第三部分，所述第一隔离区的第一部分、第二部分以及所述第一埋层在所述第二外延层中限定出所述第一隔离岛，所述第一隔离岛位于所述第一埋层的上表面的所述第一区域上方，所述第一隔离区的第二部分、第三部分以及所述第一埋层在所述第二外延层中限定出所述第二隔离岛。
优选地，所述第二阱区还包括第二部分，所述第二阱区的第二部分形成于所述第二隔离区的上表面。
优选地，所述第一隔离区面向所述第二隔离岛的内侧面与所述第二隔离区至少部分接触。
优选地，还包括绝缘层，所述绝缘层覆盖所述第二外延层表面并在与所述第二阱区的第一部分和所述第一阱区对应的位置设有接触孔，所述第一电极通过所述接触孔将所述第二阱区的第一部分和所述第一阱区电相连。
优选地，所述第二外延层的掺杂浓度小于所述第一外延层的掺杂浓度。
优选地，所述半导体衬底的电阻率小于0.02Ω·cm，所述第一外延层的电阻率不小于0.1Ω·cm。
优选地，所述第一外延层的厚度不小于3μm，所述第二外延层的厚度不小于5μm。
优选地，所述第一埋层的注入剂量不小于E14cm-2数量级，所述第二埋层的掺杂浓度不小于E19cm-3数量级，所述第一隔离区的掺杂浓度不小于E18cm-3数量级，所述第二隔离区的掺杂浓度不小于E18cm-3数量级，所述第一阱区的掺杂浓度不小于E19cm-3数量级，所述第二阱区的注入剂量不小于E14cm-2数量级。
优选地，所述第一掺杂类型为N型或P型，所述第二掺杂类型为N型或P型中的另一个。
根据本发明的另一方面，还提供了一种瞬态电压抑制器的制造方法，其特征在于，包括：在第一掺杂类型的半导体衬底的第一表面形成第一掺杂类型的第一外延层，所述第一外延层作为牺牲层；经所述第一外延层在所述半导体衬底中形成第二掺杂类型的第一埋层，所述第一埋层的上表面包括第一区域和第二区域；形成第二埋层，所述第二埋层从所述第一埋层的上表面的所述第二区域延伸至所述第一埋层内部；在所述半导体衬底的第一表面设置第一掺杂类型的第二外延层以覆盖所述第一外延层、所述第一埋层和所述第二埋层；在所述第二外延层中形成第二掺杂类型的第一隔离区，所述第一隔离区和所述第一埋层在所述第二外延层中限定出第一隔离岛和第二隔离岛；在所述第二隔离岛内形成第一掺杂类型的第二隔离区，所述第二隔离区从所述第二外延层表面向所述第二隔离岛内延伸并与所述第二埋层相连，所述第二隔离区和所述第二埋层在所述第二隔离岛内进一步限定出所述第三隔离岛；形成第二掺杂类型的第一阱区，所述第一阱区从所述第二外延层表面延伸至所述第三隔离岛内；第一掺杂类型的第二阱区，所述第二阱区包括由所述第二外延层表面延伸至所述第一隔离岛内的第一部分；将所述第二阱区的第一部分和所述第一阱区电相连并引出，以作为所述瞬态电压抑制器的第一电极；引出所述半导体衬底以形成所述瞬态电压抑制器的第二电极。
优选地，所述第一隔离区从所述第二外延层表面延伸至所述第二外延层中以与所述第一埋层相连，所述第一隔离区至少包括第一部分、第二部分以及第三部分，所述第一隔离区的第一部分、第二部分以及所述第一埋层在所述第二外延层中限定出所述第一隔离岛，所述第一隔离岛位于所述第一埋层的上表面的所述第一区域上方，所述第一隔离区的第二部分、第三部分以及所述第一埋层在所述第二外延层中限定出所述第二隔离岛。
优选地，所述第二阱区还包括第二部分，所述第二阱区的第二部分形成于所述第二隔离区的上表面。
优选地，所述第二外延层的掺杂浓度小于所述半导体衬底的掺杂浓度。
优选地，所述第一隔离区面向所述第二隔离岛的内侧面与所述第二隔离区至少部分接触。
优选地，将所述第二阱区的第一部分和所述第一阱区电相连并引出，以作为所述瞬态电压抑制器的第一电极的步骤包括：在所述第二外延层的表面形成绝缘层；在所述绝缘层中，在与所述第二阱区的第一部分和所述第一阱区对应的位置设置接触孔；所述第一电极通过所述接触孔将所述第二阱区的第一部分和所述第一阱区电相连。
优选地，引出所述半导体衬底以作为所述瞬态电压抑制器的第二电极的步骤包括：形成位于所述半导体衬底的第二表面的所述第二电极，所述第一表面和所述第二表面彼此相对。
优选地，形成位于所述半导体衬底的第二表面的所述第二电极的步骤之前，还包括：从所述半导体衬底的第二表面减薄所述半导体衬底。
优选地，所述第一掺杂类型为N型或P型，所述第二掺杂类型为N型或P型中的另一个。
采用本发明的技术方案后，可获得以下有益效果：1、能够实现低电容的性能和双向瞬态电压保护的功能；2、能够从正反两面分别引出第一电极和第二电极；3、通过选用相同掺杂类型的半导体衬底、第一外延层以及第二外延层，降低了外延层的制作难度，从而保证了器件参数和性能的稳定；4、不同于常规单芯片多在外延层的上表面完成核心器件的设计和制作的集成方案，根据本发明提供的瞬态电压抑制器很大程度上利用了芯片的立体空间，将占据面积较大的功率器件制作在芯片内部，只将一些对设计规则有更严格要求的器件放在外延层上表面完成制作，因此芯片面积利用率更高，集成度更高，芯片尺寸得到进一步压缩，降低了成本，具备产业化优势。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1a示出现有技术中具有纵向PNP结构的双向瞬态电压抑制器的结构示意图。
图1b示出现有技术中具有纵向NPN结构的双向瞬态电压抑制器的结构示意图。
图2a示出现有技术的利用两组单向低电容芯片串联封装的双向瞬态电压抑制器的原理示意图。
图2b示出现有技术的一种两通道的单向低电容瞬态电压抑制器的原理示意图。
图2c示出现有技术的一种利用多颗独立的整流二极管和普通瞬态抑制二极管封装集成的双向瞬态电压抑制器的原理示意图。
图3示出本发明第一实施例提供的瞬态电压抑制器的电路图。
图4示出图3中瞬态电压抑制器的伏安特性曲线示意图。
图5示出图3中瞬态电压抑制器的部分结构图。
图6a至6j示出根据本发明第一实施例的瞬态电压抑制器的制造方法各个阶段的截面示意图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明实施例的细节描述中，详尽描述了一些特定的细节部分，对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程没有详细叙述。
在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。附图中的流程图、框图图示了本发明的实施例的系统、方法、装置的可能的体系框架、功能和操作，附图的方框以及方框顺序只是用来更好的图示实施例的过程和步骤，而不应以此作为对发明本身的限制。
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。
在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
图3示出本发明第一实施例提供的瞬态电压抑制器的电路图。
本发明第一实施例提供的瞬态电压抑制器100是双向TVS器件，其内部具有如图3所示的双向抑制电路，该双向抑制电路包括第一整流二极管D1、第二整流二极管D2、第一瞬态抑制二极管T1以及第二瞬态抑制二极管T2，其中，第一整流二极管D1的阳极与第二整流二极管D2的阴极相连以作为第一电极P1(例如位于瞬态电压抑制器100的封装正面)，第二瞬态抑制二极管T2的阴极作为第二电极P2(例如位于瞬态电压抑制器100的封装背面)，第二瞬态抑制二极管T2的阳极与第二整流二极管D2的阳极、第一瞬态抑制二极管T1的阳极相连，第一瞬态抑制二极管T1的阴极与第一整流二极管D1的阴极相连。
图4示出图3中瞬态电压抑制器的伏安特性曲线示意图。其中，横坐标表示瞬态电压抑制器的第一电极和第二电极之间的电压，纵轴表示从第一电极经瞬态电压抑制器100流向第二电极的电流。
从图4可以看出，当该瞬态电压抑制器100的第一电极P1和第二电极P2之间的反向电压超过一定阈值时，瞬态电压抑制器100能够瞬间导通大电流，使得第二电极的电压被箝位至预定水平；当瞬态电压抑制器100的第一电极P1和第二电极P2之间的正向电压超过一定阈值时，瞬态电压抑制器100能够瞬间导通大电流，使得第一电极的电压被箝位至预定水平。
具体地，结合图3可知，在浪涌发生时：如果第一电极P1和第二电极P2之间承受负电压，则第二整流二极管D2导通，第二瞬态抑制二极管T2承受反向电压，如果该反向电压的数值高于第二瞬态抑制二极管T2的击穿电压，则第二瞬态抑制二极管T2的工作阻抗能够立即降到一个很低的值以允许大电流通过，并且同时将第二电极P2的电压箝位至预定水平，从而保护连接在第一电极P1和第二电极P2之间的电子元件；如果第一电极P1和第二电极P2之间承受正电压，则第一整流二极管D1和第二瞬态抑制二极管T2同时导通，第一瞬态抑制二极管T1承受反向电压，如果该反向电压的数值高于第一瞬态抑制二极管T1的击穿电压，则第一瞬态抑制二极管T1的工作阻抗能够立即降到一个很低的值以允许大电流通过，并且同时将第一电极P1的电压箝位至预定水平以保护连接在第一电极P1和第二电极P2之间的电子元件，从而实现了双向的瞬态电压抑制功能。
图5示出图3中瞬态电压抑制器的部分结构图。
在下文的描述中，将描述半导体材料的掺杂类型具体为P型和N型之一。可以理解，如果反转各个半导体材料的掺杂类型，也可以获得相同功能的半导体器件。
如图5所示，瞬态电压抑制器100包括第一电极P1、第二电极P2、半导体衬底101、位于半导体衬底101第一表面上的第一外延层、位于第一外延层上的第二外延层105、经第一外延层形成于半导体衬底101内的多个第一掺杂区以及形成于第二外延层内的多个第二掺杂区，其中多个第二掺杂区中的部分区域与对应的第一掺杂区相连。
半导体衬底101例如是重掺杂的N型半导体衬底，为了形成P型或N型半导体层或区域，可以在半导体层或区域中掺入相应类型的掺杂剂。例如，P型掺杂剂包括硼，N型掺杂剂包括磷或砷或锑。
在该实施例中，半导体衬底101为电阻率小于0.02Ω·cm的重掺杂N型衬底，掺杂剂为砷(As)。第二电极P2例如位于半导体衬底101的第二表面，半导体衬底101的第一表面和第二表面彼此相对。
第一外延层为生长在半导体衬底101第一表面的N型外延层，其电阻率不小于0.1Ω·cm，且厚度不小于3μm，用于作为半导体衬底101第一表面的牺牲层，该牺牲层最终将被半导体衬底101反扩散并补偿殆尽。
经第一外延层形成于半导体衬底101中的多个第一掺杂区包括第一埋层103以及第二埋层104。
第一埋层103例如是P型埋层。通过牺牲层向从半导体衬底101的第一表面注入剂量不小于E14cm-2数量级的掺杂剂(例如为硼)，并退火，以形成第一埋层103。第一埋层103的上表面包括第一区域和第二区域。
第二埋层104例如是掺杂浓度不小于E19cm-3数量级的N型重掺杂区。第二埋层104起始于第一埋层103表面的第二区域并延伸至第一埋层内部的一定深度处，以与第一埋层103形成一个PN结。
第二外延层105例如是覆盖生长在N型重掺杂的半导体衬底101的第一表面上方的N型轻掺杂区，其覆盖第二埋层104、第一埋层103以及第一外延层，且电阻率不小于5Ω·cm、厚度不小于5μm。其中，第二外延层105的电阻率和厚度将决定该瞬态电压抑制器100的电气性能，在实际实施时，本领域技术人员可根据应用的需要自由调整。
经第二外延层105表面形成于第二外延层105中的多个第二掺杂区包括第一隔离区106、第二隔离区107、第一阱区108以及第二阱区109等。
第一隔离区106例如是P型重掺杂区，其掺杂浓度不小于E18cm-3数量级，掺杂剂例如为硼。第一隔离区106从第二外延层105表面延伸至第二外延层105中，并随着后续的高温制程进一步向半导体衬底101所在的方向延伸，最终穿过第二外延层105以与第一埋层103相连。第一隔离区106包括第一部分、第二部分和第三部分，第一隔离区106的第一部分、第二部分与第一埋层103在第二外延层105中共同限定出至少一个第一隔离岛，第一隔离岛位于第一埋层103的上表面的第一区域上方；第一隔离区106的第三部分、第二部分以及第一埋层103在第二外延层105中共同限定出至少一个第二隔离岛(未示出)。
第二隔离区107例如是N型隔离区，其为掺杂浓度不小于E18cm-3数量级的N型重掺杂区，掺杂剂例如为磷。第二隔离区107从第二外延层表面向第二隔离岛内延伸并与第二埋层104相连，从而在第二隔离岛内进一步限定出第二外延层105的第三隔离岛。优选地，为了形成第三隔离岛，第二隔离区107与相邻的第一隔离区106(第二部分和第三部分)面向第二隔离岛的侧壁至少部分重叠。
第一阱区108例如是P型阱区，其为掺杂浓度不小于E19cm-3数量级的P型重掺杂区，掺杂剂例如为硼。第一阱区108由第二外延层105的表面延伸至第二外延层105的第三隔离岛内。
第二阱区109例如是N型阱区，其为注入剂量不小于E14cm-2数量级的N型重掺杂区，掺杂剂例如为磷。第二阱区109包括第一部分和第二部分，第二阱区109的第一部分由第二外延层105的表面延伸至第二外延层105的第一隔离岛内，第二阱区109的第二部分形成于第二隔离区107的上表面，用于补偿因深结扩散而损失的表面掺杂浓度。
优选地，瞬态电压抑制器100还包括绝缘层，绝缘层覆盖第二外延层105的表面并在第二阱区109的第一部分以及第一阱区108的对应位置处设有接触孔，使得第一电极P1能够通过接触孔将第二阱区109的第一部分和第一阱区108利用金属线电相连并引出。
绝缘层例如由氧化硅或氮化硅组成，第一电极P1以及第二电极P2例如选自金、银、铜、铝、铝硅、铝硅铜、钛银、钛镍金等金属或合金组成。
对应于图3，在图5所示的瞬态电压抑制器100中，半导体衬底101作为第二瞬态抑制二极管T2的阴极与第二电极P2相连，第一埋层103与半导体衬底101相邻以作为第二瞬态抑制二极管T2的阳极；第一阱区108作为第一整流二极管D1的阳极，第二阱区109的第一部分作为第二整流二极管D2的阴极，第一阱区108和第二阱区109的第一部分通过金属线相连以引出第一电极P1；同时，第二埋层104与第一埋层103相邻形成的PN结作为第一瞬态抑制二极管T1，其中，第二埋层104作为第一瞬态抑制二极管T1和第一整流二极管D1的共同阴极，第一埋层103作为第一瞬态抑制二极管T1、第二瞬态抑制二极管T2以及第二整流二极管D2的共同阳极。
图6a至6j示出根据本发明第一实施例的瞬态电压抑制器的制造方法各个阶段的截面示意图。
如图6a所示，在N型的半导体衬底101的第一表面形成N型的第一外延层以作为半导体衬底101的第一表面的牺牲层。
为了形成P型或N型半导体层或区域，可以在半导体层和区域中掺入相应类型的掺杂剂，例如，P型掺杂剂包括硼，N型掺杂剂包括磷或砷或锑。在该实施例中，半导体衬底101为电阻率小于0.02Ω·cm的重掺杂N型衬底，掺杂剂为砷(As)。
第一外延层的厚度不小于3μm，电阻率不小于0.1Ω·cm，最终第一外延层将被半导体衬底101反扩散并补偿殆尽。
第一外延层可以采用已知的沉淀工艺形成。例如，沉淀工艺可以是选自电子束蒸发、化学气相沉积、原子层沉积、溅射中的一种。
如图6b所示，经第一外延层在半导体衬底101中形成P型的第一埋层103。
例如，通过第一外延层向从半导体衬底101的第一表面注入剂量不小于E14cm-2数量级的掺杂剂(例如为硼)，并退火，以在半导体衬底101中形成第一埋层103。第一埋层103的上表面包括第一区域和第二区域。在实际实施时，本领域技术人员可以根据应用的需要自由调整第一埋层103的掺杂浓度和结深。
如图6c所示，形成N型的第二埋层104。第二埋层104例如是掺杂浓度不小于E19cm-3数量级的N型重掺杂区，其起始于第一埋层103的上表面的第二区域并延伸至第一埋层103内部的一定深度处，以与第一埋层103形成一个PN结。
如图6d所示，形成N型的第二外延层105，以覆盖第一外延层、第一埋层以及第二埋层。第二外延层105例如是N型轻掺杂区，其电阻率不小于5Ω·cm，厚度不小于5μm。其中，第二外延层105的电阻率和厚度将决定该瞬态电压抑制器100的工作电压和电气性能，在实际实施时，本领域技术人员可根据应用的需要自由调整。
第二外延层105可以采用已知的沉淀工艺形成。例如，沉淀工艺可以是选自电子束蒸发、化学气相沉积、原子层沉积、溅射中的一种。
如图6e所示，形成P型的第一隔离区106，其从第二外延层105表面延伸至第二外延层105中，并随着后续的高温制程进一步向半导体衬底101所在的方向延伸，最终穿过第二外延层105以与第一埋层103相连。
第一隔离区106的掺杂浓度例如不小于E18cm-3数量级，掺杂剂例如为硼。第一隔离区106从第二外延层105表面延伸至第二外延层105中，并随着后续的高温进程进一步向半导体衬底101所在的方向延伸，最终穿过第二外延层105以与第一埋层103相连。第一隔离区106包括第一部分、第二部分和第三部分，第一隔离区106的第一部分、第二部分与第一埋层103在第二外延层中共同限定出至少一个第一隔离岛105a，第一隔离岛位于第一埋层103的上表面的第一区域上方；第一隔离区106的第三部分、第二部分以及第一埋层103在第二外延层中共同限定出至少一个第二隔离岛105b。
如图6f所示，形成N型的第二隔离区107。第二隔离区例如为掺杂浓度不小于E18cm-3数量级的N型重掺杂区，掺杂剂例如为磷。
第二隔离区107从第二外延层105表面向第二隔离岛内延伸并与第二埋层104相连，从而在第二隔离岛内进一步限定出第二外延层的第三隔离岛105c。优选地，为了形成第三隔离岛105c，第二隔离区107与相邻的第一隔离区106(第二部分和第三部分)面向第二隔离岛的侧壁至少部分重叠。
如图6g所示，形成P型的第一阱区108。第一阱区例如为掺杂浓度不小于E19cm-3数量级的P型重掺杂区，掺杂剂例如为硼。第一阱区108由第二外延层的表面延伸至第二外延层的第三隔离岛105c内。
如图6h所示，形成N型的第二阱区109。第二阱区109例如为注入剂量不小于E14cm-2数量级的N型重掺杂区，掺杂剂例如为磷。第二阱区109包括第一部分和第二部分，第二阱区109的第一部分由第二外延层105的表面延伸至第二外延层的第一隔离岛105a内，第二阱区109的第二部分形成于第二隔离区107的上表面，用于补偿因深结扩散而损失的表面掺杂浓度。
如图6i所示，将第二阱区109的第一部分和第一阱区108电相连以形成瞬态电压抑制器100的第一电极P1。
如图6j所示，将半导体衬底101与第二电极P2相连，第二电极P2例如形成于半导体衬底101的第二表面，半导体衬底101的第一表面与半导体衬底101的第二表面相对。
优选地，在将半导体衬底101与第二电极P2相连之前，先从半导体衬底101的第二表面向半导体衬底101内部减薄半导体衬底101的厚度，以减小瞬态电压抑制器100的封装体积。
优选地，瞬态电压抑制器100还包括绝缘层，绝缘层覆盖第二外延层105的表面并在第二阱区109的第一部分和第一阱区108的对应位置处设有接触孔，使得第一电极P1能够通过接触孔将第二阱区109的第一部分和第一阱区108利用金属线电相连并引出。
绝缘层例如由氧化硅或氮化硅组成，第一电极P1以及第二电极P2例如选自金、银、铜、铝、铝硅、铝硅铜、钛银、钛镍金等金属或合金组成。
可以看出，根据本发明实施例提供的瞬态电压抑制器可以通过简单步骤制备得到，能够实现低电容的性能和双向瞬态电压保护的功能，并且能够从正反两面分别引出第一电极和第二电极。通过选用相同掺杂类型的半导体衬底、第一外延层以及第二外延层，降低了外延层的制作难度，从而保证了器件参数和性能的稳定。且不同于常规单芯片多在外延层的上表面完成核心器件的设计和制作的集成方案，根据本发明提供的瞬态电压抑制器很大程度上利用了芯片的立体空间，将占据面积较大的功率器件制作在芯片内部，只将一些对设计规则有更严格要求的器件放在外延层上表面完成制作，芯片面积利用率更高，集成度更高，芯片尺寸得到进一步压缩，降低了封装成本，具备产业化优势。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (22)
1.一种瞬态电压抑制器，其特征在于，包括：
第一电极和第二电极；
第一掺杂类型的半导体衬底，所述半导体衬底与所述第二电极相连；
第一掺杂类型的第一外延层，所述第一外延层设置于所述半导体衬底的第一表面以作为牺牲层；
第一掺杂类型的第二外延层，设置于所述半导体衬底的第一表面之上以覆盖所述第一外延层；
多个第一掺杂区，各个所述第一掺杂区形成于所述半导体衬底内；
多个第二掺杂区，各个所述第二掺杂区形成于所述第二外延层内或穿过所述第二外延层与对应的所述第一掺杂区相连，
所述多个第一掺杂区、所述多个第二掺杂区、所述半导体衬底以及所述第二外延层用于形成双向抑制电路，所述双向抑制电路包括第一整流二极管、第二整流二极管、第一瞬态抑制二极管和第二瞬态抑制二极管，其中，所述第一整流二极管的阳极与所述第二整流二极管的阴极相连以作为所述第一电极，所述第一瞬态抑制二极管的阳极、所述第二瞬态抑制二极管的阳极以及所述第二整流二极管的阳极相连，所述半导体衬底作为所述第二瞬态抑制二极管的阴极，所述第一整流二极管的阴极与所述第一瞬态抑制二极管的阴极相连。
2.根据权利要求1所述的瞬态电压抑制器，其特征在于，所述第二电极位于所述半导体衬底的第二表面，所述半导体衬底的所述第一表面和所述第二表面彼此相对。
3.根据权利要求1所述的瞬态电压抑制器，其特征在于，所述多个第一掺杂区包括：
第二掺杂类型的第一埋层，所述第一埋层从所述第一外延层向所述半导体衬底内延伸，所述第一埋层的上表面包括第一区域和第二区域；以及
第一掺杂类型的第二埋层，所述第二埋层从所述第一埋层的上表面的所述第二区域延伸至所述第一埋层内部。
4.根据权利要求3所述的瞬态电压抑制器，其特征在于，所述多个第二掺杂区包括：
第二掺杂类型的第一隔离区，所述第一隔离区从所述第二外延层表面延伸至所述第二外延层中以与所述第一埋层相连，所述第一隔离区和所述第一埋层在所述第二外延层中限定出第一隔离岛和第二隔离岛；
第一掺杂类型的第二隔离区，所述第二隔离区从所述第二外延层表面向所述第二隔离岛内延伸并与所述第二埋层相连，所述第二隔离区和所述第二埋层在所述第二隔离岛内进一步限定出第三隔离岛；
第二掺杂类型的第一阱区，所述第一阱区从所述第二外延层表面延伸至所述第三隔离岛内；
第一掺杂类型的第二阱区，所述第二阱区包括由所述第二外延层表面延伸至所述第一隔离岛内的第一部分，所述第一电极、所述第二阱区的第一部分与所述第一阱区电相连。
5.根据权利要求4所述的瞬态电压抑制器，其特征在于，所述第一隔离区至少包括第一部分、第二部分以及第三部分，
所述第一隔离区的第一部分、第二部分以及所述第一埋层在所述第二外延层中限定出所述第一隔离岛，所述第一隔离岛位于所述第一埋层的上表面的所述第一区域上方，
所述第一隔离区的第二部分、第三部分以及所述第一埋层在所述第二外延层中限定出所述第二隔离岛。
6.根据权利要求4所述的瞬态电压抑制器，其特征在于，所述第二阱区还包括第二部分，
所述第二阱区的第二部分形成于所述第二隔离区的上表面。
7.根据权利要求4所述的瞬态电压抑制器，其特征在于，所述第一隔离区面向所述第二隔离岛的内侧面与所述第二隔离区至少部分接触。
8.根据权利要求4所述的瞬态电压抑制器，其特征在于，还包括绝缘层，所述绝缘层覆盖所述第二外延层表面并在与所述第二阱区的第一部分和所述第一阱区对应的位置设有接触孔，所述第一电极通过所述接触孔将所述第二阱区的第一部分和所述第一阱区电相连。
9.根据权利要求1所述的瞬态电压抑制器，其特征在于，所述第二外延层的掺杂浓度小于所述第一外延层的掺杂浓度。
10.根据权利要求1所述的瞬态电压抑制器，其特征在于，所述半导体衬底的电阻率小于0.02Ω·cm，所述第一外延层的电阻率不小于0.1Ω·cm。
11.根据权利要求1所述的瞬态电压抑制器，其特征在于，所述第一外延层的厚度不小于3μm，所述第二外延层的厚度不小于5μm。
12.根据权利要求4所述的瞬态电压抑制器，其特征在于，所述第一埋层的注入剂量不小于E14cm-2数量级，所述第二埋层的掺杂浓度不小于E19cm-3数量级，所述第一隔离区的掺杂浓度不小于E18cm-3数量级，所述第二隔离区的掺杂浓度不小于E18cm-3数量级，所述第一阱区的掺杂浓度不小于E19cm-3数量级，所述第二阱区的注入剂量不小于E14cm-2数量级。
13.根据权利要求3所述的瞬态电压抑制器，其特征在于，所述第一掺杂类型为N型或P型，所述第二掺杂类型为N型或P型中的另一个。
14.一种瞬态电压抑制器的制造方法，其特征在于，包括：
在第一掺杂类型的半导体衬底的第一表面形成第一掺杂类型的第一外延层，所述第一外延层作为牺牲层；
经所述第一外延层在所述半导体衬底中形成第二掺杂类型的第一埋层，所述第一埋层的上表面包括第一区域和第二区域；
形成第二埋层，所述第二埋层从所述第一埋层的上表面的所述第二区域延伸至所述第一埋层内部；
在所述半导体衬底的第一表面设置第一掺杂类型的第二外延层以覆盖所述第一外延层、所述第一埋层和所述第二埋层；
在所述第二外延层中形成第二掺杂类型的第一隔离区，所述第一隔离区和所述第一埋层在所述第二外延层中限定出第一隔离岛和第二隔离岛；
在所述第二隔离岛内形成第一掺杂类型的第二隔离区，所述第二隔离区从所述第二外延层表面向所述第二隔离岛内延伸并与所述第二埋层相连，所述第二隔离区和所述第二埋层在所述第二隔离岛内进一步限定出第三隔离岛；
形成第二掺杂类型的第一阱区，所述第一阱区从所述第二外延层表面延伸至所述第三隔离岛内；
第一掺杂类型的第二阱区，所述第二阱区包括由所述第二外延层表面延伸至所述第一隔离岛内的第一部分；
将所述第二阱区的第一部分和所述第一阱区电相连并引出，以作为所述瞬态电压抑制器的第一电极；
引出所述半导体衬底以形成所述瞬态电压抑制器的第二电极。
15.根据权利要求14所述的瞬态电压抑制器的制造方法，其特征在于，所述第一隔离区从所述第二外延层表面延伸至所述第二外延层中以与所述第一埋层相连，所述第一隔离区至少包括第一部分、第二部分以及第三部分，
所述第一隔离区的第一部分、第二部分以及所述第一埋层在所述第二外延层中限定出所述第一隔离岛，所述第一隔离岛位于所述第一埋层的上表面的所述第一区域上方，
所述第一隔离区的第二部分、第三部分以及所述第一埋层在所述第二外延层中限定出所述第二隔离岛。
16.根据权利要求14所述的瞬态电压抑制器的制造方法，其特征在于，所述第二阱区还包括第二部分，
所述第二阱区的第二部分形成于所述第二隔离区的上表面。
17.根据权利要求14所述的瞬态电压抑制器的制造方法，其特征在于，所述第二外延层的掺杂浓度小于所述半导体衬底的掺杂浓度。
18.根据权利要求14所述的瞬态电压抑制器的制造方法，其特征在于，所述第一隔离区面向所述第二隔离岛的内侧面与所述第二隔离区至少部分接触。
19.根据权利要求14所述的瞬态电压抑制器的制造方法，其特征在于，将所述第二阱区的第一部分和所述第一阱区电相连并引出，以作为所述瞬态电压抑制器的第一电极的步骤包括：
在所述第二外延层的表面形成绝缘层；
在所述绝缘层中，在与所述第二阱区的第一部分和所述第一阱区对应的位置设置接触孔；
所述第一电极通过所述接触孔将所述第二阱区的第一部分和所述第一阱区电相连。
20.根据权利要求14所述的瞬态电压抑制器的制造方法，其特征在于，引出所述半导体衬底以作为所述瞬态电压抑制器的第二电极的步骤包括：
形成位于所述半导体衬底的第二表面的所述第二电极，所述第一表面和所述第二表面彼此相对。
21.根据权利要求20所述的瞬态电压抑制器的制造方法，其特征在于，形成位于所述半导体衬底的第二表面的所述第二电极的步骤之前，还包括：
从所述半导体衬底的第二表面减薄所述半导体衬底。
22.根据权利要求14所述的瞬态电压抑制器的制造方法，其特征在于，所述第一掺杂类型为N型或P型，所述第二掺杂类型为N型或P型中的另一个。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711423175.3A CN108198810B (zh) | 2017-12-25 | 2017-12-25 | 瞬态电压抑制器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711423175.3A CN108198810B (zh) | 2017-12-25 | 2017-12-25 | 瞬态电压抑制器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108198810A CN108198810A (zh) | 2018-06-22 |
| CN108198810B true CN108198810B (zh) | 2023-09-19 |
Family
ID=62583860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711423175.3A Active CN108198810B (zh) | 2017-12-25 | 2017-12-25 | 瞬态电压抑制器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108198810B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109065541B (zh) * | 2018-07-17 | 2021-04-13 | 张辉 | 一种双向瞬态电压抑制器及制备方法 |
| TWI743384B (zh) * | 2018-07-31 | 2021-10-21 | 立積電子股份有限公司 | 反並聯二極體裝置 |
| CN109148442B (zh) * | 2018-09-04 | 2021-01-05 | 广东晨晞电力科技有限公司 | 一种电压抑制器及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101853853A (zh) * | 2009-03-31 | 2010-10-06 | 万国半导体有限公司 | 带有低电容和正向电压降以及耗尽的半导体控制整流器作为控向二极管的瞬态电压抑制器 |
| CN102593155A (zh) * | 2012-03-01 | 2012-07-18 | 浙江大学 | 一种基于多孔道均流的瞬态电压抑制器 |
| CN105932023A (zh) * | 2016-05-10 | 2016-09-07 | 北京燕东微电子有限公司 | 瞬态电压抑制器 |
| CN106158851A (zh) * | 2016-08-31 | 2016-11-23 | 北京燕东微电子有限公司 | 一种双向超低电容瞬态电压抑制器及其制作方法 |
| CN106169508A (zh) * | 2016-08-31 | 2016-11-30 | 北京燕东微电子有限公司 | 一种双向超低电容瞬态电压抑制器及其制作方法 |
| CN206301790U (zh) * | 2016-08-31 | 2017-07-04 | 北京燕东微电子有限公司 | 一种双向超低电容瞬态电压抑制器 |
| CN207834305U (zh) * | 2017-12-25 | 2018-09-07 | 北京燕东微电子有限公司 | 瞬态电压抑制器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8431958B2 (en) * | 2006-11-16 | 2013-04-30 | Alpha And Omega Semiconductor Ltd | Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS) |
| US8431999B2 (en) * | 2011-03-25 | 2013-04-30 | Amazing Microelectronic Corp. | Low capacitance transient voltage suppressor |
| US9620495B2 (en) * | 2012-09-12 | 2017-04-11 | Nxp Usa, Inc. | Semiconductor device and an integrated circuit comprising an ESD protection device, ESD protection devices and a method of manufacturing the semiconductor device |
| US10263420B2 (en) * | 2016-03-04 | 2019-04-16 | Monolithic Power Systems, Inc. | Bi-directional snapback ESD protection circuit |
-
2017
- 2017-12-25 CN CN201711423175.3A patent/CN108198810B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101853853A (zh) * | 2009-03-31 | 2010-10-06 | 万国半导体有限公司 | 带有低电容和正向电压降以及耗尽的半导体控制整流器作为控向二极管的瞬态电压抑制器 |
| CN102593155A (zh) * | 2012-03-01 | 2012-07-18 | 浙江大学 | 一种基于多孔道均流的瞬态电压抑制器 |
| CN105932023A (zh) * | 2016-05-10 | 2016-09-07 | 北京燕东微电子有限公司 | 瞬态电压抑制器 |
| CN106158851A (zh) * | 2016-08-31 | 2016-11-23 | 北京燕东微电子有限公司 | 一种双向超低电容瞬态电压抑制器及其制作方法 |
| CN106169508A (zh) * | 2016-08-31 | 2016-11-30 | 北京燕东微电子有限公司 | 一种双向超低电容瞬态电压抑制器及其制作方法 |
| CN206301790U (zh) * | 2016-08-31 | 2017-07-04 | 北京燕东微电子有限公司 | 一种双向超低电容瞬态电压抑制器 |
| CN207834305U (zh) * | 2017-12-25 | 2018-09-07 | 北京燕东微电子有限公司 | 瞬态电压抑制器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108198810A (zh) | 2018-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9837516B2 (en) | Bi-directional punch-through semiconductor device and manufacturing method thereof | |
| CN105932023B (zh) | 瞬态电压抑制器 | |
| US20200243504A1 (en) | Rectification device having a forward pn junction and a reverse schottky barrier formed in an epitaxial semiconductor layer formed over a semiconductor substrate | |
| CN108198810B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN106158851B (zh) | 一种双向超低电容瞬态电压抑制器及其制作方法 | |
| CN106169508B (zh) | 一种双向超低电容瞬态电压抑制器及其制作方法 | |
| EP2827373B1 (en) | Protection device and related fabrication methods | |
| CN105185782A (zh) | 容性二极管组件及其制造方法 | |
| CN107293533B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN107706229B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN108198811B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN108198812B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN107301996B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN207165576U (zh) | 瞬态电压抑制器 | |
| CN108198813B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN105932010B (zh) | 瞬态电压抑制器 | |
| CN107527907B (zh) | 瞬态电压抑制器及其制造方法 | |
| KR101779588B1 (ko) | 과도 전압 억제 소자 및 그 제조 방법 | |
| CN105185783B (zh) | 容性二极管组件及其制造方法 | |
| CN108565259B (zh) | 半导体器件及其制造方法 | |
| CN207834305U (zh) | 瞬态电压抑制器 | |
| CN207068851U (zh) | 瞬态电压抑制器 | |
| US8941959B2 (en) | ESD protection apparatus | |
| CN207834298U (zh) | 瞬态电压抑制器 | |
| CN207068844U (zh) | 瞬态电压抑制器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 100015, Beijing, Chaoyang District, east straight outside the West eight rooms Applicant after: Beijing Yandong Microelectronics Co.,Ltd. Address before: 100015 Beijing city Chaoyang District Dongzhimen West eight room Wanhong No. 2 West Street Applicant before: BEIJING YANDONG MICROELECTRONIC Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |