CN108109998B - 单向低电容tvs器件及其制造方法 - Google Patents
单向低电容tvs器件及其制造方法 Download PDFInfo
- Publication number
- CN108109998B CN108109998B CN201711480250.XA CN201711480250A CN108109998B CN 108109998 B CN108109998 B CN 108109998B CN 201711480250 A CN201711480250 A CN 201711480250A CN 108109998 B CN108109998 B CN 108109998B
- Authority
- CN
- China
- Prior art keywords
- conductivity type
- region
- epitaxial layer
- tvs device
- capacitance tvs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 78
- 150000002500 ions Chemical class 0.000 claims description 66
- 239000000758 substrate Substances 0.000 claims description 66
- 238000000137 annealing Methods 0.000 claims description 55
- 229910052751 metal Inorganic materials 0.000 claims description 38
- 239000002184 metal Substances 0.000 claims description 38
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 37
- 229910052721 tungsten Inorganic materials 0.000 claims description 37
- 239000010937 tungsten Substances 0.000 claims description 37
- 230000015556 catabolic process Effects 0.000 claims description 29
- 239000007943 implant Substances 0.000 claims description 29
- 238000002513 implantation Methods 0.000 claims description 29
- 238000002955 isolation Methods 0.000 claims description 28
- 238000002347 injection Methods 0.000 claims description 25
- 239000007924 injection Substances 0.000 claims description 25
- 230000000149 penetrating effect Effects 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 230000000087 stabilizing effect Effects 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 3
- -1 boron ions Chemical class 0.000 description 20
- 229910052796 boron Inorganic materials 0.000 description 12
- 238000004806 packaging method and process Methods 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 4
- 230000001960 triggered effect Effects 0.000 description 3
- 229910001439 antimony ion Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
公开了一种单向低电容TVS器件及其制造方法，通过半导体集成工艺形成单向低电容TVS器件由此可以提高单向低电容TVS器件的可靠性，降低单向低电容TVS器件的体积。进一步地，在单向低电容TVS器件中形成了第一三极管、第二三极管、普通二极管和稳压二极管，其中，所述第一三极管与第二三极管形成SCR结构，普通二极管与SCR结构并联连接在电源与地之间；稳压二极管连接在第一三极管的基极与地之间。相较于现有技术的单向低电容TVS器件能够较大地减小电容，使电源Vcc对地GND的电容可以达到小于0.6pF，最高峰值电流可以达到7A，且最高峰值电流对应的最大钳位电压可以达到小于10V。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种单向低电容TVS器件及其制造方法。
背景技术
目前市场上0.3pF(含)以上单向低电容TVS(Transient Voltage Suppressor，瞬态抑制二极管)芯片的电路通常是将一个第一普通二极管D1(一般选择低电容的普通二极管)与一个稳压二极管Z1串联，再与另外一个第二普通二极管D2(一般选择低电容的普通二极管)并联组合形成(见图1)，从电源Vcc对地GND的电流～电压(I～V)曲线来看，正、反特性仍然相当于一个普通二极管，但等效电路对应的电容却远远低于相同电压的单个普通TVS二极管。
组合而成的低电容VTS器件，其电源Vcc对地GND的电容值CT可以表示为：
其中，CD1为第一普通二极管D1的电容，CD1为第二普通二极管D2的电容，CZ1为稳压二极管Z1的电容。
这里CD1和CD2都较小，CZ1要比前两者大一个数量级，所以第一普通二极管D1和稳压二极管Z1串联后，总的串联电容基本等同于第一普通二极管D1的电容。
当电源Vcc加正电位，地GND加负电位时：由于第二普通二极管D2击穿电压较高，稳压二极管Z1击穿电压较低，所以稳压二极管Z1率先击穿，电源Vcc对地GND的反向击穿电压可以表示为：
VBR＝VfD1+VZ1
其中，VfD1为第一普通二极管D1的正向压降。
当电源Vcc加负电位，地GND加正电位时：由于第二普通二极管D2击穿电压较高，稳压二极管Z1击穿电压较低，所以稳压二极管Z1率先击穿，电源Vcc对地GND的反向击穿电压可以表示为：
Vf＝VfD2
其中，VfD2为第二普通二极管D2的正向压降。
可见组合而成的单向低电容TVS器件正、反向特性基本相当于一个普通二极管，其反向击穿电压主要受稳压二极管Z1的击穿电压控制；电容主要受CD1和CD2控制，所以为了实现低电容，实际就是降低CD1和CD2；同时电源Vcc对地GND的正、反方向静电放电(Electrostatic Discharge，ESD)能力实际也是分别等同于D1、D2两个普通二极管的正向ESD能力(稳压二极管Z1的反向击穿电压较低，一般在3.3～7.0V之间，其反向ESD能力很高，可以不予考虑)。所以为了实现高ESD能力，实际就是提高D1、D2两个普通二极管的正向ESD能力。
目前市场上单向低电容TVS芯片的电源对地的正向钳位电压主要受VfD1+VZ1控制，高的钳位电压会引起耗散功率较高，容易被烧毁。
发明内容
鉴于上述问题，本发明的目的在于提供一种单向低电容TVS器件及其制造方法，以降低最高峰值电流对应的最大钳位电压。
根据本发明的第一方面，提供一种单向低电容TVS器件，包括：第一导电类型衬底；第一导电类型外延层，所述第一导电类型外延层形成于所述第一导电类型衬底上；第一导电类型埋层，所述第一导电类型埋层形成于所述第一导电类型外延层中；第二导电类型埋层，所述第二导电类型埋层形成于所述第一导电类型埋层上；第二导电类型外延层，所述第二导电类型埋层形成于所述第一导电类型外延层上；第一导电类型阱区，所述第一导电类型阱区形成于所述第二导电类型外延层中；多个隔离结构，所述多个隔离结构贯穿所述第二导电类型外延层以及所述第一导电类型外延层，所述多个隔离结构将所述第二导电类型外延层分为多个区域，所述多个区域包括第一区域和第二区域，所述多个隔离结构延伸至所述第一导电类型衬底；第二导电类型注入区，所述第二导电类型注入区形成于所述第一区域以及第二区域的阱区部分中；第一导电类型注入区，所述第一导电类型注入区形成于所述第二区域的非阱区部分和阱区部分中。
优选地，所述单向低电容TVS器件还包括：多个钨塞结构，所述多个钨塞结构贯穿所述第二导电类型外延层以及第一导电类型外延层，所述多个钨塞结构延伸至所述第一导电类型衬底。
优选地，所述单向低电容TVS器件还包括：第一金属线，所述第一金属线连接所述第一区域中的第二导电类型注入区和所述第二区域的非阱区部分中的第一导电类型注入区；第二金属线，所述第二金属线连接所述第二区域的阱区部分中的第一导电类型注入区、第二导电类型注入区以及多个钨塞结构。
优选地，所述第一金属线与电源连接，所述第一导电类型衬底与地连接。
优选地，所述第一导电类型为P型，所述第二导电类型为N型；或者，所述第一导电类型为N型，所述第二导电类型为P型。
优选地，所述第一导电类型衬底为重掺杂结构，所述第一导电类型外延层为轻掺杂结构，所述第一导电类型埋层为重掺杂结构，所述第二导电类型埋层为重掺杂结构，所述第二导电类型外延层为轻掺杂结构，所述第一导电类型阱区为重掺杂结构，所述第二导电类型注入区为重掺杂结构，所述第一导电类型注入区为重掺杂结构。
优选地，所述第一导电类型衬底为重掺杂结构，所述第一导电类型外延层为轻掺杂结构，所述第一导电类型埋层为轻掺杂结构，所述第二导电类型埋层为重掺杂结构，所述第二导电类型外延层为轻掺杂结构，所述第一导电类型阱区为重掺杂结构，所述第二导电类型注入区为重掺杂结构，所述第一导电类型注入区为重掺杂结构。
优选地，所述第一导电类型衬底的电阻率为0.005Ω.cm～0.008Ω.cm。
优选地，所述第一导电类型外延层的电阻率为2.0Ω.cm～4.0Ω.cm，厚度为6.0μm～14.0μm。
优选地，所述第二导电类型外延层的电阻率为25Ω.cm～35Ω.cm，厚度为6.0μm～12.0μm。
优选地，所述第一导电类型埋层包括在所述第一导电类型外延层中注入的第一导电类型离子，其中，所述第一导电类型离子的注入剂量为2.0E15-6.0E15。
优选地，所述第一导电类型埋层包括在所述第一导电类型外延层中注入的第一导电类型离子，其中，所述第一导电类型离子的注入剂量为1.0E14-8.0E14。
优选地，所述第二导电类型埋层包括在所述第一导电类型埋层上注入的第二导电类型离子，所述第二导电类型离子的注入剂量为6.0E15-1.0E16。
优选地，所述第一导电类型阱区包括在所述第二导电类型外延层中注入的第一导电类型离子，所述第一导电类型离子的注入剂量为1.0E14～1.0E15。
优选地，所述隔离结构包括沟槽以及填充沟槽的多晶硅，其中，所述多个沟槽贯穿所述第二导电类型外延层以及第一导电类型外延层，所述多个沟槽延伸至第一导电类型衬底中，所述多个沟槽将所述第二导电类型外延层分为第一区域和第二区域。
优选地，所述沟槽的深度为10μm～20μm，宽度为1.5μm～3μm。
优选地，所述第二导电类型注入区包括在所述第一区域以及第二区域的阱区部分中注入的第二导电类型离子，所述第二导电类型离子的注入剂量为1.0E15～1.0E16。
优选地，所述第一导电类型注入区包括在所述第二区域的非阱区部分和阱区部分中注入的第一导电类型离子，所述第一导电类型离子的注入剂量为1.0E15～1.0E16。
优选地，所述钨塞包括多个凹槽以及填充凹槽的钨塞，其中，所述多个凹槽贯穿所述第二导电类型外延层以及第一导电类型外延层，所述多个凹槽延伸至第一导电类型衬底中，所述多个凹槽将所述第二导电类型外延层分为第一区域和第二区域。
优选地，所述凹槽的深度为10μm～20μm，宽度为1.5μm～2μm。
优选地，所述第一区域中的第二导电类型外延层与所述第一导电类型外延层构成普通二极管；所述第二区域中的所述第一导电类型埋层与所述第二导电类型埋层构成稳压二极管；所述第二区域中的第二导电类型外延层、第一导电类型阱区以及所述第二区域的非阱区部分中的第一导电类型注入区构成第一三极管；所述第二区域中的第一导电类型阱区和第二导电类型外延层以及所述第二区域的阱区部分中的第二导电类型注入区形成第二三极管。
优选地，当所述电源加正电位，所述地加负电位时，所述电源对所述地的反向击穿电压为：VBR＝VebfT1+VZ1，其中，VBR为所述电源对所述地的反向击穿电压；VebfT1为第一三极管的反向电压，VZ1为稳压二极管的电压。
优选地，当所述电源加正电位，所述地加负电位时，所述电源对所述地的反向击穿电压为：VBR＝Vsb，其中，VBR为所述电源对所述地的反向击穿电压；Vsb为第一三极管与第二三极管形成的SCR结构的回弹电压。
优选地，当所述电源加负电位，所述地加正电位时，所述电源对所述地的正向压降为Vf＝VfD1，其中，Vf为所述电源对所述地的正向压降，VfD1为普通二极管的压降。
根据本发明的另一方面，提供一种单向低电容TVS器件的制造方法，包括：提供第一导电类型衬底；形成第一导电类型外延层，所述第一导电类型外延层位于所述第一导电类型衬底上；形成第一导电类型埋层，所述第一导电类型埋层位于所述第一导电类型外延层中；形成第二导电类型埋层，所述第二导电类型埋层位于所述第一导电类型埋层上；形成第二导电类型外延层，所述第二导电类型外延层位于所述第一导电类型外延层上；形成第一导电类型阱区，所述第一导电类型阱区位于所述第二导电类型外延层中；形成多个隔离结构，所述多个隔离结构贯穿所述第二导电类型外延层，所述多个隔离结构将所述第二导电类型外延层分为多个区域，所述多个区域包括第一区域及第二区域，所述多个隔离结构延伸至所述第一导电类型衬底；形成第二导电类型注入区，所述第二导电类型注入区位于所述第一区域和所述第二区域中的阱区部分；形成第一导电类型注入区，所述第一导电类型注入区位于所述第二区域中阱区部分和非阱区部分。
优选地，所述单向低电容TVS器件的制造方法还包括：形成多个钨塞结构，所述多个钨塞结构贯穿所述第二导电类型外延层以及第一导电类型外延层，所述多个钨塞结构延伸至所述第一导电类型衬底。
优选地，所述单向低电容TVS器件的制造方法还包括：形成第一金属线及第二金属线，所述第一金属线连接所述第一区域中的第二导电类型注入区和所述第二区域的阱区部分中的第一导电类型注入区；所述第二金属线连接所述第二区域的阱区部分中的第一导电类型注入区、所述第二区域的非阱区部分中的第二导电类型注入区以及多个钨塞结构。
优选地，所述单向低电容TVS器件的制造方法还包括：将所述第一金属线与电源连接，所述第一导电类型衬底与地连接。
优选地，述第一导电类型为P型，所述第二导电类型为N型；或者，所述第一导电类型为N型，所述第二导电类型为P型。
优选地，所述第一导电类型衬底为重掺杂结构，所述第一导电类型外延层为轻掺杂结构，所述第一导电类型埋层为重掺杂结构，所述第二导电类型埋层为重掺杂结构，所述第二导电类型外延层为轻掺杂结构，所述第一导电类型阱区为重掺杂结构，所述第二导电类型注入区为重掺杂结构，所述第一导电类型注入区为重掺杂结构。
优选地，所述第一导电类型衬底为重掺杂结构，所述第一导电类型外延层为轻掺杂结构，所述第一导电类型埋层为轻掺杂结构，所述第二导电类型埋层为重掺杂结构，所述第二导电类型外延层为轻掺杂结构，所述第一导电类型阱区为重掺杂结构，所述第二导电类型注入区为重掺杂结构，所述第一导电类型注入区为重掺杂结构。
优选地，所述第一导电类型衬底的电阻率为0.005Ω.cm～0.008Ω.cm。
优选地，所述第一导电类型外延层的电阻率为2.0Ω.cm～4.0Ω.cm，厚度为6.0μm～14.0μm。
优选地，所述第二导电类型外延层的电阻率为25Ω.cm～35Ω.cm，厚度为6.0μm～12.0μm。
优选地，形成第一导电类型埋层包括：在所述第一导电类型外延层中注入第一导电类型离子，所述第一导电类型离子的注入剂量为2.0E15-6.0E15；对所述第一导电类型离子执行退火工艺，退火工艺的温度为1050℃-1150℃；退火工艺的时间为2.0～6.0h。
优选地，形成第一导电类型埋层包括：在所述第一导电类型外延层中注入第一导电类型离子，所述第一导电类型离子的注入剂量为1.0E14-8.0E14；对所述第一导电类型离子执行退火工艺，退火工艺的温度为1050℃-1150℃；退火工艺的时间为2.0～6.0h。
优选地，形成第二导电类型埋层包括：在所述第一导电类型埋层上注入第二导电类型离子，所述第二导电类型离子的注入剂量为6.0E15-1.0E16；对所述第二导电类型离子执行退火工艺，退火工艺的温度为1100℃-1200℃；退火工艺的时间为2.0～6.0h。
优选地，形成第一导电类型阱区包括：在所述第二导电类型外延层中注入第一导电类型离子，所述第一导电类型离子的注入剂量为1.0E14～1.0E15；对所述第一导电类型离子执行退火工艺，退火工艺的温度为1000℃～1500℃；退火工艺的时间为2.0～4.0h。
优选地，形成多个隔离结构包括：形成多个沟槽，所述多个沟槽贯穿所述第二导电类型外延层以及第一导电类型外延层，所述多个沟槽延伸至第一导电类型衬底中，所述多个沟槽将所述第二导电类型外延层分为第一区域和第二区域；在每个沟槽中填充多晶硅。
优选地，所述沟槽的深度为10μm～20μm，宽度为1.5μm～3μm。
优选地，形成第二导电类型注入区包括：在所述第一区域以及第二区域的阱区部分中注入第二导电类型离子，所述第二导电类型离子的注入剂量为1.0E15～1.0E16；对所述第二导电类型离子执行退火工艺，退火工艺的温度为800℃～900℃；退火工艺的时间为30～60min。
优选地，形成第一导电类型注入区包括：在所述第二区域的非阱区部分和阱区部分中注入第一导电类型离子，所述第一导电类型离子的注入剂量为1.0E15～1.0E16；对所述第一导电类型离子执行退火工艺，退火工艺的温度为800℃～900℃；退火工艺的时间为30～60min。
优选地，形成多个钨塞结构包括：形成多个凹槽，所述多个凹槽贯穿所述第二导电类型外延层以及第一导电类型外延层，所述多个凹槽延伸至第一导电类型衬底中，所述多个凹槽将所述第二导电类型外延层分为第一区域和第二区域；在每个凹槽中填充钨塞。
优选地，所述凹槽的深度为10μm～20μm，宽度为1.5μm～2μm。
优选地，所述第一区域中的第二导电类型外延层与所述第一导电类型外延层构成普通二极管；所述第二区域中的所述第一导电类型埋层与所述第二导电类型埋层构成稳压二极管；所述第二区域中的第二导电类型外延层、第一导电类型阱区以及所述第二区域的非阱区部分中的第一导电类型注入区构成第一三极管；所述第二区域中的第一导电类型阱区和第二导电类型外延层以及所述第二区域的阱区部分中的第二导电类型注入区形成第二三极管。
优选地，当所述电源加正电位，所述地加负电位时，所述电源对所述地的反向击穿电压为：VBR＝VebfT1+VZ1，其中，VBR为所述电源对所述地的反向击穿电压；VebfT1为第一三极管的反向电压，VZ1为稳压二极管的电压。
优选地，当所述电源加正电位，所述地加负电位时，所述电源对所述地的反向击穿电压为：VBR＝Vsb，其中，VBR为所述电源对所述地的反向击穿电压；Vsb为第一三极管与第二三极管形成的SCR结构的回弹电压。
优选地，当所述电源加负电位，所述地加正电位时，所述电源对所述地的正向压降为Vf＝VfD1，其中，Vf为所述电源对所述地的正向压降，VfD1为普通二极管的压降。
本发明实施例提供的单向低电容TVS器件及其制造方法，通过半导体集成工艺形成单向低电容TVS器件由此可以提高单向低电容TVS器件的可靠性，降低单向低电容TVS器件的体积。
进一步地，在单向低电容TVS器件中形成了第一三极管、第二三极管、普通二极管和稳压二极管，其中，所述第一三极管与第二三极管形成SCR结构，普通二极管与SCR结构并联连接在电源与地之间；稳压二极管连接在第一三极管的基极与地之间。
相较于现有技术的单向低电容TVS器件能够较大地减小电容，使电源Vcc对地GND的电容可以达到小于0.6pF，最高峰值电流可以达到7A，且最高峰值电流对应的最大钳位电压可以达到小于10V。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出了现有的单向低电容TVS器件的电路示意图；
图2示出了本发明一实施例的单向低电容TVS器件的电路示意图；
图3示出了本发明一实施例的单向低电容TVS器件在SCR未被触发时的伏安特性图；
图4示出了本发明一实施例的单向低电容TVS器件在SCR被触发时的伏安特性图；
图5至图18示出了本发明一实施例的单向低电容TVS器件的制造方法所形成的结构的剖面示意图；
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
图2示出了本发明一实施例的单向低电容TVS器件的电路示意图。如图2所示，在本申请实施例中，所述单向低电容TVS器件1包括：第一三极管T1，第二三极管T2、普通二极管D1以及稳压二极管Z1，其中，所述第二三极管T2与所述稳压二极管Z1并联后与第一三极管T1串联形成第一支路，所述第一支路与所述普通二极管D1并联。其中，所述第一三极管T1和所述第二三极管T2形成可控硅(Silicon Controlled Rectifier，SCR)结构。
其中，所述第二三极管T2的集电极与所述第一三极管T1的基极连接，所述第二三极管T2的发射极与地GND连接，所述第二三极管T2的基极与所述第一三极管T1的集电极连接；所述稳压二极管Z1的正极与地GND连接，负极与第一三极管T1的基极连接。所述第一三极管T1的发射极与电源Vcc连接。所述普通二极管D1的正极与电源Vcc连接，负极与地GND连接。
在此，通过所述第二三极管T2与所述稳压二极管Z1并联后与第一三极管T1串联形成第一支路，所述第一支路与所述普通二极管D1并联，因此，该单向低电容TVS器件的正向小电流特性相当于一个普通二极管，正向大电流特性相当于一个SCR结构，可以实现较低的钳位电压，降低耗散功率。
具体地，电源Vcc对地GND的电容值CT可以表示为：
这里CD1和CT1都较小(0.3pF以内)，CZ1和CT2要比前两者大一个数量级(50-100pF)，所以第一支路的电容基本等同于第一三极管T1的电容。电路整体的电容就在0.6pF以内。
当电源Vcc加正电位，地GND加负电位时：(1)如果电流较小(例如微安级)，第一三极管T1和第二三极管T2形成的SCR结构未能触发，稳压二极管Z1击穿电压较低，所以稳压二极管Z1率先击穿，电源Vcc对地GND的反向击穿电压可以表示为：VBR＝VebfT1+VZ1；其中，VebfT1为第一三极管T1的反向电压，VZ1为稳压二极管的电压，具体伏安特性见图3。(2)如果电流(例如毫安级)较大，第一三极管T1和第二三极管T2形成的SCR结构被触发，触发后回弹电压只有1～2V。由于稳压二极管Z1的击穿电压高于SCR结构的回弹电压；所以电源Vcc对地GND的反向击穿电压可以表示为：VBR＝Vsb，其中，Vsb为SCR结构的回弹电压，具体伏安特性见图4。由于SCR结构具有回弹特性，当电源Vcc对地GND的最高峰值电流达到7A时，其对应的钳位电压依然小于10V。
当电源Vcc加负电位，地GND加正电位时：电流优先经过普通二极管D1的正极，电源Vcc对地GND的正向压降可以表示为：Vf＝VfD1，VfD1为普通二极管的压降。
接下去，请参考图5至图18，其为本发明实施例的单向低电容TVS器件的制造方法形成的结构的剖面示意图。更具体地，图5至图18介绍了包含SCR结构的单向低电容TVS器件的形成方法。
在本申请实施例中，所述单向低电容TVS器件的制造方法包括如下步骤：
步骤S10：提供第一导电类型衬底；
步骤S12：形成第一导电类型外延层，所述第一导电类型外延层位于所述第一导电类型衬底上；
步骤S14：形成第一导电类型埋层，所述第一导电类型埋层位于所述第一导电类型外延层中；
步骤S16：形成第二导电类型埋层，所述第二导电类型埋层位于所述第一导电类型埋层上；
步骤S18：形成第二导电类型外延层，所述第二导电类型外延层位于所述第一导电类型外延层上；
步骤S20：形成第一导电类型阱区，所述第一导电类型阱区位于所述第二导电类型外延层中；
步骤S22：形成多个隔离结构，所述多个隔离结构贯穿所述第二导电类型外延层以及所述第一导电类型外延层，所述多个隔离结构将所述第二导电类型外延层分为多个区域，所述多个区域包括第一区域及第二区域，所述多个隔离结构延伸至所述第一导电类型衬底；
步骤S24：形成第二导电类型注入区，所述第二导电类型注入区位于所述第一区域和所述第二区域的阱区部分中；
步骤S26：形成第一导电类型注入区，所述第一导电类型注入区位于所述第二区域的阱区部分和非阱区部分中；
步骤S28：形成多个钨塞结构，所述多个钨塞结构贯穿所述第二导电类型外延层以及第一导电类型外延层，所述多个钨塞结构延伸至所述第一导电类型衬底；
步骤S30：形成第一金属线及第二金属线，所述第一金属线连接所述第一区域中的第二导电类型注入区和所述第二区域的阱区部分中的第一导电类型注入区；所述第二金属线连接所述第二区域的阱区部分中的第一导电类型注入区、所述第二区域的非阱区部分中的第二导电类型注入区以及多个钨塞结构；
步骤S32：将所述第一金属线与电源连接，所述第一导电类型衬底与地连接。
由此，将在所述第一区域内形成普通二极管D1；在所述第二区域内形成第一三极管T1和第二三极管T2以及稳压二极管Z1。具体地，所述第一区域中的第一导电类型外延层和第二导电类型外延层构成普通二极管D1；所述第二区域中的所述第二导电类型外延层、第一导电类型阱区与所述第二区域的非阱区部分中的第一导电类型注入区构成第一三极管T1；所述第二区域中的第一导电类型阱区、第二导电类型外延层与所述第二区域的阱区部分中的第二导电类型注入区构成第二三极管T2；所述第二区域中的第一导电类型埋层和第二导电类型埋层构成稳压二极管Z1。
其中，所述第一导电类型可以为P型，所述第二导电类型为N型；或者，所述第一导电类型可以为N型，所述第二导电类型为P型。在本实施例中，以所述第一导电类型可以为P型，所述第二导电类型为N型作进一步描述。其中，所述P型导电类型可以通过掺杂硼离子或嫁离子等实现，所述N型导电类型可以通过掺杂磷离子或者锑离子等实现。
首先，如图5所示，提供第一导电类型衬底20，在此，也即所述第一导电类型衬底20为P型衬底。在本申请的其他实施例中，所述第一导电类型衬底20也可以为N型衬底。
优选地，所述第一导电类型衬底20的电阻率为0.005Ω.cm～0.008Ω.cm。较佳地，所述第一导电类型衬底20为重掺杂结构，由此可以将所述第一导电类型衬底20之间作为接地GND的电极，而不需要从正面引出接地GND电极，这样不仅可以缩小芯片的尺寸，满足更小体积的封装，而且由此结构延伸的多通道产品也可以适合各种不同的封装形式，另外封装时所述第一导电类型衬底20直接作为接地GND电极引出，可以避免封装时接地的打线，降低封装成本。
接着，如图6所示，在所述第一导电类型衬底20上形成第一导电类型外延层22，所述第一导电类型外延层22为P型外延层，其可通过化学气相淀积工艺生成。在本实施例中，所述第一导电类型外延层为轻掺杂结构，即所述第一导电类型外延层22的掺杂浓度比所述第一导电类型衬底20的掺杂浓度低。优选地，所述第一导电类型外延层22的电阻率为2.0Ω.cm～4.0Ω.cm，厚度为6.0μm～14.0μm。
如图7所示，在所述第一导电类型外延层22中形成第一导电类型埋层24，所述第一导电类型埋层为P型埋层。在本实施例中，所述第一导电类型埋层24为重掺杂结构。具体地，可通过如下工艺形成所述第一导电类型埋层24；在所述第一导电类型外延层22中注入第一导电类型离子，在此为硼离子，所述硼离子的注入剂量为2.0E15-6.0E15；对所述硼离子执行退火工艺，退火工艺的温度为1050℃-1150℃；退火工艺的时间为2.0～6.0h。
在一个优选地实施例中，所述第一导电类型埋层24为轻掺杂结构。具体地，可通过如下工艺形成所述第一导电类型埋层24；在所述第一导电类型外延层22中注入第一导电类型离子，在此为硼离子，所述硼离子的注入剂量为1.0E14-8.0E14；对所述硼离子执行退火工艺，退火工艺的温度为1050℃-1150℃；退火工艺的时间为2.0～6.0h。
如图8所示，在所述第一导电类型埋层24上形成第二导电类型埋层26；所述第二导电类型埋层为N型埋层。在本实施例中，所述第二导电类型埋层26为重掺杂结构。具体地，可通过如下工艺形成所述第二导电类型埋层26；在所述第一导电类型埋层24上注入第一导电类型离子，在此为锑离子，所述磷离子的注入剂量为6.0E15-1.0E16；对所述磷离子执行退火工艺，退火工艺的温度为1100℃-1200℃；退火工艺的时间为2.0～4.0h。
所述第一导电类型埋层24与所述第二导电类型埋层26构成稳压二极管Z1，所述第一导电类型埋层24为重掺杂结构时，稳压二极管Z1为3.3～7.0V的二极管，所述第一导电类型埋层24为轻掺杂结构时，稳压二极管Z1为7.0V～18V的二极管。
如图9所示，在所述第一导电类型外延层22上形成第二导电类型外延层28，所述第二导电类型外延层28为N型外延层，其可通过化学气相淀积工艺生成。在本实施例中，所述第二导电类型外延层为轻掺杂结构，即所述第二导电类型外延层28的掺杂浓度比所述第二导电类型埋层26的掺杂浓度低，从而确保CD1和CT1的低电容特性。优选地，所述第二导电类型外延层28的电阻率为25Ω.cm～35Ω.cm，厚度为6.0μm～12.0μm。
接着，如图10所示，在所述第二导电类型外延层28中形成第一导电类型阱区30，所述第一导电类型阱区30为P型阱区。在本申请实施例中，所述第一导电类型阱区30为重掺杂结构。具体地，可通过如下工艺形成所述第一导电类型阱区30：在所述第二导电类型外延层28中注入第一导电类型离子，在此为硼离子，所述硼离子的注入剂量为1.0E14～1.0E15，对所述硼离子执行退火工艺，退火工艺的温度为1000℃～1500℃；退火工艺的时间为2.0～4.0h。
接着，如图12所示，形成多个隔离结构34，所述多个隔离结构34贯穿所述第二导电类型外延层28以及第一导电类型外延层22，所述多个隔离结构36将所述第二导电类型外延层28分为多个区域，所述多个区域包括第一区域28a和第二区域28b，其中，所述第一区域28a中的第二导电类型外延层与所述第一导电类型外延层22构成普通二极管。在此，所述第一区域28a的第二导电类型外延层与所述第一导电类型外延层22的浓度都很淡，只要对所述普通二极管面积做一定选择，即可确保所述普通二极管的超低电容以及高峰值电流。
在本申请实施例中，形成多个隔离结构34包括：形成多个沟槽32(可相应参考图11)，所述多个沟槽32贯穿所述第二导电类型外延层28以及第一导电类型外延层22(在此，所述多个沟槽32还延伸至第一导电类型衬底20中)，所述多个沟槽32将所述第二导电类型外延层28分为第一区域28a和第二区域28b；在每个沟槽32中填充多晶硅，即可得到多个隔离结构34。
优选地，所述沟槽32的深度为10μm～20μm，宽度为1.5μm～3μm。在本实施例中，采用沟槽进行隔离，不仅工艺简单，还可确保后续形成的各二极管以及各三极管之间没有寄生效应，尤其是多通道的结构，从而提高单向低电容TVS器件的可靠性。
接着，如图13所示，在所述第一区域28a以及第二区域28b的阱区部分中形成第二导电类型注入区，在此，分别为第一区域28a中的第二导电类型注入区36a，第二区域28b的阱区部分的第二导电类型注入区36b。在本申请实施例中，所述第二导电类型注入区为重掺杂结构。所述第二区域28b中的第一导电类型阱区30、第二导电类型外延层28以及所述第二区域28b的阱区部分中的第二导电类型注入区36b形成第二三极管T2。
具体地，通过如下方法在所述第一区域以及第二区域的阱区部分中形成第二导电类型注入区：在所述第一区域28a以及第二区域28b的阱区部分中注入第二导电类型离子，在此为磷离子，所述磷离子的注入剂量为1.0E15～1.0E16，对所述磷离子执行退火工艺，退火工艺的温度为800℃～900℃；退火工艺的时间为30～60min。其中，改退火工艺可以确保形成良好欧姆接触的同时，也形成了第二三极管T2的集电极。
接着，如图14所示，在所述第二区域的非阱区部分和阱区部分中形成第一导电类型注入区，在此，分别为所述第二区域的非阱区部分的第一导电类型注入区38b1，所述第二区域的阱区部分的第一导电类型注入区38b2。所述第二区域28b中的第二导电类型外延层28、第一导电类型阱区30以及所述第二区域28b的非阱区部分中的第一导电类型注入区38b1构成第一三极管T1。
具体地，通过如下方法在所述第二区域的非阱区部分和阱区部分中形成第一导电类型注入区：在所述第二区域28b的阱区部分以及非阱区部分注入第一导电类型离子，在此为硼离子，所述硼离子的注入剂量为1.0E15～1.0E16，对所述硼离子执行退火工艺，退火工艺的温度为800℃～900℃；退火工艺的时间为30～60min。
在本申请实施例中，所述第一导电类型注入区为重掺杂结构。在此，所述第二区域28b的第二导电类型外延层的浓度很淡，只要所述第一导电类型注入区38b1的面积做一定选择，即可确保所述第一三极管T1的超低电容以及高峰值电流。另外，第一三极管T1的eb结与稳压二极管Z1纵向串联，节省面积。
接着，如图16所示，形成多个钨塞结构42，所述多个钨塞结构42贯穿所述第二导电类型外延层28以及第一导电类型外延层22。
在本申请实施例中，形成多个钨塞结构42包括：形成多个凹槽40(可相应参考图15，所述多个凹槽40贯穿所述第二导电类型外延层28以及第一导电类型外延层22(在此，所述多个凹槽40还延伸至第一导电类型衬底20中)，在每个凹槽40中填充钨塞，即可得到多个钨塞结构42。
优选地，所述凹槽40的深度为10μm～20μm，宽度为1.5μm～2μm。在本实施例中，采用钨塞结构42进行电连接，不仅工艺简单，还可确保第二三极管T2的集电极与第一导电类型衬底20相连进而与接地GND连接，而不需要从正面引出接地打线。
接着，如图18所示，形成第一金属线46a和第二金属线46b，所述第一金属线46a连接所述第一三极管T1和普通二极管D1，所述第二金属线46b连接第二三极管T2以及多个钨塞结构42。具体地，可参考图17，在所述第二导电类型外延层28上形成介质层44，所述介质层44露出普通二极管D1的正极、第一三极管T1的集电极、第二三极管T2的集电极；接着，可参考图18，通过蒸发或溅射金属层，形成第一金属线46a和第二金属线46b。通常地，所述金属层的材料为铝，其厚度可以为2.0μm。
在本实施例中，将所述第一金属线46a与电源Vcc连接，所述第一导电类型衬底20与地GND连接。即所述第一导电类型衬底20之间作为接地GND的电极，从而不需要从正面引出接地GND电极，这样不仅可以缩小芯片的尺寸，满足更小体积的封装，另外封装时所述第一导电类型衬底20直接作为接地GND电极引出，可以减少1根金属线，极大降低封装成本。优选地，电源Vcc对地GND的电容可以达到小于0.6pF，最高峰值电流可以达到7A，且最高峰值电流对应的最大钳位电压可以达到小于10V。
进一步地，还可形成钝化层(图18中未示出)。所述钝化层覆盖所述第二导电类型外延层28。通过所述钝化层保护单向低电容TVS器件中的结构，从而提高所述单向低电容TVS器件的质量与可靠性。通常地，所述钝化层的材料为氮化硅，其厚度可以为1.0μm。
请继续参考图18，通过上述单向低电容TVS器件的制造方法形成了如下单向低电容TVS器件，具体包括：
第一导电类型衬底20；
第一导电类型外延层22，所述第一导电类型外延层22形成于所述第一导电类型衬底20上；
第一导电类型埋层24，所述第一导电类型埋层24形成于所述第一导电类型外延层22中；
第二导电类型埋层26，所述第二导电类型埋层26形成于所述第一导电类型埋层24上；
第二导电类型外延层28，所述第二导电类型外延层28形成于所述第一导电类型外延层22上；
第一导电类型阱区30，所述第一导电类型阱区30形成于所述第二导电类型外延层28中；
多个隔离结构34，所述多个隔离结构34贯穿所述第二导电类型外延层28以及所述第一导电类型外延层22，所述多个隔离结构34将所述第二导电类型外延层28分为多个区域，所述多个区域包括第一区域28a和第二区域28b，其中，所述第一区域28a中的第二导电类型外延层28与所述第一导电类型外延层22构成普通二极管；
第二导电类型注入区，所述第二导电类型注入区形成于所述第一区域28a以及第二区域28b的阱区部分中(在此分别为形成于第一区域28a中的第二导电类型注入区36a，第二区域28b的阱区部分的第二导电类型注入区36b)，所述第二区域28b中的第一导电类型阱区30、第二导电类型外延层28以及所述第二区域28b的阱区部分中的第二导电类型注入区36b形成第二三极管T2。
第一导电类型注入区，所述第一导电类型注入区形成于所述第二区域28b的非阱区部分和阱区部分中(在此分别为形成于所述第二区域的非阱区部分的第一导电类型注入区38b1，所述第二区域的阱区部分的第一导电类型注入区38b2)，所述第二区域28b中的第二导电类型外延层28、第一导电类型阱区30以及所述第二区域28b的非阱区部分中的第一导电类型注入区38b1构成第一三极管T1。
多个钨塞结构42，所述多个钨塞结构42贯穿所述第二导电类型外延层28以及第一导电类型外延层22。所述多个钨塞结构42还延伸至第一导电类型衬底20中。
第一金属线46a，所述第一金属线46a连接所述第一区域28a中的第二导电类型注入区36a和所述第二区域28b的非阱区部分中的第一导电类型注入区38b1；第二金属线46b，所述第二金属线46b连接所述第二区域的阱区部分中的第一导电类型注入区38b2、第二导电类型注入区36b以及多个钨塞结构42。即所述第一金属线46a连接所述第一三极管T1和普通二极管D1，所述第二金属线46b连接第二三极管T2以及多个钨塞结构42。
其中，所述第一金属线46a与电源Vcc连接，所述第一导电类型衬底20与地GND连接。
在此，所述第一导电类型衬底20的电阻率为0.005Ω.cm～0.008Ω.cm。所述第一导电类型外延层22的电阻率为2.0Ω.cm～4.0Ω.cm。所述第二导电类型外延层28的电阻率为25Ω.cm～35Ω.cm。所述隔离结构34包括沟槽以及填充所述沟槽的多晶硅。所述钨塞结构42包括凹槽以及填充所述凹槽的钨塞。
综上可见，在本发明实施例提供的单向低电容TVS器件及其制造方法中，通过半导体集成工艺形成单向低电容TVS器件由此可以提高单向低电容TVS器件的可靠性，降低单向低电容TVS器件的体积。进一步地，在单向低电容TVS器件中形成了第一三极管、第二三极管、普通二极管和稳压二极管，其中，所述第一三极管与第二三极管形成SCR结构，普通二极管与SCR结构并联连接在电源与地之间；稳压二极管连接在第一三极管的基极与地之间。相较于现有技术的单向低电容TVS器件能够较大地减小电容，使电源Vcc对地GND的电容可以达到小于0.6pF，最高峰值电流可以达到7A，且最高峰值电流对应的最大钳位电压可以达到小于10V。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (48)
1.一种单向低电容TVS器件，其特征在于，包括：
第一导电类型衬底；
第一导电类型外延层，所述第一导电类型外延层形成于所述第一导电类型衬底上；
第一导电类型埋层，所述第一导电类型埋层形成于所述第一导电类型外延层中；
第二导电类型埋层，所述第二导电类型埋层形成于所述第一导电类型埋层上；
第二导电类型外延层，所述第二导电类型埋层形成于所述第一导电类型外延层上；
第一导电类型阱区，所述第一导电类型阱区形成于所述第二导电类型外延层中；
多个隔离结构，所述多个隔离结构贯穿所述第二导电类型外延层以及所述第一导电类型外延层，所述多个隔离结构将所述第二导电类型外延层分为多个区域，所述多个区域包括第一区域和第二区域，所述多个隔离结构延伸至所述第一导电类型衬底；
第二导电类型注入区，所述第二导电类型注入区形成于所述第一区域以及第二区域的阱区部分中；
第一导电类型注入区，所述第一导电类型注入区形成于所述第二区域的非阱区部分和阱区部分中。
2.根据权利要求1所述的单向低电容TVS器件，其特征在于，还包括：
多个钨塞结构，所述多个钨塞结构贯穿所述第二导电类型外延层以及第一导电类型外延层，所述多个钨塞结构延伸至所述第一导电类型衬底。
3.根据权利要求2所述的单向低电容TVS器件，其特征在于，还包括：
第一金属线，所述第一金属线连接所述第一区域中的第二导电类型注入区和所述第二区域的非阱区部分中的第一导电类型注入区；
第二金属线，所述第二金属线连接所述第二区域的阱区部分中的第一导电类型注入区、第二导电类型注入区以及多个钨塞结构。
4.根据权利要求3所述的单向低电容TVS器件，其特征在于，所述第一金属线与电源连接，所述第一导电类型衬底与地连接。
5.根据权利要求2-4中任一项所述的单向低电容TVS器件，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型；或者，所述第一导电类型为N型，所述第二导电类型为P型。
6.根据权利要求5所述的单向低电容TVS器件，其特征在于，所述第一导电类型衬底为重掺杂结构，所述第一导电类型外延层为轻掺杂结构，所述第一导电类型埋层为重掺杂结构，所述第二导电类型埋层为重掺杂结构，所述第二导电类型外延层为轻掺杂结构，所述第一导电类型阱区为重掺杂结构，所述第二导电类型注入区为重掺杂结构，所述第一导电类型注入区为重掺杂结构。
7.根据权利要求5所述的单向低电容TVS器件，其特征在于，所述第一导电类型衬底为重掺杂结构，所述第一导电类型外延层为轻掺杂结构，所述第一导电类型埋层为轻掺杂结构，所述第二导电类型埋层为重掺杂结构，所述第二导电类型外延层为轻掺杂结构，所述第一导电类型阱区为重掺杂结构，所述第二导电类型注入区为重掺杂结构，所述第一导电类型注入区为重掺杂结构。
8.根据权利要求5所述的单向低电容TVS器件，其特征在于，所述第一导电类型衬底的电阻率为0.005Ω.cm～0.008Ω.cm。
9.根据权利要求5所述的单向低电容TVS器件，其特征在于，所述第一导电类型外延层的电阻率为2.0Ω.cm～4.0Ω.cm，厚度为6.0μm～14.0μm。
10.根据权利要求5所述的单向低电容TVS器件，其特征在于，所述第二导电类型外延层的电阻率为25Ω.cm～35Ω.cm，厚度为6.0μm～12.0μm。
11.根据权利要求6所述的单向低电容TVS器件，其特征在于，所述第一导电类型埋层包括在所述第一导电类型外延层中注入的第一导电类型离子，其中，所述第一导电类型离子的注入剂量为2.0E15-6.0E15。
12.根据权利要求7所述的单向低电容TVS器件，其特征在于，所述第一导电类型埋层包括在所述第一导电类型外延层中注入的第一导电类型离子，其中，所述第一导电类型离子的注入剂量为1.0E14-8.0E14。
13.根据权利要求6或7所述的单向低电容TVS器件，其特征在于，所述第二导电类型埋层包括在所述第一导电类型埋层上注入的第二导电类型离子，所述第二导电类型离子的注入剂量为6.0E15-1.0E16。
14.根据权利要求6或7所述的单向低电容TVS器件，其特征在于，所述第一导电类型阱区包括在所述第二导电类型外延层中注入的第一导电类型离子，所述第一导电类型离子的注入剂量为1.0E14～1.0E15。
15.根据权利要求6或7所述的单向低电容TVS器件，其特征在于，所述隔离结构包括沟槽以及填充沟槽的多晶硅，其中，所述多个沟槽贯穿所述第二导电类型外延层以及第一导电类型外延层，所述多个沟槽延伸至第一导电类型衬底中，所述多个沟槽将所述第二导电类型外延层分为第一区域和第二区域。
16.根据权利要求15所述的单向低电容TVS器件，其特征在于，所述沟槽的深度为10μm～20μm，宽度为1.5μm～3μm。
17.根据权利要求6或7所述的单向低电容TVS器件，其特征在于，所述第二导电类型注入区包括在所述第一区域以及第二区域的阱区部分中注入的第二导电类型离子，所述第二导电类型离子的注入剂量为1.0E15～1.0E16。
18.根据权利要求6或7所述的单向低电容TVS器件，其特征在于，所述第一导电类型注入区包括在所述第二区域的非阱区部分和阱区部分中注入的第一导电类型离子，所述第一导电类型离子的注入剂量为1.0E15～1.0E16。
19.根据权利要求6或7所述的单向低电容TVS器件，其特征在于，所述钨塞包括多个凹槽以及填充凹槽的钨塞，其中，所述多个凹槽贯穿所述第二导电类型外延层以及第一导电类型外延层，所述多个凹槽延伸至第一导电类型衬底中，所述多个凹槽将所述第二导电类型外延层分为第一区域和第二区域。
20.根据权利要求19所述的单向低电容TVS器件，其特征在于，所述凹槽的深度为10μm～20μm，宽度为1.5μm～2μm。
21.根据权利要求1-4中任一项所述的单向低电容TVS器件，其特征在于，所述第一区域中的第二导电类型外延层与所述第一导电类型外延层构成普通二极管；所述第二区域中的所述第一导电类型埋层与所述第二导电类型埋层构成稳压二极管；所述第二区域中的第二导电类型外延层、第一导电类型阱区以及所述第二区域的非阱区部分中的第一导电类型注入区构成第一三极管；所述第二区域中的第一导电类型阱区和第二导电类型外延层以及所述第二区域的阱区部分中的第二导电类型注入区形成第二三极管。
22.根据权利要求21所述的单向低电容TVS器件，其特征在于，当电源加正电位，地加负电位时，所述电源对所述地的反向击穿电压为：VBR＝VebfT1+VZ1，其中，VBR为所述电源对所述地的反向击穿电压；VebfT1为第一三极管的反向电压，VZ1为稳压二极管的电压。
23.根据权利要求21所述的单向低电容TVS器件，其特征在于，当电源加正电位，地加负电位时，所述电源对所述地的反向击穿电压为：VBR＝Vsb，其中，VBR为所述电源对所述地的反向击穿电压；Vsb为第一三极管与第二三极管形成的SCR结构的回弹电压。
24.根据权利要求21所述的单向低电容TVS器件，其特征在于，当电源加负电位，地加正电位时，所述电源对所述地的正向压降为Vf＝VfD1，其中，Vf为所述电源对所述地的正向压降，VfD1为普通二极管的压降。
25.一种单向低电容TVS器件的制造方法，其特征在于，包括：
提供第一导电类型衬底；
形成第一导电类型外延层，所述第一导电类型外延层位于所述第一导电类型衬底上；
形成第一导电类型埋层，所述第一导电类型埋层位于所述第一导电类型外延层中；
形成第二导电类型埋层，所述第二导电类型埋层位于所述第一导电类型埋层上；
形成第二导电类型外延层，所述第二导电类型外延层位于所述第一导电类型外延层上；
形成第一导电类型阱区，所述第一导电类型阱区位于所述第二导电类型外延层中；
形成多个隔离结构，所述多个隔离结构贯穿所述第二导电类型外延层以及第一导电类型外延层，所述多个隔离结构将所述第二导电类型外延层分为多个区域，所述多个区域包括第一区域及第二区域，所述多个隔离结构延伸至所述第一导电类型衬底；
形成第二导电类型注入区，所述第二导电类型注入区位于所述第一区域和所述第二区域中的阱区部分；
形成第一导电类型注入区，所述第一导电类型注入区位于所述第二区域中阱区部分和非阱区部分。
26.根据权利要求25所述的单向低电容TVS器件的制造方法，其特征在于，还包括：
形成多个钨塞结构，所述多个钨塞结构贯穿所述第二导电类型外延层以及第一导电类型外延层，所述多个钨塞结构延伸至所述第一导电类型衬底。
27.根据权利要求26所述的单向低电容TVS器件的制造方法，其特征在于，还包括：
形成第一金属线及第二金属线，所述第一金属线连接所述第一区域中的第二导电类型注入区和所述第二区域的阱区部分中的第一导电类型注入区；所述第二金属线连接所述第二区域的阱区部分中的第一导电类型注入区、所述第二区域的非阱区部分中的第二导电类型注入区以及多个钨塞结构。
28.根据权利要求27所述的单向低电容TVS器件的制造方法，其特征在于，还包括：
将所述第一金属线与电源连接，所述第一导电类型衬底与地连接。
29.根据权利要求25-28中任一项所述的单向低电容TVS器件的制造方法，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型；或者，所述第一导电类型为N型，所述第二导电类型为P型。
30.根据权利要求29所述的单向低电容TVS器件的制造方法，其特征在于，所述第一导电类型衬底为重掺杂结构，所述第一导电类型外延层为轻掺杂结构，所述第一导电类型埋层为重掺杂结构，所述第二导电类型埋层为重掺杂结构，所述第二导电类型外延层为轻掺杂结构，所述第一导电类型阱区为重掺杂结构，所述第二导电类型注入区为重掺杂结构，所述第一导电类型注入区为重掺杂结构。
31.根据权利要求29所述的单向低电容TVS器件的制造方法，其特征在于，所述第一导电类型衬底为重掺杂结构，所述第一导电类型外延层为轻掺杂结构，所述第一导电类型埋层为轻掺杂结构，所述第二导电类型埋层为重掺杂结构，所述第二导电类型外延层为轻掺杂结构，所述第一导电类型阱区为重掺杂结构，所述第二导电类型注入区为重掺杂结构，所述第一导电类型注入区为重掺杂结构。
32.根据权利要求29所述的单向低电容TVS器件的制造方法，其特征在于，所述第一导电类型衬底的电阻率为0.005Ω.cm～0.008Ω.cm。
33.根据权利要求29所述的单向低电容TVS器件的制造方法，其特征在于，所述第一导电类型外延层的电阻率为2.0Ω.cm～4.0Ω.cm，厚度为6.0μm～14.0μm。
34.根据权利要求29所述的单向低电容TVS器件的制造方法，其特征在于，所述第二导电类型外延层的电阻率为25Ω.cm～35Ω.cm，厚度为6.0μm～12.0μm。
35.根据权利要求30所述的单向低电容TVS器件的制造方法，其特征在于，形成第一导电类型埋层包括：
在所述第一导电类型外延层中注入第一导电类型离子，所述第一导电类型离子的注入剂量为2.0E15-6.0E15；
对所述第一导电类型离子执行退火工艺，退火工艺的温度为1050℃-1150℃；退火工艺的时间为2.0～6.0h。
36.根据权利要求31所述的单向低电容TVS器件的制造方法，其特征在于，形成第一导电类型埋层包括：
在所述第一导电类型外延层中注入第一导电类型离子，所述第一导电类型离子的注入剂量为1.0E14-8.0E14；
对所述第一导电类型离子执行退火工艺，退火工艺的温度为1050℃-1150℃；退火工艺的时间为2.0～6.0h。
37.根据权利要求30或31所述的单向低电容TVS器件的制造方法，其特征在于，形成第二导电类型埋层包括：
在所述第一导电类型埋层上注入第二导电类型离子，所述第二导电类型离子的注入剂量为6.0E15-1.0E16；
对所述第二导电类型离子执行退火工艺，退火工艺的温度为1100℃-1200℃；退火工艺的时间为2.0～6.0h。
38.根据权利要求30或31所述的单向低电容TVS器件的制造方法，其特征在于，形成第一导电类型阱区包括：
在所述第二导电类型外延层中注入第一导电类型离子，所述第一导电类型离子的注入剂量为1.0E14～1.0E15；
对所述第一导电类型离子执行退火工艺，退火工艺的温度为1000℃～1500℃；退火工艺的时间为2.0～4.0h。
39.根据权利要求30或31所述的单向低电容TVS器件的制造方法，其特征在于，形成多个隔离结构包括：
形成多个沟槽，所述多个沟槽贯穿所述第二导电类型外延层以及第一导电类型外延层，所述多个沟槽延伸至第一导电类型衬底中，所述多个沟槽将所述第二导电类型外延层分为第一区域和第二区域；
在每个沟槽中填充多晶硅。
40.根据权利要求39所述的单向低电容TVS器件的制造方法，其特征在于，所述沟槽的深度为10μm～20μm，宽度为1.5μm～3μm。
41.根据权利要求30或31所述的单向低电容TVS器件的制造方法，其特征在于，形成第二导电类型注入区包括：
在所述第一区域以及第二区域的阱区部分中注入第二导电类型离子，所述第二导电类型离子的注入剂量为1.0E15～1.0E16；
对所述第二导电类型离子执行退火工艺，退火工艺的温度为800℃～900℃；退火工艺的时间为30～60min。
42.根据权利要求30或31所述的单向低电容TVS器件的制造方法，其特征在于，形成第一导电类型注入区包括：
在所述第二区域的非阱区部分和阱区部分中注入第一导电类型离子，所述第一导电类型离子的注入剂量为1.0E15～1.0E16；
对所述第一导电类型离子执行退火工艺，退火工艺的温度为800℃～900℃；退火工艺的时间为30～60min。
43.根据权利要求30或31所述的单向低电容TVS器件的制造方法，其特征在于，形成多个钨塞结构包括：
形成多个凹槽，所述多个凹槽贯穿所述第二导电类型外延层以及第一导电类型外延层，所述多个凹槽延伸至第一导电类型衬底中，所述多个凹槽将所述第二导电类型外延层分为第一区域和第二区域；
在每个凹槽中填充钨塞。
44.根据权利要求43所述的单向低电容TVS器件的制造方法，其特征在于，所述凹槽的深度为10μm～20μm，宽度为1.5μm～2μm。
45.根据权利要求25-28中任一项所述的单向低电容TVS器件的制造方法，其特征在于，所述第一区域中的第二导电类型外延层与所述第一导电类型外延层构成普通二极管；所述第二区域中的所述第一导电类型埋层与所述第二导电类型埋层构成稳压二极管；所述第二区域中的第二导电类型外延层、第一导电类型阱区以及所述第二区域的非阱区部分中的第一导电类型注入区构成第一三极管；所述第二区域中的第一导电类型阱区和第二导电类型外延层以及所述第二区域的阱区部分中的第二导电类型注入区形成第二三极管。
46.根据权利要求45所述的单向低电容TVS器件的制造方法，其特征在于，当所述电源加正电位，所述地加负电位时，所述电源对所述地的反向击穿电压为：VBR＝VebfT1+VZ1，其中，VBR为所述电源对所述地的反向击穿电压；VebfT1为第一三极管的反向电压，VZ1为稳压二极管的电压。
47.根据权利要求45所述的单向低电容TVS器件的制造方法，其特征在于，当所述电源加正电位，所述地加负电位时，所述电源对所述地的反向击穿电压为：VBR＝Vsb，其中，VBR为所述电源对所述地的反向击穿电压；Vsb为第一三极管与第二三极管形成的SCR结构的回弹电压。
48.根据权利要求45所述的单向低电容TVS器件的制造方法，其特征在于，当所述电源加负电位，所述地加正电位时，所述电源对所述地的正向压降为Vf＝VfD1，其中，Vf为所述电源对所述地的正向压降，VfD1为普通二极管的压降。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711480250.XA CN108109998B (zh) | 2017-12-29 | 2017-12-29 | 单向低电容tvs器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711480250.XA CN108109998B (zh) | 2017-12-29 | 2017-12-29 | 单向低电容tvs器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108109998A CN108109998A (zh) | 2018-06-01 |
| CN108109998B true CN108109998B (zh) | 2023-06-16 |
Family
ID=62214967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711480250.XA Active CN108109998B (zh) | 2017-12-29 | 2017-12-29 | 单向低电容tvs器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108109998B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109346465B (zh) * | 2018-11-14 | 2023-11-14 | 无锡欣昱微电子有限公司 | 一种低箝位保护器件结构及其制作方法 |
| TWI732426B (zh) * | 2020-01-17 | 2021-07-01 | 台灣茂矽電子股份有限公司 | 瞬態電壓抑制二極體結構及其製造方法 |
| CN113140611A (zh) * | 2020-01-17 | 2021-07-20 | 台湾茂矽电子股份有限公司 | 瞬态电压抑制二极管结构及其制造方法 |
| CN111524885B (zh) * | 2020-05-27 | 2024-05-14 | 捷捷半导体有限公司 | 一种功率集成电路芯片及其制作方法 |
| CN113257807B (zh) * | 2021-07-01 | 2021-09-24 | 江苏应能微电子有限公司 | 一种低电容双向瞬态电压抑制器结构及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101853853A (zh) * | 2009-03-31 | 2010-10-06 | 万国半导体有限公司 | 带有低电容和正向电压降以及耗尽的半导体控制整流器作为控向二极管的瞬态电压抑制器 |
| CN103367393A (zh) * | 2012-03-28 | 2013-10-23 | 上海华虹Nec电子有限公司 | 瞬态电压抑制器件及制造工艺方法 |
| US9583586B1 (en) * | 2015-12-22 | 2017-02-28 | Alpha And Omega Semiconductor Incorporated | Transient voltage suppressor (TVS) with reduced breakdown voltage |
| CN107170738A (zh) * | 2017-05-22 | 2017-09-15 | 安徽富芯微电子有限公司 | 一种低电容单向tvs器件及其制造方法 |
| CN208111440U (zh) * | 2017-12-29 | 2018-11-16 | 杭州士兰集成电路有限公司 | 单向低电容tvs器件 |
-
2017
- 2017-12-29 CN CN201711480250.XA patent/CN108109998B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101853853A (zh) * | 2009-03-31 | 2010-10-06 | 万国半导体有限公司 | 带有低电容和正向电压降以及耗尽的半导体控制整流器作为控向二极管的瞬态电压抑制器 |
| CN103367393A (zh) * | 2012-03-28 | 2013-10-23 | 上海华虹Nec电子有限公司 | 瞬态电压抑制器件及制造工艺方法 |
| US9583586B1 (en) * | 2015-12-22 | 2017-02-28 | Alpha And Omega Semiconductor Incorporated | Transient voltage suppressor (TVS) with reduced breakdown voltage |
| CN107170738A (zh) * | 2017-05-22 | 2017-09-15 | 安徽富芯微电子有限公司 | 一种低电容单向tvs器件及其制造方法 |
| CN208111440U (zh) * | 2017-12-29 | 2018-11-16 | 杭州士兰集成电路有限公司 | 单向低电容tvs器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108109998A (zh) | 2018-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108109998B (zh) | 单向低电容tvs器件及其制造方法 | |
| US9911728B2 (en) | Transient voltage suppressor (TVS) with reduced breakdown voltage | |
| US9837516B2 (en) | Bi-directional punch-through semiconductor device and manufacturing method thereof | |
| US9520488B2 (en) | Silicon-controlled rectifier electrostatic discharge protection device and method for forming the same | |
| US10128227B2 (en) | ESD protection device and method for manufacturing the same | |
| US9391061B2 (en) | Uni-directional transient voltage suppressor (TVS) | |
| CN106129058B (zh) | 沟槽引出集成型低压双向瞬时电压抑制器及其制造方法 | |
| US20200243504A1 (en) | Rectification device having a forward pn junction and a reverse schottky barrier formed in an epitaxial semiconductor layer formed over a semiconductor substrate | |
| CN105261616A (zh) | 瞬态电压抑制器及其制造方法 | |
| TW201044541A (en) | Transient voltage suppressor having symmetrical breakdown voltages | |
| US10692852B2 (en) | Silicon-controlled rectifiers with wells laterally isolated by trench isolation regions | |
| JP2014096590A (ja) | 保護デバイスおよび関連する作製方法 | |
| US20200266303A1 (en) | Semiconductor device | |
| US7859010B2 (en) | Bi-directional semiconductor ESD protection device | |
| CN105185782A (zh) | 容性二极管组件及其制造方法 | |
| CN108198810B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN208189590U (zh) | 单向低电容tvs器件 | |
| CN208111441U (zh) | 双向低电容tvs器件 | |
| KR20230120569A (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
| CN108110000B (zh) | 单向低电容tvs器件及其制造方法 | |
| CN208111440U (zh) | 单向低电容tvs器件 | |
| CN108321185B (zh) | 双向低电容tvs器件及其制造方法 | |
| CN108198811B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN108198812B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN106783844B (zh) | 单向低电容tvs器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |