CN104067376A - 薄膜电容和齐纳二极管的复合电子部件及其制造方法 - Google Patents
薄膜电容和齐纳二极管的复合电子部件及其制造方法 Download PDFInfo
- Publication number
- CN104067376A CN104067376A CN201480000577.0A CN201480000577A CN104067376A CN 104067376 A CN104067376 A CN 104067376A CN 201480000577 A CN201480000577 A CN 201480000577A CN 104067376 A CN104067376 A CN 104067376A
- Authority
- CN
- China
- Prior art keywords
- layer
- thin
- substrate
- film capacitor
- zener diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 84
- 239000003990 capacitor Substances 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000002131 composite material Substances 0.000 title abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims description 36
- 239000010408 film Substances 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 10
- 239000007772 electrode material Substances 0.000 claims description 7
- 229910000510 noble metal Inorganic materials 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 153
- 238000000605 extraction Methods 0.000 description 32
- 239000004642 Polyimide Substances 0.000 description 24
- 229920001721 polyimide Polymers 0.000 description 24
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 19
- 229910004298 SiO 2 Inorganic materials 0.000 description 18
- 238000009792 diffusion process Methods 0.000 description 13
- 239000011241 protective layer Substances 0.000 description 12
- 239000012535 impurity Substances 0.000 description 11
- 239000012298 atmosphere Substances 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 238000003825 pressing Methods 0.000 description 6
- 239000002994 raw material Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 230000012010 growth Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 229910052788 barium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
复合电子部件(100)的特征在于：具备由Si基板(1)、薄膜电容(8)、Si基板(1)和半导体薄膜层(13)构成的齐纳二极管(14)，Si基板(1)的载流子浓度比半导体薄膜层(13)的载流子浓度小。
Description
技术领域
本发明涉及在Si基板上形成有薄膜电容和齐纳二极管的薄膜电容和齐纳二极管的复合电子部件。
另外，本发明涉及上述薄膜电容与齐纳二极管的复合电子部件的制造方法。
背景技术
以往，由在Si基板上层叠由贵金属电极材料或导电性氧化物材料构成的电极层和由钙钛矿型介电材料构成的电介体而成的薄膜电容作为小型、大容量的电容而被广泛地使用。
例如，在专利文献1(日本专利第4525947号公报)中公开了一种在Si基板上层叠由Pt构成的下部电极层、由钛酸锶钡((Ba，Sr)TiO3；以下称为“BST”)构成的电介体和由Pt构成的上部电极层的薄膜电容。
该专利文献1所公开的以往的薄膜电容例如通过以下的工序制造。
首先，准备在表面形成了SiO2膜的Si基板。
接下来，在Si基板的SiO2膜上依次形成贴近层、由Pt构成的下部电极层、由结晶性BST构成的电介体、由Pt构成的上部电极层。
然后，根据需要，在上部电极层上形成阻挡层、保护层。
接下来，为了提高由BST构成的电介体的结晶性并提升介电常数，进行热处理。热处理是通过在氧气气氛中以750℃以上例如850℃的温度加热30分钟而进行的。
另外，作为其他的电子部件，在具有n型或p型导电性的Si基板上形成具有相反导电性的半导体层而成的齐纳二极管被广泛地应用于恒压电路、静电防护等。
例如，在专利文献2(日本专利第3981324号公报)公开了一种在p型杂质浓度高的Si基板的表面形成n型半导体层并在该n型半导体层的表面形成p型扩散区域的齐纳二极管。
该专利文献2所公开的以往的齐纳二极管例如通过以下的工序制造。
首先，例如准备p型杂质浓度高的Si基板。
然后，对该p型杂质浓度高的Si基板实施p－n扩散接合工序。具体而言，首先在p型杂质浓度高的Si基板的表面，使可得到所期望的齐纳电压的杂质浓度的n型半导体层外延生长。接下来，在n型半导体层表面通过使硼等杂质元素扩散，而形成由规定数量及形状构成的p型扩散区域。
接下来，通过在形成有p型扩散区域的n型半导体层的p型扩散区域的表面蒸镀Al等金属膜并进行图案化，形成电极、布线。
专利文献1：日本专利第4525947号公报
专利文献2：日本专利第3981324号公报
随着电子设备、电气设备等的小型轻量化，在这些设备所使用的电子部件中，也谋求小型轻量化、多个电子部件的复合化。在上述的薄膜电容、齐纳二极管中也是，如果能够使两者复合化，则能够削减设备所使用的电子部件的个数，能够削减对设备的安装空间，所以非常优选。
然而，在欲将上述的薄膜电容和齐纳二极管构成于单个Si基板上的情况下，存在以下那样的问题。即，在上述的薄膜电容的制造方法中，存在为了提高由BST构成的电介体的结晶性并提升介电常数而在氧气气氛中以750℃以上例如850℃的温度进行热处理的工序。另外，在上述的齐纳二极管的制造方法中，存在在p型杂质浓度高的Si基板的表面使n型半导体层外延生长的工序、在n型半导体层的表面使硼等杂质元素扩散的工序。这些外延生长、杂质元素的扩散等通常在非氧气气氛中、在1000℃左右的高温度下进行。另外，这些工序是需要高成本的工序。
当在单个Si基板上形成薄膜电容和齐纳二极管时，如果先形成薄膜电容而后形成齐纳二极管，则存在根据在形成齐纳二极管时的外延生长、杂质元素扩散的高温度、气氛的不同，而导致先形成的薄膜电容劣化的问题。相反，如果先形成齐纳二极管而后形成薄膜电容，则存在因在形成薄膜电容时的热处理工序中氧气气氛中超过750℃的高温，而导致构成先形成的齐纳二极管的半导体材料、电极材料氧化、扩散，进而齐纳二极管功能劣化、功能不全的问题。即，不管以哪样的顺序来形成薄膜电容和齐纳二极管，都会存在在形成之后的电子部件时，先形成的电子部件劣化的问题。
发明内容
本发明是为了解决上述以往的技术问题而完成的。作为其技术方案，本发明的薄膜电容和齐纳二极管的复合电子部件具备：Si基板，其具有n型或p型导电性，由单晶体或多晶体构成；电极层，其形成在Si基板上，由贵金属电极材料或导电性氧化物材料构成；薄膜电容，其通过由钙钛矿型介电材料构成的电介体层叠而成；以及齐纳二极管，其形成在Si基板上的与形成薄膜电容的区域不同的区域，由具有与Si基板相反的导电性的半导体薄膜层构成，与Si基板形成p－n结，所述薄膜电容和齐纳二极管的复合电子部件的特征在于，Si基板的载流子浓度比半导体薄膜层的载流子浓度小。
另外，本发明的薄膜电容和齐纳二极管的复合电子部件的制造方法的特征在于，依次具备：准备具有n型或p型导电性的由单晶体或多晶体构成的Si基板的工序；在Si基板上层叠由贵金属电极材料或导电性氧化物材料构成的电极层和由钙钛矿型介电材料构成的电介体来形成薄膜电容的工序；对薄膜电容进行热处理的工序；以及在Si基板上的与形成有薄膜电容的区域不同的区域，形成具有与Si基板相反的导电性的半导体薄膜层，来形成与Si基板形成p－n结的齐纳二极管的工序，Si基板的载流子浓度比半导体薄膜层的载流子浓度小。
根据本发明的薄膜电容和齐纳二极管的复合电子部件的结构，齐纳二极管由Si基板和半导体薄膜层构成，所以不使用高温且高成本的p－n扩散接合工序，即不使用使半导体层外延生长的工序、在半导体层的表面扩散硼等杂质元素的工序就能在Si基板上形成齐纳二极管。因此，如果在Si基板上先形成薄膜电容而后形成齐纳二极管，能够不使薄膜电容和齐纳二极管这双方劣化地制造薄膜电容与齐纳二极管的复合电子部件。
另外，在本发明的薄膜电容与齐纳二极管的复合电子部件中，齐纳二极管由Si基板和半导体薄膜构成，并且Si基板的载流子浓度比半导体薄膜的载流子浓度小，作为齐纳特性起源的电子雪崩主要在Si基板侧产生，所以能够得到与使用p－n扩散接合工序制造出的以往的齐纳二极管同等水平的特性。即，认为在电子雪崩不在Si基板侧而主要在半导体薄膜侧产生的情况下，ESD(Electro－Static Discharge：静电放电)保护功能降低，但根据本发明不会产生那样的问题。
另外，根据本发明的薄膜电容与齐纳二极管的复合电子部件的制造方法，在形成薄膜电容并对薄膜电容进行热处理之后，利用不经过基于高温度的工序的工序来形成齐纳二极管，所以能够不使薄膜电容和齐纳二极管这双方劣化地制造薄膜电容与齐纳二极管的复合电子部件。
附图说明
图1是表示本发明的第1实施方式所涉及的薄膜电容和齐纳二极管的复合电子部件100的俯视图。
图2是表示图1的X－X部分的复合电子部件100的截面图。
图3是表示图1的Y－Y部分的复合电子部件100的截面图。
图4是复合电子部件100的等效电路图。
图5是表示在复合电子部件100的制造方法中所实施的工序的截面图。图5的(A)和图5的(B)表示复合电子部件100的不同截面。(以下的图6～13也具有图(A)和图(B)，同样地也分别表示复合电子部件100的不同截面。)
图6是图5的延续，是表示在复合电子部件100的制造方法中所实施的工序的截面图。
图7是图6的延续，是表示在复合电子部件100的制造方法中所实施的工序的截面图。
图8是图7的延续，是表示在复合电子部件100的制造方法中所实施的工序的截面图。
图9是图8的延续，是表示在复合电子部件100的制造方法中所实施的工序的截面图。
图10是图9的延续，是表示在复合电子部件100的制造方法中所实施的工序的截面图。
图11是图10的延续，是表示在复合电子部件100的制造方法中所实施的工序的截面图。
图12是图11的延续，是表示在复合电子部件100的制造方法中所实施的工序的截面图。
图13是图12的延续，是表示在复合电子部件100的制造方法中所实施的工序的截面图。
图14是表示本发明的第2实施方式所涉及的薄膜电容和齐纳二极管的复合电子部件200的截面图。图14的(A)和图14的(B)表示复合电子部件200的不同截面。
图15是复合电子部件200的等效电路图。
具体实施方式
以下，参照附图对用于实施本发明的方式进行说明。
[第1实施方式]
图1～4表示本发明的第1实施方式所涉及的薄膜电容和齐纳二极管的复合电子部件100。但是，图1是复合电子部件100的俯视图。图2是表示图1的X－X部分的复合电子部件100的截面图。图3是表示图1的Y－Y部分的复合电子部件100的截面图。图4是复合电子部件100的等效电路图。
复合电子部件100具备p型Si单晶体基板1。作为p型Si单晶体基板1例如使用掺B、载流子浓度为5E16cm-3的基板。
在p型Si单晶体基板1上形成有第一SiO2层2。第一SiO2层2例如通过热氧化法形成。
在p型Si单晶体基板1的不同区域形成有薄膜电容8和齐纳二极管14。
薄膜电容8形成在p型Si单晶体基板1上所形成的第一SiO2层2上。薄膜电容8由从下起依次层叠由BST构成的贴近层3、由Pt构成的下部电极层4、由BST构成的电介体5、由Pt构成的上部电极层6、由BST构成的保护层7而成的结构构成。这之中，下部电极层4、电介体5、上部电极层6作为电容发挥作用。贴近层3、下部电极层4、电介体5的俯视大小比上部电极层6、保护层7的俯视大小大，且在沿垂直方向透视复合部件100的情况下，上部电极层6、保护层7被形成的区域包含在贴近层3、下部电极层4、电介体5被形成的区域内。
齐纳二极管14由p型Si单晶体基板1和与其接触形成的由n型ZnO半导体构成的半导体薄膜层13构成。
在形成在p型Si单晶体基板1的薄膜电容8和齐纳二极管14上，除了上述第一SiO2层2之外，从下起还依次层叠有第二SiO2层9、第一聚酰亚胺层10以及第二聚酰亚胺层17。在这些层叠体形成有以下的开口11a～11d。
形成有贯通第一聚酰亚胺层10、第二SiO2层9、薄膜电容8的保护层7而直至薄膜电容8的上部电极层6的开口11a。
形成有贯通第一聚酰亚胺层10、第二SiO2层9、薄膜电容8的电介体5而直至薄膜电容8的下部电极层4的开口11b。
形成有贯通第一聚酰亚胺层10、第二SiO2层9、第二SiO2层2而直至p型Si单晶体基板1的2个开口11c、11d。
在开口11c的内部形成有上述齐纳二极管14的由n型ZnO半导体构成的半导体薄膜层13。半导体薄膜层13与p型Si单晶体基板1接触。
在开口11d的内部形成有例如由Ti层、Au层这2层结构构成的引出电极12。引出电极12与p型Si单晶体基板1接触。其中，在图2等中，为了便于观察，而将引出电极12表示成1层。
在第一聚酰亚胺层10上分别形成有由规定的图案形状构成的引出电极15、16。引出电极15也形成在开口11a的内部，与薄膜电容8的上部电极层6连接。另外，引出电极15也形成在开口11c的内部，与半导体薄膜层13连接。引出电极16也形成在开口11b的内部，与薄膜电容8的下部电极层4连接。另外，引出电极16也形成在开口11d的内部，与引出电极12连接。引出电极15、16例如由Ti层、Cu层这2层结构构成。其中，在图2、图3等中，为了便于观察，而分别将引出电极15、16表示成1层。
在形成了引出电极15、16的第一聚酰亚胺层10上所层叠的第二聚酰亚胺层17形成有开口17a、17b，引出电极15从开口17a露出，引出电极16从开口17a露出。
而且，在从开口17a露出的引出电极15上形成有端子电极18，在从开口17b露出的引出电极16上形成有端子电极19。端子电极18、19例如通过无电解镀敷法形成，例如由Ni层、Au层这2层结构构成。其中，在图2等中，为了便于观察，而分别将端子电极18、19表示成1层。
如图4所示，由以上结构构成的本发明的第1实施方式所涉及的薄膜电容和齐纳二极管的复合电子部件100，在端子电极18与端子电极19之间，具有薄膜电容8和齐纳二极管14并联连接的等效电路。
接下来，参照图5～13对本发明的第1实施方式所涉及的薄膜电容与齐纳二极管的复合电子部件100的制造方法的一个例子进行说明。其中，各图分别具有(A)和(B)，(A)和(B)表示制造工序中的同一时刻的复合电子部件100的不同截面。即，(A)表示与图1的复合电子部件100的X－X部分相对应的截面。(B)表示与图1的复合电子部件100的Y－Y部分相对应的截面。
首先，如图5所示，准备p型Si单晶体基板1，并在p型Si单晶体基板1上通过热氧化法形成第一SiO2层2。作为p型Si单晶体基板1，例如使用掺B、载流子浓度为5E16cm-3的基板。第一SiO2层2的厚度例如为700nm。
接下来，如图6所示，在第一SiO2层2上依次形成由BST构成的贴近层3、由Pt构成的下部电极层4、由BST构成的电介体5、由Pt构成的上部电极层6、由BST构成的保护层7。
由BST构成的贴近层3例如通过如下方法形成：在第一SiO2层2上旋转涂敷摩尔比为Ba：Sr：Ti＝7：3：10的MOD(Metal OrganicDecomposition：金属有机分解)原料，并在使该原料干燥后，在氧气气氛中以650℃进行30分钟的高温升温热处理。贴近层3的厚度例如为50nm。
下部电极层4例如通过用溅射法将Pt成膜而形成。下部电极层4的厚度例如为200nm。
由BST构成的电介体5例如通过如下方法形成：旋转涂敷摩尔比为Ba：Sr：Ti＝7：3：10的MOD原料，并在使该原料干燥之后，在氧气气氛中以650℃进行10分钟的高温升温热处理。电介体5的厚度例如为100nm。
上部电极层6例如通过用溅射法将Pt成膜而形成。上部电极层6的厚度例如为200nm。
由BST构成的保护层7例如通过如下方法形成：旋转涂敷摩尔比为Ba：Sr：Ti＝7：3：10的MOD原料，并在使该原料干燥之后，在氧气气氛中以650℃进行60分钟的高温升温热处理。保护层7的厚度例如为100nm。
接下来，如图7所示，使用光刻工艺和离子铣削法对保护层7和上部电极层6进行加工，然后，同样使用光刻工艺和离子铣削法对电介体5和下部电极层4和贴近层3进行加工。其结果，在p型Si单晶体基板1上所形成的第一SiO2膜2上形成薄膜电容8。
然后，为了提高薄膜电容8的由BST构成的电介体5的结晶性而提升介电常数，在氧气气氛中以850℃进行30分钟的热处理。
接下来，如图8所示，在形成了薄膜电容8的p型Si单晶体基板1的第一SiO2层2上形成第二SiO2层9。第二SiO2层9具有保护层和绝缘层的功能。第二SiO2层9例如通过溅射法形成。第二SiO2层9的厚度例如为1000nm。
然后，同样如图8所示，在第二SiO2层9上涂敷光敏性聚酰亚胺，进行曝光、显影，例如在氮气气氛中以320℃进行固化，从而形成由所期望的图案形状构成的第一聚酰亚胺层10。第一聚酰亚胺层10的厚度例如为6000nm。
接下来，如图9所示，将第一聚酰亚胺层10作为掩模，使用RIE(反应离子蚀刻)法，对薄膜电容8部分的第二SiO2层9和保护层7进行加工，形成直至上部电极层6的开口11a和直至下部电极层4的开口11b。另外，将第一聚酰亚胺层10作为掩模，使用RIE法，对薄膜电容8以外的部分的第二SiO2层9和热氧化第二SiO2层2进行加工，形成直至p型Si单晶体基板1的开口11c和开口11d。
接下来，如图10所示，在开口11d形成直至p型Si单晶体基板1的齐纳二极管用的引出电极12。引出电极12例如通过使用提离法而形成20nm的Ti层、500nm的Au层这2层结构。其中，在图10(A)等中，为了便于观察，而将引出电极12表示成1层。
接下来，如图11所示，在开口11d形成直至p型Si单晶体基板1的半导体薄膜层13。具体而言，首先例如在通过溅射装置进行p型Si单晶体基板1侧的离子轰击处理之后，形成n型ZnO半导体薄膜。溅射条件例如为：基板温度为25℃、Ar/O2气体比为99.5/0.5、RF功率为300W(ZnO陶瓷门使用)。半导体薄膜层13的厚度例如为500nm。这之后，通过光刻工艺和干法刻蚀，除去第一聚酰亚胺层10上的不需要的n型ZnO半导体薄膜。由p型Si单晶体基板1和由n型ZnO半导体构成的半导体薄膜层13构成齐纳二极管14。
接下来，如图12所示，形成引出电极15、16。引出电极15形成在第一聚酰亚胺层10上、在开口11c内形成的半导体薄膜层13上以及直至上部电极层6的开口11a内。引出电极16形成在第一聚酰亚胺层10上、在开口11d内形成的引出电极12上以及直至下部电极层4的开口11b内。具体而言，引出电极15、16例如通过溅射装置形成100nm的Ti层、1000nm的Cu层这2层结构，并利用光刻工艺和干法刻蚀，对形成在第一聚酰亚胺层10上的Cu层及Ti层进行图案化而形成。其中，在图12的(A)、(B)等中，为了便于观察，分别将引出电极15、16表示成1层。
接下来，如图13所示，在形成了引出电极15、16的第一聚酰亚胺层10上涂敷光敏性聚酰亚胺，并进行曝光、显影，例如在氮气气氛中以320℃进行固化，从而形成由所希望的形状构成的第二聚酰亚胺层17。第二聚酰亚胺层16的厚度例如为6000nm。
最后，如图1、图2、图13所示，从形成在第二聚酰亚胺层17的开口17a、17b露出的引出电极15、16上形成端子电极18、19，本发明的第1实施方式所涉及的复合电子部件100完成。端子电极18、19例如通过无电解电镀法形成为2000nm的Ni层、50nm的Au层这2层结构。其中，在图13的(A)等中，为了便于观察，而将端子电极19表示成1层。
以上，对本发明的第1实施方式所涉及的薄膜电容和齐纳二极管的复合电子部件100的结构以及制造方法的一个例子进行了说明。但是，本发明并不限定于上述内容，能够根据发明主旨进行种种变更。
例如，在第1实施方式所涉及的复合电子部件100中，使用n型ZnO半导体薄膜作为半导体薄膜层13，但半导体薄膜层并不限定于此，也可以使用其他的半导体薄膜材料。
另外，在第1实施方式所涉及的复合电子部件100中，Si基板1使用了p型基板，但Si基板也可以是n型。但是，该情况下，需要将半导体薄膜层13变更成p型半导体薄膜层。
另外，在第1实施方式所涉及的复合电子部件100中，Si基板1使用了单晶体基板，但Si基板也可以是多晶体基板。
另外，在第1实施方式所涉及的复合电子部件100中，构成电容8的电介体5使用了BST，但材料并不限定于此，也可以使用其他的材料。另外，构成电容8的下部电极层4、上部电极层6使用了Pt，但材料并不限定于此，也可以使用其他的贵金属电极材料、导电性氧化物材料。并且，电容8的层数也是任意的，也可以追加电介体、中间电极层而增加层数。
另外，在第1实施方式所涉及的复合电子部件100中，如图4的等效电路图所示，1个薄膜电容和1个齐纳二极管并联连接，但复合电子部件的等效电路并不限定于此，也可以构成其他的各种电路。另外，在复合电子部件的内部构成的薄膜电容、齐纳二极管的个数也是任意的，并不限定于个1个。
[第2实施方式]
在图14的(A)、(B)、图15示出了本发明的第2实施方式所涉及的薄膜电容和齐纳二极管的复合电子部件200。图14的(A)、(B)分别表示复合电子部件200的不同截面。图15是复合电子部件200的等效电路图。
在上述的第1实施方式所涉及的复合电子部件100中，使用了由掺B、载流子浓度为5E16cm-3构成的p型Si单晶体基板1，但在第2实施方式所涉及的复合电子部件200中，代替此而使用了由掺P、载流子浓度为2E16cm-3构成的n型Si单晶体基板31。
另外，在上述的第1实施方式所涉及的复合电子部件100中，使用n型ZnO半导体薄膜作为半导体薄膜层13，但在第2实施方式所涉及的复合电子部件200中，代替此而使用了p型非晶Si半导体薄膜作为半导体薄膜层33。
另外，在上述的第1实施方式所涉及的复合电子部件100中，设齐纳二极管为1个，且使引出电极16经由引出电极12而与Si单晶体基板1连接，但在第2实施方式所涉及的复合电子部件200中，将引出电极12置换成由p型非晶Si半导体构成的半导体薄膜层43。
其结果，第2实施方式所涉及的复合电子部件200具备2个齐纳二极管。即，以上述的n型Si单晶体基板31和由p型非晶Si半导体构成的半导体薄膜层33构成1个齐纳二极管34，以n型Si单晶体基板31和由p型非晶Si半导体构成的半导体薄膜层43构成另1个齐纳二极管44。
第2实施方式所涉及的复合电子部件200的其他结构与第1实施方式所涉及的复合电子部件100的结构相同，在图14中的标号也使用了相同的附图标记。
如图15所示，第2实施方式所涉及的复合电子部件200具有相反方向串联连接的齐纳二极管33和34与电容8并联连接的等效电路。
此外，这次公开的上述实施方式只是在所有方面的例示，并不起限制作用。本发明的范围不是由上述的说明表示而由权利要求表示，并且包括与权利要求均等的含义及范围内的所有的变更。
产业上的可利用性
本发明能够利用于在Si基板上形成了薄膜电容和齐纳二极管的薄膜电容与齐纳二极管的复合电子部件。
附图标记说明：
1…p型Si单晶体基板；2…第一SiO2层；3…贴近层(BST)；4…下部电极层(Pt)；5…电介体(BST)；6…上部电极层(Pt)；7…保护层(BST)；8…薄膜电容；9…第二SiO2层；10…第一聚酰亚胺层；11a、11b、11c、11d…开口；12…引出电极；13…半导体薄膜层(n型ZnO半导体薄膜)；14…齐纳二极管；15、16…引出电极；17…第二聚酰亚胺层；18、19…端子电极；31…n型Si单晶体基板；33、43…半导体薄膜层(p型非晶Si半导体薄膜)；34、44…齐纳二极管。
Claims (3)
1.一种薄膜电容和齐纳二极管的复合电子部件，具备：
Si基板，其具有n型导电性或p型导电性，由单晶体或多晶体构成；
电极层，其形成在所述Si基板上，由贵金属电极材料或导电性氧化物材料构成；
薄膜电容，其通过由钙钛矿型介电材料构成的电介体层叠而成；以及
齐纳二极管，其形成在所述Si基板上的与形成所述薄膜电容的区域不同的区域，由具有与所述Si基板相反的导电性的半导体薄膜层构成，与所述Si基板形成p－n结，
所述薄膜电容和齐纳二极管的复合电子部件的特征在于，
所述Si基板的载流子浓度比所述半导体薄膜层的载流子浓度小。
2.根据权利要求1所述的薄膜电容和齐纳二极管的复合电子部件，其特征在于，
所述薄膜电容与所述齐纳二极管并联连接。
3.一种薄膜电容和齐纳二极管的复合电子部件的制造方法，其特征在于，依次具备：
准备具有n型导电性或p型导电性的由单晶体或多晶体构成的Si基板的工序；
在所述Si基板上层叠由贵金属电极材料或导电性氧化物材料构成的电极层和由钙钛矿型介电材料构成的电介体来形成薄膜电容的工序；
对所述薄膜电容进行热处理的工序；以及
在所述Si基板上的与形成有所述薄膜电容的区域不同的区域，形成具有与所述Si基板相反的导电性的半导体薄膜层，来形成与所述Si基板形成p－n结的齐纳二极管的工序，
所述Si基板的载流子浓度比所述半导体薄膜层的载流子浓度小。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013-009710 | 2013-01-23 | ||
| JP2013009710 | 2013-01-23 | ||
| PCT/JP2014/050920 WO2014115673A1 (ja) | 2013-01-23 | 2014-01-20 | 薄膜キャパシタとツエナーダイオードの複合電子部品およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104067376A true CN104067376A (zh) | 2014-09-24 |
| CN104067376B CN104067376B (zh) | 2016-12-28 |
Family
ID=51227464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201480000577.0A Active CN104067376B (zh) | 2013-01-23 | 2014-01-20 | 薄膜电容和齐纳二极管的复合电子部件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP5633663B1 (zh) |
| CN (1) | CN104067376B (zh) |
| WO (1) | WO2014115673A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6256320B2 (ja) * | 2014-11-28 | 2018-01-10 | 三菱電機株式会社 | Ｅｓｄ保護回路及びｒｆスイッチ |
| CN111916559A (zh) * | 2020-09-03 | 2020-11-10 | 锐芯微电子股份有限公司 | 半导体结构及其形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1375859A (zh) * | 2001-03-19 | 2002-10-23 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
| JP2004179572A (ja) * | 2002-11-29 | 2004-06-24 | Rohm Co Ltd | 双方向ツェナーダイオード |
| JP2004266036A (ja) * | 2003-02-28 | 2004-09-24 | Denso Corp | 過電圧保護機能を有する半導体装置 |
| WO2006117912A1 (ja) * | 2005-04-27 | 2006-11-09 | Murata Manufacturing Co., Ltd | 薄膜キャパシタおよびその製造方法 |
| US20100043830A1 (en) * | 2008-08-20 | 2010-02-25 | Tokyo Electron Limited | Substrate processing apparatus, substrate processing method, substrate processing program, and computer readable recording medium having substrate processing program therein |
| US20120039009A1 (en) * | 2009-03-31 | 2012-02-16 | Freescale Semiconductor Inc. | Integrated protection circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0740588B2 (ja) * | 1985-03-18 | 1995-05-01 | 株式会社日立製作所 | 半導体装置 |
| WO1989007334A1 (en) * | 1988-02-02 | 1989-08-10 | Analog Devices, Inc. | Ic with means for reducing esd damage |
| JPH05160341A (ja) * | 1991-12-11 | 1993-06-25 | Fuji Electric Co Ltd | 集積回路装置のノイズ除去用キャパシタ |
| US5370766A (en) * | 1993-08-16 | 1994-12-06 | California Micro Devices | Methods for fabrication of thin film inductors, inductor networks and integration with other passive and active devices |
| GB9907910D0 (en) * | 1999-04-07 | 1999-06-02 | Koninkl Philips Electronics Nv | Thin film capacitor element |
| JP2002329641A (ja) * | 2001-04-27 | 2002-11-15 | Kyocera Corp | 可変容量コンデンサおよび製造方法 |
| JP5072282B2 (ja) * | 2006-07-31 | 2012-11-14 | 新日本無線株式会社 | 半導体装置 |
-
2014
- 2014-01-20 JP JP2014531793A patent/JP5633663B1/ja active Active
- 2014-01-20 WO PCT/JP2014/050920 patent/WO2014115673A1/ja active Application Filing
- 2014-01-20 CN CN201480000577.0A patent/CN104067376B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1375859A (zh) * | 2001-03-19 | 2002-10-23 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
| JP2004179572A (ja) * | 2002-11-29 | 2004-06-24 | Rohm Co Ltd | 双方向ツェナーダイオード |
| JP2004266036A (ja) * | 2003-02-28 | 2004-09-24 | Denso Corp | 過電圧保護機能を有する半導体装置 |
| WO2006117912A1 (ja) * | 2005-04-27 | 2006-11-09 | Murata Manufacturing Co., Ltd | 薄膜キャパシタおよびその製造方法 |
| US20100043830A1 (en) * | 2008-08-20 | 2010-02-25 | Tokyo Electron Limited | Substrate processing apparatus, substrate processing method, substrate processing program, and computer readable recording medium having substrate processing program therein |
| US20120039009A1 (en) * | 2009-03-31 | 2012-02-16 | Freescale Semiconductor Inc. | Integrated protection circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5633663B1 (ja) | 2014-12-03 |
| WO2014115673A1 (ja) | 2014-07-31 |
| JPWO2014115673A1 (ja) | 2017-01-26 |
| CN104067376B (zh) | 2016-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000228516A (ja) | 半導体積層薄膜、電子デバイスおよびダイオード | |
| US20180308638A1 (en) | Capacitor and method of manufacturing the same | |
| SE439214B (sv) | Forfarande for framstellning av ett elektriskt ledande monster, innefattande ett skikt av titan- eller tantalsilicid, over ett skikt av polykristallint kisel | |
| CN101341558A (zh) | 带可变阻功能的层叠型半导体陶瓷电容器及其制造方法 | |
| CN107527866A (zh) | 用于双极晶体管的集成电路结构的制造 | |
| JPH0634418B2 (ja) | 超電導素子の作製方法 | |
| US10825612B2 (en) | Tunable coplanar capacitor with vertical tuning and lateral RF path and methods for manufacturing thereof | |
| WO2016013555A1 (ja) | Ｅｓｄ保護機能付複合電子部品 | |
| US8470744B2 (en) | High temperature superconductor, in particular improved coated conductor | |
| KR100698574B1 (ko) | 박막 커패시터와 그 제조 방법 | |
| US20060071263A1 (en) | Dielectric thin film, dielectric thin film device, and method of production thereof | |
| CN104067376A (zh) | 薄膜电容和齐纳二极管的复合电子部件及其制造方法 | |
| JP2013219119A (ja) | 光電変換装置およびその製造方法 | |
| JP2017500756A (ja) | 集積超伝導体デバイス及びその製造方法 | |
| KR20180058042A (ko) | 박막 커패시터 | |
| CN100514641C (zh) | 具有横向达通二极管的网络薄膜集成电路结构与制造方法 | |
| KR20120112217A (ko) | 쇼트키 다이오드 및 그 제조방법 | |
| US10170224B2 (en) | Low temperature fabrication of lateral thin film varistor | |
| CN1371137A (zh) | 半导体和钙钛矿结构氧化物p－n结 | |
| JP4230179B2 (ja) | ペロブスカイト型酸化膜を含む酸化物積層膜 | |
| CN106469757A (zh) | 半导体装置及半导体装置的制造方法 | |
| US20230051835A1 (en) | Method for manufacturing an electronic device comprising at least one superconductive zone and associated device | |
| CN110970538B (zh) | 红光led外延片、led外延片的分割方法及led外延片结构 | |
| US11239159B2 (en) | Semiconductor device | |
| JP2008277425A (ja) | コンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |