TWI536574B - 半導體裝置及其製造方法 - Google Patents

Description

半導體裝置及其製造方法

本發明係有關於一種半導體裝置，特別為有關於一種具有金屬-絕緣層-多晶矽(metal-insulator-polysilicon，MIP)結構的電容元件之半導體裝置及其製造方法。

在目前的半導體技術中，通常透過多次沉積製程以及離子佈植製程製作具有多晶矽-絕緣層-多晶矽(polysilicon-insulator-polysilicon，PIP)結構的電容元件及多晶矽電阻元件。

然而，目前製作多晶矽-絕緣層-多晶矽(PIP)結構所需的電極材料(例如，多晶矽)及製程(例如，摻雜製程)的成本高。再者，多晶矽-絕緣層-多晶矽(PIP)堆疊膜層的結構會限制半導體裝置的尺寸，且具有高熱預算(thermal budget)，使得具有多晶矽-絕緣層-多晶矽(PIP)結構之半導體裝置無法進一步提升裝置的集積度，進而限制了先進製程的發展。

因此，有必要尋求一種新穎的半導體裝置及其製造方法，其能夠解決或改善上述的問題。

本發明實施例係提供一種半導體裝置，包括一基底，其具有一隔離結構位於其中。一電容元件位於隔離結構 上，且包括一多晶矽電極、設置於多晶矽電極上的一絕緣層以及設置於絕緣層上的一金屬電極。

本發明實施例係提供一種半導體裝置的製造方法，包括提供一基底，其內具有一隔離結構。在隔離結構上形成一多晶矽電極。在多晶矽電極上形成一絕緣層。在絕緣層上形成一金屬電極，其中多晶矽電極、絕緣層及金屬電極構成一電容元件。

100‧‧‧基底

160‧‧‧隔離結構

200‧‧‧電容元件

220、320、420‧‧‧多晶矽層

225、425、455‧‧‧矽化物層

230‧‧‧多晶矽電極

240、340、440‧‧‧間隙壁

260、360‧‧‧金屬電極

300‧‧‧電阻元件

350‧‧‧阻擋層

400‧‧‧電晶體

410‧‧‧閘極介電層

450‧‧‧源極/汲極區

500‧‧‧絕緣層

520‧‧‧內層介電層

540、550、560、570、580、590‧‧‧接觸窗

第1A至1E圖係繪示出根據本發明一實施例之半導體裝置的製造方法的剖面示意圖。

第2圖係繪示出本發明另一實施例之半導體裝置的剖面示意圖。

以下說明本發明實施例之半導體裝置及其製造方法的製作與使用。然而，可輕易了解本發明實施例提供許多合適的發明概念而可實施於廣泛的各種特定背景。所揭示的特定實施例僅僅用於說明以特定方法製作及使用本發明，並非用以侷限本發明的範圍。再者，在本發明實施例之圖式及說明內容中係使用相同的標號來表示相同或相似的部件。

請參照第1E圖，其繪示出根據本發明一實施例之半導體裝置的剖面示意圖。在本實施例中，半導體裝置包括一基底100及一電容元件200。在一實施例中，基底100可為單晶矽基底、磊晶矽基底、矽鍺基底、絕緣層上覆矽(silicon on insulator，SOI)基底、化合物半導體基底或其他適合的半導體基底。在本實施例中，基底100具有用以定義主動區的複數隔離結構160位於其中。在一實施例中，隔離結構160可為淺溝槽隔離(shallow trench isolation，STI)結構。在另一實施例中，隔離結構160可為局部矽氧化(local oxidation of silicon，LOCOS)結構。

電容元件200設置於隔離結構160上，且包括一多 晶矽電極230、覆蓋於多晶矽電極230上的一絕緣層500以及設置於絕緣層500上的一金屬電極260。在本實施例中，多晶矽電極230作為電容元件200的下電極，絕緣層500作為電容元件200的電容介電層，且金屬電極260作為電容元件200的上電極。

在本實施例中，多晶矽電極230包括一多晶矽層 220及位於其上的一矽化物層225。矽化物層225鄰近於多晶矽電極230的上表面。在一實施例中，矽化物層225可包括矽化鈷、矽化鈦、矽化鎢或其他適合的材料。在一實施例中，絕緣層500可包括氮氧化物、氧化物、氮化層-氧化層-氮化層(oxide-nitride-oxide，ONO)堆疊結構、高介電常數(k)材料層或其他適合的絕緣材料。在一實施例中，金屬電極260可包括氮化鈦、氮化鉭、銅鋁合金或其他適合的導電材料。再者，金屬電極260的厚度可為200至800埃(Å)的範圍。在另一實施例中，金屬電極260的厚度可為400至600埃(Å)的範圍。在本實施例中，複數間隙壁240設置於多晶矽電極230的側壁上，且絕緣層500覆蓋間隙壁240。

在本實施例中，半導體裝置更包括一電阻元件300 及一電晶體400。與多晶矽層220由同一材料層所構成的一多晶矽層320設置於隔離結構160上，且一阻擋層350及作為電容介電層的絕緣層500依序覆蓋於多晶矽層320上。與金屬電極260由同一材料層所構成的一金屬電極360設置於絕緣層500上，以作為電阻元件300。在本實施例中，複數間隙壁340設置於多晶矽層320的側壁上，且作為電容介電層的絕緣層500覆蓋間隙壁340。在本實施例中，間隙壁340與間隙壁240由同一材料層所構成。

電晶體400設置於由隔離結構160所定義出的主動 區內的基底100上，且包括一閘極電極及複數源極/汲極區450。閘極電極包括一閘極介電層410、位於閘極介電層410上的一多晶矽層420以及位於多晶矽層420上的一矽化物層425，且複數間隙壁440位於閘極電極的側壁上。在本實施例中，間隙壁440與間隙壁240由同一材料層所構成。源極/汲極區450分別位於閘極電極兩側的基底100內，且分別包括一矽化物層455，鄰近於源極/汲極區450的上表面。在本實施例中，源極/汲極區450的導電類型為n型，但並不限定於此。在其他實施例中，源極/汲極區450的導電類型也可為p型，且可根據設計需要選擇其導電類型，例如，源極/汲極區450可包括p型摻雜物(例如，硼或氟化硼)或n型摻雜物(例如，磷或砷)。在本實施例中，電晶體400的多晶矽層420與電容元件200的多晶矽層220由同一材料層所構成，且電晶體400的矽化物層425及455與電容元件200的矽化物層225由同一材料層所構成。

在本實施例中，半導體裝置更包括位於基底100上 的一內層介電(interlayer dielectric，ILD)層520及位於其中的接觸窗(contact)540、550、560、570、580及590。內層介電層520覆蓋電容元件200、電阻元件300及電晶體400。在一實施例中，內層介電層520可包括氧化物、氮化物、氮氧化物或其他適合的絕緣材料。

接觸窗540位於金屬電極260上，且穿過內層介電 層520，以與金屬電極260電性連接。接觸窗550位於多晶矽電極230上，且穿過內層介電層520及絕緣層500，以與多晶矽電極230中的矽化物層225電性連接。接觸窗560及570位於金屬電極360上，且穿過內層介電層520，以與金屬電極360電性連接。 接觸窗580及590位於源極/汲極區450上，且穿過內層介電層520及絕緣層500，以與源極/汲極區450中的矽化物層455電性連接。在本實施例中，接觸窗540、550、560、570、580及590由同一材料層所構成，且包括金屬或其他適合的導電材料。

請參照第2圖，其繪示出根據本發明另一實施例之 半導體裝置的剖面示意圖，其中相同於第1E圖中的部件係使用相同的標號並省略其說明。第2圖中的半導體裝置之結構類似於第1E圖中的半導體裝置之結構，差異在於第2圖中的電容元件200的多晶矽電極230不包括矽化物層，且多晶矽電極230內含有摻雜物。多晶矽層320與金屬電極360之間僅具有絕緣層500，而不包括第1E圖中的阻擋層350。可以理解的是，雖然第1E及2圖中的電容元件200及電阻元件300設置於同一隔離結構160上，然而在其他實施例中，電容元件200及電阻元件300可設置於不同隔離結構160上。

相較於採用多晶矽-絕緣層-多晶矽(PIP)結構作為 電容元件的半導體裝置，本發明實施例之半導體裝置採用金屬-絕緣層-多晶矽(MIP)結構作為電容元件，所使用的金屬材料的成本較低，且金屬電極260/360的厚度(例如，200至800埃(Å)的範圍)可小於採用多晶矽材料作為上電極的厚度(例如，1500至3000埃(Å)的範圍)，因此可降低半導體裝置的尺寸，進一步提升半導體裝置的集積度，進而有利於先進製程的發展。再者，採用金屬材料作為電極260/360，不需進行摻雜製程，可簡化製程步驟，且降低製程成本。

以下配合第1A至1E圖說明本發明實施例之半導體 裝置的製造方法，其中第1A至1E圖係繪示出根據本發明一實施例之半導體裝置的製造方法的剖面示意圖。

請參照第1A圖，提供一基底100，其具有用以定義 主動區的複數隔離結構160位於其中。在本實施例中，基底100可為單晶矽基底、磊晶矽基底、矽鍺基底、絕緣層上覆矽基底、化合物半導體基底或其他適合的半導體基底。在一實施例中，隔離結構160可為淺溝槽隔離結構。在另一實施例中，隔離結構160可為局部矽氧化結構。當隔離結構160為淺溝槽隔離結構，而非局部矽氧化結構，可使用蝕刻製程取代氧化製程來製作隔離結構160，因此可進一步縮小半導體裝置的尺寸。

請參照第1B圖，可透過沉積製程(例如，化學氣相 沉積(chemical vapor deposition，CVD)製程、物理氣相沉積(physical vapor deposition，PVD)製程、原子層沉積(atomic layer deposition，ALD)製程、濺鍍製程、塗佈製程或其他適合 的製程)，在由隔離結構160所定義出的主動區內的基底100上形成一閘極介電層410，接著在基底100上形成一多晶矽層(未繪示)，且對多晶矽層進行蝕刻製程(例如，乾蝕刻製程、濕蝕刻製程、電漿蝕刻製程、反應性離子蝕刻製程或其他適合的製程)，以在隔離結構160上形成圖案化的一多晶矽層220及一多晶矽層320，且在閘極介電層410上形成圖案化的一多晶矽層420。接著，可透過沉積製程及蝕刻製程，在多晶矽層220、多晶矽層320及多晶矽層420的側壁上分別形成間隙壁240、340及440。

請參照第1C圖，可透過摻雜製程(例如，離子佈植 製程)，在由隔離結構160所定義出的主動區內的基底100內形成複數源極/汲極區450，其分別位於多晶矽層420的兩側。在本實施例中，源極/汲極區450的導電類型為n型，但並不限定於此。在其他實施例中，源極/汲極區450的導電類型也可為p型，且可根據設計需要選擇其導電類型，例如，可透過p型摻雜物(例如，硼或氟化硼)、n型摻雜物(例如，磷或砷)及/或其組合進行摻雜製程。

接著，可透過沉積製程，在基底100上形成一阻擋 層350，以覆蓋多晶矽層320及間隙壁340，並露出多晶矽層220、多晶矽層420及源極/汲極區450。接著，可透過沉積製程，在露出的多晶矽層220、多晶矽層420及源極/汲極區450上形成一金屬層(未繪示)，且對金屬層進行熱處理(例如，退火製程)，以分別在多晶矽層220、多晶矽層420及源極/汲極區450的表面上形成矽化物層225、425及455。接著，去除多餘的金屬層， 而保留阻擋層350。在另一實施例中，可在形成矽化物層225、425及455之後，將阻擋層350去除(未繪示)。在本實施例中，矽化物層225、425及455可包括矽化鈷、矽化鈦、矽化鎢或其他適合的材料。

在一實施例中，多晶矽電極230由多晶矽層220及 矽化物層225所構成，如第1C圖所示。在另一實施例中，阻擋層350可覆蓋多晶矽層220及多晶矽層320，因此在對金屬層進行熱處理之後，僅在多晶矽層420及源極/汲極區450的表面上形成矽化物層425及455，而多晶矽層220及多晶矽層320的表面上不會形成矽化物層。接著，可去除阻擋層350，並對多晶矽層220進行摻雜製程，以使多晶矽層220具有導電性，如第2圖所示。

在第2圖的實施例中，多晶矽電極230僅由多晶矽 材料所構成，故需要對多晶矽電極230進行摻雜製程。相較於第2圖的實施例，第1C圖中的多晶矽電極230由多晶矽層220及矽化物層225所構成，因此不需要進行摻雜製程，而可有效降低製程成本。

請參照第1D圖，可透過沉積製程，在基底100上形 成一絕緣層500，以順應性覆蓋多晶矽電極230、多晶矽層320、多晶矽層420及源極/汲極區450。在一實施例中，絕緣層500可包括氮氧化物、氧化物(例如，電漿增強氧化物)、氮化層-氧化層-氮化層堆疊結構、高介電常數材料層或其他適合的絕緣材料。接著，可透過沉積製程，在絕緣層500上形成一金屬層(未繪示)，且對金屬層進行蝕刻製程，以分別在多晶矽電極230及 多晶矽層320上形成金屬電極260及360。在本實施例中，金屬電極260及360可包括氮化鈦、氮化鉭、銅鋁合金或其他適合的導電材料。在一實施例中，金屬電極260及360的厚度可為200至800埃(Å)的範圍。在另一實施例中，金屬電極260及360的厚度可為400至600埃(Å)的範圍。

在本實施例中，多晶矽電極230、絕緣層500及金 屬電極260構成一電容元件200，多晶矽電極230作為電容元件200的下電極，絕緣層500作為電容元件200的電容介電層，且金屬電極260作為電容元件200的上電極。再者，金屬電極360作為一電阻元件300，且多晶矽層420、矽化物層425及源極/汲極區450構成一電晶體400。

請參照第1E圖，可透過沉積製程，在基底100上形 成一內層介電層520，並覆蓋電容元件200、電阻元件300及電晶體400。本實施例中，內層介電層520可包括氧化物、氮化物、氮氧化物或其他適合的絕緣材料。接著，可透過蝕刻製程，在內層介電層520及絕緣層500內形成複數開口(未繪示)，以暴露出一部份的多晶矽電極230、金屬電極260、金屬電極360及源極/汲極區450。接著，可透過沉積製程，在內層介電層520上形成一金屬層(未繪示)，且填入開口內。接著，可透過蝕刻製程，圖案化金屬層，以形成複數接觸窗540、550、560、570、580及590，分別作為電容元件200、電阻元件300及電晶體400的內連接結構。

接觸窗540位於金屬電極260上，且穿過內層介電層520，以與金屬電極260電性連接。接觸窗550位於多晶矽電 極230上，且穿過內層介電層520及絕緣層500，以與多晶矽電極230中的矽化物層225電性連接。接觸窗560及570位於金屬電極360上，且穿過內層介電層520，以與金屬電極360電性連接。 接觸窗580及590位於源極/汲極區450上，且穿過內層介電層520及絕緣層500，以與源極/汲極區450中的矽化物層455電性連接。在本實施例中，接觸窗540、550、560、570、580及590可包括金屬或其他適合的導電材料。

根據本發明實施例，採用金屬-絕緣層-多晶矽(MIP) 結構作為電容元件，金屬電極260/360的厚度(例如，200至800埃(Å)的範圍)小於採用多晶矽材料作為上電極的厚度(例如，1500至3000埃(Å)的範圍)，可降低後續形成的內層介電層520的厚度，進而可降低製作電容元件200、電阻元件300及電晶體400之接觸窗540、550、560、570、580及590的深寬比(aspect ratio，AR)，並可縮小半導體裝置的尺寸，以進一步提升半導體裝置的品質及效能。

採用多晶矽材料作為上電極時，需要對多晶矽上 電極進行摻雜製程，以及對多晶矽上電極下方的絕緣層進行高溫緻密化(densification)製程，因此採用多晶矽材料作為上電極的電容元件具有高製程成本及高熱預算。相對來說，根據本發明實施例，採用金屬材料作為上電極，不需進行摻雜製程及緻密化製程，可簡化製程步驟，且降低製程成本及熱預算，進而避免高溫製程影響源極/汲極區的特性。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不 脫離本發明之精神和範圍內，當可更動與組合上述各種實施例。

100‧‧‧基底

160‧‧‧隔離結構

200‧‧‧電容元件

220、320、420‧‧‧多晶矽層

225、425、455‧‧‧矽化物層

230‧‧‧多晶矽電極

240、340、440‧‧‧間隙壁

260、360‧‧‧金屬電極

300‧‧‧電阻元件

350‧‧‧阻擋層

400‧‧‧電晶體

410‧‧‧閘極介電層

450‧‧‧源極/汲極區

500‧‧‧絕緣層

520‧‧‧內層介電層

540、550、560、570、580、590‧‧‧接觸窗

Claims (18)

1. 一種半導體裝置，包括：一基底，其具有一隔離結構位於其中；一電容元件，位於該隔離結構上，且包括：一多晶矽電極；一絕緣層，設置於該多晶矽電極上；以及一金屬電極，設置於該絕緣層上；以及一電阻元件，設置於該基底上，且包括另一金屬電極，其中該絕緣層延伸至該另一金屬電極下方。
2. 如申請專利範圍第1項所述之半導體裝置，其中該多晶矽電極包括一矽化物層，鄰近於該多晶矽電極的一上表面。
3. 如申請專利範圍第2項所述之半導體裝置，其中該矽化物層包括矽化鈷、矽化鈦或矽化鎢。
4. 如申請專利範圍第1項所述之半導體裝置，其中該金屬電極包括氮化鈦、氮化鉭或銅鋁合金。
5. 如申請專利範圍第1項所述之半導體裝置，其中該金屬電極的厚度為200至800埃的範圍。
6. 如申請專利範圍第1項所述之半導體裝置，其中該絕緣層包括氮氧化物、氧化物、氮化層-氧化層-氮化層堆疊結構或高介電常數材料層。
7. 如申請專利範圍第1項所述之半導體裝置，其中該隔離結構為一淺溝槽隔離結構。
8. 如申請專利範圍第1項所述之半導體裝置，更包括：一第一接觸窗，位於該金屬電極上且與該金屬電極電性連 接；以及一第二接觸窗，位於該多晶矽電極上，且穿過該絕緣層，以與該多晶矽電極電性連接。
9. 如申請專利範圍第1項所述之半導體裝置，更包括另一多晶矽電極，其中該絕緣層延伸於該另一金屬電極與該另一多晶矽電極之間。
10. 一種半導體裝置的製造方法，包括：提供一基底，其內具有一隔離結構；在該隔離結構上形成一多晶矽電極；在該多晶矽電極上形成一絕緣層；在該絕緣層上形成一金屬電極，其中該多晶矽電極、該絕緣層及該金屬電極構成一電容元件；以及在該基底上形成一電阻元件，該電阻元件包括另一金屬電極，其中該絕緣層延伸至該另一金屬電極下方。
11. 如申請專利範圍第10項所述之半導體裝置的製造方法，其中形成該多晶矽電極的步驟更包括在鄰近於該多晶矽電極的一上表面處形成一矽化物層。
12. 如申請專利範圍第11項所述之半導體裝置的製造方法，其中該矽化物層包括矽化鈷、矽化鈦或矽化鎢。
13. 如申請專利範圍第10項所述之半導體裝置的製造方法，其中該金屬電極包括氮化鈦、氮化鉭或銅鋁合金。
14. 如申請專利範圍第10項所述之半導體裝置的製造方法，其中該金屬電極的厚度為200至800埃的範圍。
15. 如申請專利範圍第10項所述之半導體裝置的製造方法，其 中該絕緣層包括氮氧化物、氧化物、氮化層-氧化層-氮化層堆疊結構或高介電常數材料層。
16. 如申請專利範圍第10項所述之半導體裝置的製造方法，其中該隔離結構為一淺溝槽隔離結構。
17. 如申請專利範圍第10項所述之半導體裝置的製造方法，更包括：在該金屬電極上形成一第一接觸窗，以與該金屬電極電性連接；以及在該多晶矽電極上形成一第二接觸窗，以與該多晶矽電極電性連接，其中該第二接觸窗穿過該絕緣層。
18. 如申請專利範圍第10項所述之半導體裝置的製造方法，更包括在該基底上形成另一多晶矽電極，其中該絕緣層延伸於該另一金屬電極與該另一多晶矽電極之間。