CN104867911B - 半导体装置及其制造方法 - Google Patents

Abstract

本发明提供了一种半导体装置及其制造方法，该半导体装置包括一基底，其具有一隔离结构位于其中。一电容元件位于隔离结构上，且包括一多晶硅电极、设置于多晶硅电极上的一绝缘层以及设置于绝缘层上的一金属电极。根据本发明实施例，采用金属材料作为上电极，不需进行掺杂制造工艺及致密化制造工艺，可简化制造工艺步骤，且降低制造工艺成本及热预算，进而避免高温制造工艺影响源极/漏极区的特性。

Description

半导体装置及其制造方法

技术领域

本发明是有关于一种半导体装置及其制造方法，特别为有关于一种具有金属-绝缘层-多晶硅(metal-insulator-polysilicon，MIP)结构的电容元件的半导体装置及其制造方法。

背景技术

在目前的半导体技术中，通常透过多次沉积制造工艺以及离子注入制造工艺制作具有多晶硅-绝缘层-多晶硅(polysilicon-insulator-polysilicon，PIP)结构的电容元件及多晶硅电阻元件。

然而，目前制作多晶硅-绝缘层-多晶硅(PIP)结构所需的电极材料(例如，多晶硅)及制造工艺(例如，掺杂制造工艺)的成本高。再者，多晶硅-绝缘层-多晶硅(PIP)堆叠膜层的结构会限制半导体装置的尺寸，且具有高热预算(thermal budget)，使得具有多晶硅-绝缘层-多晶硅(PIP)结构的半导体装置无法进一步提升装置的集积度，进而限制了先进制造工艺的发展。

因此，有必要寻求一种新颖的半导体装置及其制造方法，其能够解决或改善上述的问题。

发明内容

本发明要解决的技术问题是：提供一种半导体装置及其制造方法，以解决或改善上述问题。

本发明实施例解决问题的技术方案为：提供一种半导体装置，包括一基底，其具有一隔离结构位于其中。一电容元件位于隔离结构上，且包括一多晶硅电极、设置于多晶硅电极上的一绝缘层以及设置于绝缘层上的一金属电极。

本发明实施例还提供一种半导体装置的制造方法，包括提供一基底，其内具有一隔离结构。在隔离结构上形成一多晶硅电极。在多晶硅电极上形成一绝缘层。在绝缘层上形成一金属电极，其中多晶硅电极、绝缘层及金属电极构成一电容元件。

根据本发明实施例，采用金属材料作为上电极，不需进行掺杂制造工艺及致密化制造工艺，可简化制造工艺步骤，且降低制造工艺成本及热预算，进而避免高温制造工艺影响源极/漏极区的特性。

附图说明

图1A至1E是绘示出根据本发明一实施例的半导体装置的制造方法的剖面示意图。

图2是绘示出本发明另一实施例的半导体装置的剖面示意图。

符号说明：

100 基底；

160 隔离结构；

200 电容元件；

220、320、420 多晶硅层；

225、425、455 硅化物层；

230 多晶硅电极；

240、340、440 间隙壁；

260、360 金属电极；

300 电阻元件；

350 阻挡层；

400 晶体管；

410 栅极介电层；

450 源极/漏极区；

500 绝缘层；

520 内层介电层；

540、550、560、570、580、590 接触窗。

具体实施方式

以下说明本发明实施例的半导体装置及其制造方法的制作与使用。然而，可轻易了解本发明实施例提供许多合适的发明概念而可实施于广泛的各种特定背景。所揭示的特定实施例仅仅用于说明以特定方法制作及使用本发明，并非用以局限本发明的范围。再者，在本发明实施例的附图及说明内容中是使用相同的标号来表示相同或相似的部件。

请参照图1E，其绘示出根据本发明一实施例的半导体装置的剖面示意图。在本实施例中，半导体装置包括一基底100及一电容元件200。在一实施例中，基底100可为单晶硅基底、外延硅基底、硅锗基底、绝缘层上覆硅(silicon on insulator，SOI)基底、化合物半导体基底或其他适合的半导体基底。在本实施例中，基底100具有用以定义主动区的多个隔离结构160位于其中。在一实施例中，隔离结构160可为浅沟槽隔离(shallow trenchisolation，STI)结构。在另一实施例中，隔离结构160可为局部硅氧化(local oxidationof silicon，LOCOS)结构。

电容元件200设置于隔离结构160上，且包括一多晶硅电极230、覆盖于多晶硅电极230上的一绝缘层500以及设置于绝缘层500上的一金属电极260。在本实施例中，多晶硅电极230作为电容元件200的下电极，绝缘层500作为电容元件200的电容介电层，且金属电极260作为电容元件200的上电极。

在本实施例中，多晶硅电极230包括一多晶硅层220及位于其上的一硅化物层225。硅化物层225邻近于多晶硅电极230的上表面。在一实施例中，硅化物层225可包括硅化钴、硅化钛、硅化钨或其他适合的材料。在一实施例中，绝缘层500可包括氮氧化物、氧化物、氮化层-氧化层-氮化层(oxide-nitride-oxide，ONO)堆叠结构、高介电常数(k)材料层或其他适合的绝缘材料。在一实施例中，金属电极260可包括氮化钛、氮化钽、铜铝合金或其他适合的导电材料。再者，金属电极260的厚度可为200至800埃的范围。在另一实施例中，金属电极260的厚度可为400至600埃的范围。在本实施例中，多个间隙壁240设置于多晶硅电极230的侧壁上，且绝缘层500覆盖间隙壁240。

在本实施例中，半导体装置还包括一电阻元件300及一晶体管400。与多晶硅层220由同一材料层所构成的一多晶硅层320设置于隔离结构160上，且一阻挡层350及作为电容介电层的绝缘层500依序覆盖于多晶硅层320上。与金属电极260由同一材料层所构成的一金属电极360设置于绝缘层500上，以作为电阻元件300。在本实施例中，多个间隙壁340设置于多晶硅层320的侧壁上，且作为电容介电层的绝缘层500覆盖间隙壁340。在本实施例中，间隙壁340与间隙壁240由同一材料层所构成。

晶体管400设置于由隔离结构160所定义出的主动区内的基底100上，且包括一栅极电极及多个源极/漏极区450。栅极电极包括一栅极介电层410、位于栅极介电层410上的一多晶硅层420以及位于多晶硅层420上的一硅化物层425，且多个间隙壁440位于栅极电极的侧壁上。在本实施例中，间隙壁440与间隙壁240由同一材料层所构成。源极/漏极区450分别位于栅极电极两侧的基底100内，且分别包括一硅化物层455，邻近于源极/漏极区450的上表面。在本实施例中，源极/漏极区450的导电类型为n型，但并不限定于此。在其他实施例中，源极/漏极区450的导电类型也可为p型，且可根据设计需要选择其导电类型，例如，源极/漏极区450可包括p型掺杂物(例如，硼或氟化硼)或n型掺杂物(例如，磷或砷)。在本实施例中，晶体管400的多晶硅层420与电容元件200的多晶硅层220由同一材料层所构成，且晶体管400的硅化物层425及455与电容元件200的硅化物层225由同一材料层所构成。

在本实施例中，半导体装置还包括位于基底100上的一内层介电(interlayerdielectric，ILD)层520及位于其中的接触窗(contact)540、550、560、570、580及590。内层介电层520覆盖电容元件200、电阻元件300及晶体管400。在一实施例中，内层介电层520可包括氧化物、氮化物、氮氧化物或其他适合的绝缘材料。

接触窗540位于金属电极260上，且穿过内层介电层520，以与金属电极260电连接。接触窗550位于多晶硅电极230上，且穿过内层介电层520及绝缘层500，以与多晶硅电极230中的硅化物层225电连接。接触窗560及570位于金属电极360上，且穿过内层介电层520，以与金属电极360电连接。接触窗580及590位于源极/漏极区450上，且穿过内层介电层520及绝缘层500，以与源极/漏极区450中的硅化物层455电连接。在本实施例中，接触窗540、550、560、570、580及590由同一材料层所构成，且包括金属或其他适合的导电材料。

请参照图2，其绘示出根据本发明另一实施例的半导体装置的剖面示意图，其中相同于图1E中的部件是使用相同的标号并省略其说明。图2中的半导体装置的结构类似于图1E中的半导体装置的结构，差异在于图2中的电容元件200的多晶硅电极230不包括硅化物层，且多晶硅电极230内含有掺杂物。多晶硅层320与金属电极360之间仅具有绝缘层500，而不包括图1E中的阻挡层350。可以理解的是，虽然图1E及图2中的电容元件200及电阻元件300设置于同一隔离结构160上，然而在其他实施例中，电容元件200及电阻元件300可设置于不同隔离结构160上。

相较于采用多晶硅-绝缘层-多晶硅(PIP)结构作为电容元件的半导体装置，本发明实施例的半导体装置采用金属-绝缘层-多晶硅(MIP)结构作为电容元件，所使用的金属材料的成本较低，且金属电极260/360的厚度(例如，200至800埃的范围)可小于采用多晶硅材料作为上电极的厚度(例如，1500至3000埃的范围)，因此可降低半导体装置的尺寸，进一步提升半导体装置的集积度，进而有利于先进制造工艺的发展。再者，采用金属材料作为电极260/360，不需进行掺杂制造工艺，可简化制造工艺步骤，且降低制造工艺成本。

以下配合图1A至1E说明本发明实施例的半导体装置的制造方法，其中图1A至1E是绘示出根据本发明一实施例的半导体装置的制造方法的剖面示意图。

请参照图1A，提供一基底100，其具有用以定义主动区的多个隔离结构160位于其中。在本实施例中，基底100可为单晶硅基底、外延硅基底、硅锗基底、绝缘层上覆硅基底、化合物半导体基底或其他适合的半导体基底。在一实施例中，隔离结构160可为浅沟槽隔离结构。在另一实施例中，隔离结构160可为局部硅氧化结构。当隔离结构160为浅沟槽隔离结构，而非局部硅氧化结构，可使用蚀刻制造工艺取代氧化制造工艺来制作隔离结构160，因此可进一步缩小半导体装置的尺寸。

请参照图1B，可透过沉积制造工艺(例如，化学气相沉积(chemical vapordeposition，CVD)制造工艺、物理气相沉积(physical vapor deposition，PVD)制造工艺、原子层沉积(atomic layer deposition，ALD)制造工艺、溅射制造工艺、涂布制造工艺或其他适合的制造工艺)，在由隔离结构160所定义出的主动区内的基底100上形成一栅极介电层410，接着在基底100上形成一多晶硅层(未绘示)，且对多晶硅层进行蚀刻制造工艺(例如，干蚀刻制造工艺、湿蚀刻制造工艺、等离子体蚀刻制造工艺、反应性离子蚀刻制造工艺或其他适合的制造工艺)，以在隔离结构160上形成图案化的一多晶硅层220及一多晶硅层320，且在栅极介电层410上形成图案化的一多晶硅层420。接着，可透过沉积制造工艺及蚀刻制造工艺，在多晶硅层220、多晶硅层320及多晶硅层420的侧壁上分别形成间隙壁240、340及440。

请参照图1C，可透过掺杂制造工艺(例如，离子注入制造工艺)，在由隔离结构160所定义出的主动区内的基底100内形成多个源极/漏极区450，其分别位于多晶硅层420的两侧。在本实施例中，源极/漏极区450的导电类型为n型，但并不限定于此。在其他实施例中，源极/漏极区450的导电类型也可为p型，且可根据设计需要选择其导电类型，例如，可透过p型掺杂物(例如，硼或氟化硼)、n型掺杂物(例如，磷或砷)及/或其组合进行掺杂制造工艺。

接着，可透过沉积制造工艺，在基底100上形成一阻挡层350，以覆盖多晶硅层320及间隙壁340，并露出多晶硅层220、多晶硅层420及源极/漏极区450。接着，可透过沉积制造工艺，在露出的多晶硅层220、多晶硅层420及源极/漏极区450上形成一金属层(未绘示)，且对金属层进行热处理(例如，退火制造工艺)，以分别在多晶硅层220、多晶硅层420及源极/漏极区450的表面上形成硅化物层225、425及455。接着，去除多余的金属层，而保留阻挡层350。在另一实施例中，可在形成硅化物层225、425及455之后，将阻挡层350去除(未绘示)。在本实施例中，硅化物层225、425及455可包括硅化钴、硅化钛、硅化钨或其他适合的材料。

在一实施例中，多晶硅电极230由多晶硅层220及硅化物层225所构成，如图1C所示。在另一实施例中，阻挡层350可覆盖多晶硅层220及多晶硅层320，因此在对金属层进行热处理之后，仅在多晶硅层420及源极/漏极区450的表面上形成硅化物层425及455，而多晶硅层220及多晶硅层320的表面上不会形成硅化物层。接着，可去除阻挡层350，并对多晶硅层220进行掺杂制造工艺，以使多晶硅层220具有导电性，如图2所示。

在图2的实施例中，多晶硅电极230仅由多晶硅材料所构成，故需要对多晶硅电极230进行掺杂制造工艺。相较于图2的实施例，图1C中的多晶硅电极230由多晶硅层220及硅化物层225所构成，因此不需要进行掺杂制造工艺，而可有效降低制造工艺成本。

请参照图1D，可透过沉积制造工艺，在基底100上形成一绝缘层500，以顺应性覆盖多晶硅电极230、多晶硅层320、多晶硅层420及源极/漏极区450。在一实施例中，绝缘层500可包括氮氧化物、氧化物(例如，等离子体增强氧化物)、氮化层-氧化层-氮化层堆叠结构、高介电常数材料层或其他适合的绝缘材料。接着，可透过沉积制造工艺，在绝缘层500上形成一金属层(未绘示)，且对金属层进行蚀刻制造工艺，以分别在多晶硅电极230及多晶硅层320上形成金属电极260及360。在本实施例中，金属电极260及360可包括氮化钛、氮化钽、铜铝合金或其他适合的导电材料。在一实施例中，金属电极260及360的厚度可为200至800埃的范围。在另一实施例中，金属电极260及360的厚度可为400至600埃的范围。

在本实施例中，多晶硅电极230、绝缘层500及金属电极260构成一电容元件200，多晶硅电极230作为电容元件200的下电极，绝缘层500作为电容元件200的电容介电层，且金属电极260作为电容元件200的上电极。再者，金属电极360作为一电阻元件300，且多晶硅层420、硅化物层425及源极/漏极区450构成一晶体管400。

请参照图1E，可透过沉积制造工艺，在基底100上形成一内层介电层520，并覆盖电容元件200、电阻元件300及晶体管400。本实施例中，内层介电层520可包括氧化物、氮化物、氮氧化物或其他适合的绝缘材料。接着，可透过蚀刻制造工艺，在内层介电层520及绝缘层500内形成多个开口(未绘示)，以暴露出一部分的多晶硅电极230、金属电极260、金属电极360及源极/漏极区450。接着，可透过沉积制造工艺，在内层介电层520上形成一金属层(未绘示)，且填入开口内。接着，可透过蚀刻制造工艺，图案化金属层，以形成多个接触窗540、550、560、570、580及590，分别作为电容元件200、电阻元件300及晶体管400的内连接结构。

接触窗540位于金属电极260上，且穿过内层介电层520，以与金属电极260电连接。接触窗550位于多晶硅电极230上，且穿过内层介电层520及绝缘层500，以与多晶硅电极230中的硅化物层225电连接。接触窗560及570位于金属电极360上，且穿过内层介电层520，以与金属电极360电连接。接触窗580及590位于源极/漏极区450上，且穿过内层介电层520及绝缘层500，以与源极/漏极区450中的硅化物层455电连接。在本实施例中，接触窗540、550、560、570、580及590可包括金属或其他适合的导电材料。

根据本发明实施例，采用金属-绝缘层-多晶硅(MIP)结构作为电容元件，金属电极260/360的厚度(例如，200至800埃的范围)小于采用多晶硅材料作为上电极的厚度(例如，1500至3000埃的范围)，可降低后续形成的内层介电层520的厚度，进而可降低制作电容元件200、电阻元件300及晶体管400的接触窗540、550、560、570、580及590的深宽比(aspect ratio，AR)，并可缩小半导体装置的尺寸，以进一步提升半导体装置的品质及效能。

采用多晶硅材料作为上电极时，需要对多晶硅上电极进行掺杂制造工艺，以及对多晶硅上电极下方的绝缘层进行高温致密化(densification)制造工艺，因此采用多晶硅材料作为上电极的电容元件具有高制造工艺成本及高热预算。相对来说，根据本发明实施例，采用金属材料作为上电极，不需进行掺杂制造工艺及致密化制造工艺，可简化制造工艺步骤，且降低制造工艺成本及热预算，进而避免高温制造工艺影响源极/漏极区的特性。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可更动与组合上述各种实施例。

Claims (16)

1.一种半导体装置，其特征在于，该半导体装置包括：

一基底，其具有一隔离结构位于其中；以及

一电容元件，位于该隔离结构上，且该隔离结构介于该电容元件与一晶体管之间，其中该电容元件包括：

一多晶硅电极；

一绝缘层，设置于该多晶硅电极上；以及

一金属电极，设置于该绝缘层上；

一多晶硅层，设置于该隔离结构上；以及

一电阻元件，设置于该多晶硅层上且包括一另一金属电极，其中该绝缘层在该另一金属电极与该多晶硅层之间延伸。

2.根据权利要求1所述的半导体装置，其特征在于，该多晶硅电极包括一硅化物层，邻近于该多晶硅电极的一上表面。

3.根据权利要求2所述的半导体装置，其特征在于，该硅化物层包括硅化钴、硅化钛或硅化钨。

4.根据权利要求1所述的半导体装置，其特征在于，该金属电极包括氮化钛、氮化钽或铜铝合金。

5.根据权利要求1所述的半导体装置，其特征在于，该金属电极的厚度为200至800埃的范围。

6.根据权利要求1所述的半导体装置，其特征在于，该绝缘层包括氮氧化物、氧化物、氮化层-氧化层-氮化层堆叠结构或高介电常数材料层。

7.根据权利要求1所述的半导体装置，其特征在于，该隔离结构为一浅沟槽隔离结构。

8.根据权利要求1所述的半导体装置，其特征在于，该半导体装置还包括：

一第一接触窗，位于该金属电极上且与该金属电极电连接；以及

一第二接触窗，位于该多晶硅电极上，且穿过该绝缘层，以与该多晶硅电极电连接。

9.一种半导体装置的制造方法，其特征在于，该制造方法包括：

提供一基底，其内具有一隔离结构；

在该隔离结构上形成一多晶硅电极和一多晶硅层；

在该多晶硅电极和该多晶硅层上形成一绝缘层；以及

在该绝缘层上形成一金属电极和一另一金属电极，其中该多晶硅电极、该绝缘层及在该多晶硅层上方的该金属电极构成一电容元件，一电阻元件包括在该多晶硅层上方的该另一金属电极，且该隔离结构介于该电容元件与一晶体管之间。

10.根据权利要求9所述的半导体装置的制造方法，其特征在于，该制造方法形成该多晶硅电极的步骤还包括在邻近于该多晶硅电极的一上表面处形成一硅化物层。

11.根据权利要求10所述的半导体装置的制造方法，其特征在于，该硅化物层包括硅化钴、硅化钛或硅化钨。

12.根据权利要求9所述的半导体装置的制造方法，其特征在于，该金属电极包括氮化钛、氮化钽或铜铝合金。

13.根据权利要求9所述的半导体装置的制造方法，其特征在于，该金属电极的厚度为200至800埃的范围。

14.根据权利要求9所述的半导体装置的制造方法，其特征在于，该绝缘层包括氮氧化物、氧化物、氮化层-氧化层-氮化层堆叠结构或高介电常数材料层。

15.根据权利要求9所述的半导体装置的制造方法，其特征在于，该隔离结构为一浅沟槽隔离结构。

16.根据权利要求9所述的半导体装置的制造方法，其特征在于，该制造方法还包括：

在该金属电极上形成一第一接触窗，以与该金属电极电连接；以及

在该多晶硅电极上形成一第二接触窗，以与该多晶硅电极电连接，其中该第二接触窗穿过该绝缘层。