JP2002541681A - 薄膜コンデンサ素子 - Google Patents
薄膜コンデンサ素子Info
- Publication number
- JP2002541681A JP2002541681A JP2000611317A JP2000611317A JP2002541681A JP 2002541681 A JP2002541681 A JP 2002541681A JP 2000611317 A JP2000611317 A JP 2000611317A JP 2000611317 A JP2000611317 A JP 2000611317A JP 2002541681 A JP2002541681 A JP 2002541681A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- capacitor
- conductive thin
- diode
- protection element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 218
- 239000003990 capacitor Substances 0.000 title claims abstract description 137
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 230000015556 catabolic process Effects 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 239000003989 dielectric material Substances 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000013461 design Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910016570 AlCu Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 150000002830 nitrogen compounds Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/08—Overvoltage arresters using spark gaps structurally associated with protected apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/957—Making metal-insulator-metal device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/964—Roughened surface
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】
【解決手段】 薄膜キャパシタ(1)には、キャパシタを静電破壊の発生による結果として生じる可能性がある損傷から保護するために薄膜保護素子が設けられている。薄膜キャパシタは、キャパシタプレートを形成する2つの導電性薄膜部分（11,13）とキャパシタ誘電体を形成する誘電薄膜(15)とを含む。保護素子は、薄膜ダイオード(11, 14, 17)、または薄膜キャパシタと並列に電気的に接続されている直列の薄膜ダイオードという形をとることができる。装置全体を、キャパシタ誘電体(15)を製造する化学量論比の窒化珪素層と、ダイオード半導体材料(14)を設ける非化学量論比のシリコンリッチな窒化珪素層とを使用して製造することができる。一つのダイオード(18)は、一つのキャパシタプレート(11)と、半導体層(14)と、上側ダイオードコンタクト(17)とにより形成される。代替構成の場合、保護素子は、一方のキャパシタプレートと、他方のキャパシタプレートに電気的に接続されている他の導電性薄膜部分に電気的に接続されている一つの導電性薄膜部分により規定されるナローギャップ型の形式をとる。静電破壊事象の間、電荷は、キャパシタ誘電物質を通過するよりはむしろナローギャップを流れることが出来る。
Description
【０００１】
本発明は、薄膜キャパシタ、特に、キャパシタの最大設計動作電圧を上回る電
圧の印加によって生じる可能性がある損傷（これは、例えば、静電破壊の間に、
発生する可能性がある）に対する保護が設けられている型のキャパシタに関する
。
圧の印加によって生じる可能性がある損傷（これは、例えば、静電破壊の間に、
発生する可能性がある）に対する保護が設けられている型のキャパシタに関する
。
【０００２】
電子部品は、一般に、静電荷の集合がその構成部品に加えられことにより発生
する可能性がある、それらの設計動作電圧より高い電圧が、それらに加えられる
と、損傷を受ける可能性がある。構成部品がキャパシタである場合には、印加電
圧がキャパシタの最大設計動作電圧以上に増大すると、キャパシタの誘電体が導
通し始めるポイントに至る。これにより、キャパシタ誘電体は加熱され、構成部
品は最終的に破損してしまう。構成部品は、例えば、構成部品をプリント回路基
板上に取り付ける間の取り扱い作業時に、特に、静電破壊損傷を受けやすい。
する可能性がある、それらの設計動作電圧より高い電圧が、それらに加えられる
と、損傷を受ける可能性がある。構成部品がキャパシタである場合には、印加電
圧がキャパシタの最大設計動作電圧以上に増大すると、キャパシタの誘電体が導
通し始めるポイントに至る。これにより、キャパシタ誘電体は加熱され、構成部
品は最終的に破損してしまう。構成部品は、例えば、構成部品をプリント回路基
板上に取り付ける間の取り扱い作業時に、特に、静電破壊損傷を受けやすい。
【０００３】 IBMテクニカルディスクロージャブリティン、24巻、11B号、6040〜6041ページ
は、静電破壊によりキャパシタに発生する損傷を防ぐために、ダイオードを薄膜
デカップリングコンデンサの両端に接続することを開示している。このダイオー
ドは、キャパシタのけい素基板におけるpn接合を使用して形成されている。
は、静電破壊によりキャパシタに発生する損傷を防ぐために、ダイオードを薄膜
デカップリングコンデンサの両端に接続することを開示している。このダイオー
ドは、キャパシタのけい素基板におけるpn接合を使用して形成されている。
【０００４】 この場合、けい素基板を使用すること、およびp型およびn型ドーパントを含む
ことが必要である。反応室にこのようなドーパントを導入することは、製造され
る装置の他の部分への汚染源をもたらす可能性がある。しかも、このような装置
の製造は複雑かつ高価である。
ことが必要である。反応室にこのようなドーパントを導入することは、製造され
る装置の他の部分への汚染源をもたらす可能性がある。しかも、このような装置
の製造は複雑かつ高価である。
【０００５】
本発明によると、絶縁基板上に薄膜構造を有する薄膜キャパシタであって、前
記薄膜構造が、前記キャパシタの誘電薄膜と、各々が、キャパシタプレートを構
成する第一および第二導電性薄膜部分とを含むキャパシタ素子を構成し、そして
前記薄い薄膜構造が、前記キャパシタ素子と並列に電気的に接続されている保護
素子も構成し、前記保護素子が、前記キャパシタ誘電体薄膜の前記破壊電圧より
低い電圧で作動する伝導経路を有している薄膜キャパシタが、提供される。
記薄膜構造が、前記キャパシタの誘電薄膜と、各々が、キャパシタプレートを構
成する第一および第二導電性薄膜部分とを含むキャパシタ素子を構成し、そして
前記薄い薄膜構造が、前記キャパシタ素子と並列に電気的に接続されている保護
素子も構成し、前記保護素子が、前記キャパシタ誘電体薄膜の前記破壊電圧より
低い電圧で作動する伝導経路を有している薄膜キャパシタが、提供される。
【０００６】 本発明のこの薄い薄膜構造は、電圧の印加によりキャパシタの意図した動作電
圧を越える結果になる可能性がある損傷に対して、薄膜キャパシタを保護するの
に有利である。第一および第二導電性薄膜部分の少なくとも一方は、保護素子の
電極を設けることが好ましい。この機能は、単純化された制作、コンパクトな構
造および低コストで薄膜キャパシタを生成する機会の利点を提供する。
圧を越える結果になる可能性がある損傷に対して、薄膜キャパシタを保護するの
に有利である。第一および第二導電性薄膜部分の少なくとも一方は、保護素子の
電極を設けることが好ましい。この機能は、単純化された制作、コンパクトな構
造および低コストで薄膜キャパシタを生成する機会の利点を提供する。
【０００７】 保護素子は、薄膜ダイオードとすることができる。ダイオードは、例えば、シ
リコンリッチの非化学量論比の窒化シリコンの材料を含むことができる。このよ
うな装置を、多数直列に接続させることができる。
リコンリッチの非化学量論比の窒化シリコンの材料を含むことができる。このよ
うな装置を、多数直列に接続させることができる。
【０００８】 保護素子の他の形式は、例えば、導電性薄膜部分間の放電ギャップまたは電気
抵抗素子を含むことができる。これらの導電性薄膜部分は、第三および第四導電
性薄膜部分を有することができ、第三導電性薄膜部分は、第一および第二導電性
薄膜部分の一方と電気的に接続されていて、そして第四導電性薄膜部分は、第一
および第二導電性薄膜部分の他の一方と電気的に接続されている。第三および第
四導電性薄膜部分の各々は、それが関連する第一または第二導電性薄膜は部分と
一体化させることも出来る。
抵抗素子を含むことができる。これらの導電性薄膜部分は、第三および第四導電
性薄膜部分を有することができ、第三導電性薄膜部分は、第一および第二導電性
薄膜部分の一方と電気的に接続されていて、そして第四導電性薄膜部分は、第一
および第二導電性薄膜部分の他の一方と電気的に接続されている。第三および第
四導電性薄膜部分の各々は、それが関連する第一または第二導電性薄膜は部分と
一体化させることも出来る。
【０００９】 本発明の他の態様およびオプションの特徴は、添付の請求の範囲に示されてい
る。
る。
【００１０】 このように、本発明によると、薄膜キャパシタ素子は、関連する薄膜保護素子
を有する。
を有する。
【００１１】 さらに、薄膜キャパシタ素子は、同じ基板に生成することができる関連する薄
膜保護素子を有する。基板は、任意の絶縁体とすることができる。
膜保護素子を有する。基板は、任意の絶縁体とすることができる。
【００１２】
本発明の実施例は、添付の線図を参照して、これに限定されるものではない具
体例として以下に記載される。
体例として以下に記載される。
【００１３】 これらの図面は、線図的で、正しい比例関係の下に描かれていないことに留意
する必要がある。これらの図の部分の相対寸法および比例関係は、誇張されて示
されているか、または図面における明確さおよび便宜のためにサイズが減少され
ている。異なる実施例において対応するまたは同様の機能を示すために、原則と
して、同じ参照符号が使用されている。
する必要がある。これらの図の部分の相対寸法および比例関係は、誇張されて示
されているか、または図面における明確さおよび便宜のためにサイズが減少され
ている。異なる実施例において対応するまたは同様の機能を示すために、原則と
して、同じ参照符号が使用されている。
【００１４】 図1および2に示されるように、薄膜キャパシタ1は、絶縁基板5上の薄い薄膜構
造として形成されている。基板は、例えば、セラミックまたはガラスを有する。
キャパシタは、第一キャパシタプレートを形成する第一導電性薄膜部分11と第二
キャパシタプレートを形成する第二導電性薄膜部分12とを有する薄膜キャパシタ
素子を含む。第三導電性薄膜部分13は、三つの導電性薄膜部分のいずれかの間で
も直接のコンタクトは無いが、それが、第一導電性薄膜部分11の少なくとも一部
分と第二導電性薄膜部分12の少なくとも一部分と重なっている領域を形成するよ
うに、配置される。第三導電性薄膜部分13は、キャパシタの中間プレートと考え
ることができる。
造として形成されている。基板は、例えば、セラミックまたはガラスを有する。
キャパシタは、第一キャパシタプレートを形成する第一導電性薄膜部分11と第二
キャパシタプレートを形成する第二導電性薄膜部分12とを有する薄膜キャパシタ
素子を含む。第三導電性薄膜部分13は、三つの導電性薄膜部分のいずれかの間で
も直接のコンタクトは無いが、それが、第一導電性薄膜部分11の少なくとも一部
分と第二導電性薄膜部分12の少なくとも一部分と重なっている領域を形成するよ
うに、配置される。第三導電性薄膜部分13は、キャパシタの中間プレートと考え
ることができる。
【００１５】 第三導電性薄膜部分13は、層14および15により第一および第二導電性薄膜部分
から分離されている。層14は半導体材料で、層15は絶縁誘電物質である。誘電体
層（この場合、層15）は、半導体層（この場合、層14）より厚いので、半導体層
14と絶縁層15が2つの隣接する層として形成されるときでも、層15の誘電特性が
支配的である。したがって、層14と15は、一緒に、第一導電性薄膜部分11の第三
導電性薄膜部分13と重なっている領域と、第二導電性薄膜部分12の第三導電性薄
膜部分13と重なっている領域との間のキャパシタ誘電体として機能する。電気ま
たは電子回路においてキャパシタを使用するために、第一キャパシタプレート（
第一導電性薄膜部分11）と第二キャパシタプレート（第二導電性薄膜部分12）と
に、電気的接続が形成され、そしてこの目的のために、当業者に明らかであるよ
うに、コンタクト電極を設けることができる。基板5、半導体層14および絶縁層1
5は、図1には示されていない。
から分離されている。層14は半導体材料で、層15は絶縁誘電物質である。誘電体
層（この場合、層15）は、半導体層（この場合、層14）より厚いので、半導体層
14と絶縁層15が2つの隣接する層として形成されるときでも、層15の誘電特性が
支配的である。したがって、層14と15は、一緒に、第一導電性薄膜部分11の第三
導電性薄膜部分13と重なっている領域と、第二導電性薄膜部分12の第三導電性薄
膜部分13と重なっている領域との間のキャパシタ誘電体として機能する。電気ま
たは電子回路においてキャパシタを使用するために、第一キャパシタプレート（
第一導電性薄膜部分11）と第二キャパシタプレート（第二導電性薄膜部分12）と
に、電気的接続が形成され、そしてこの目的のために、当業者に明らかであるよ
うに、コンタクト電極を設けることができる。基板5、半導体層14および絶縁層1
5は、図1には示されていない。
【００１６】 第一ダイオードの第一コンタクト（電極）は、第一導電性薄膜部分11（第一キ
ャパシタプレート）と電気的に接続されている下側ダイオード端子16の形態で設
けられている。さらに、図1を参照すると、下側のダイオード端子16は、第一導
電性薄膜部分11と一体化された部分であり、これは、制作プロセスを単純化し、
そして製造コストを減少させることに留意すべきである。しかしながら、下側の
ダイオード端子16をキャパシタプレートの一方と一体化させることは本質的では
ないことにも留意すべきである。第一ダイオードの第二コンタクト（第二電極）
は、第一導電性薄膜部分11から離れている半導体層14の表面と接触する位置にあ
るダイオードの上側端子17の形態で設けられる。金属−半導体−金属構造は、第
一ダイオードの下側端子16（第一薄膜部分11）と、半導体層14と、第一ダイオー
ド上側端子17とにより形成される第一薄膜ダイオード（TFD）により、構成され
ている。第一ダイオードは、図1および2において参照番号18により示されている
。第一ダイオードの第二コンタクト17と第二導電性薄膜部分12との間に電気的コ
ンタクトを確立することにより、第一ダイオードは、キャパシタ1のキャパシタ
素子と並列に電気的に接続され、キャパシタと一体の保護素子が設けられるであ
ろう。実際には、必要な保護と薄膜キャパシタ10の設計動作パラメータとに応じ
て、第一導電性薄膜部分11（第一キャパシタプレート）と第二導電性薄膜部分12
（第二キャパシタプレート）との間に、このようなダイオードを一つ以上接続す
ることができる。このようなダイオードを、多数、並列に接続してもよい。
ャパシタプレート）と電気的に接続されている下側ダイオード端子16の形態で設
けられている。さらに、図1を参照すると、下側のダイオード端子16は、第一導
電性薄膜部分11と一体化された部分であり、これは、制作プロセスを単純化し、
そして製造コストを減少させることに留意すべきである。しかしながら、下側の
ダイオード端子16をキャパシタプレートの一方と一体化させることは本質的では
ないことにも留意すべきである。第一ダイオードの第二コンタクト（第二電極）
は、第一導電性薄膜部分11から離れている半導体層14の表面と接触する位置にあ
るダイオードの上側端子17の形態で設けられる。金属−半導体−金属構造は、第
一ダイオードの下側端子16（第一薄膜部分11）と、半導体層14と、第一ダイオー
ド上側端子17とにより形成される第一薄膜ダイオード（TFD）により、構成され
ている。第一ダイオードは、図1および2において参照番号18により示されている
。第一ダイオードの第二コンタクト17と第二導電性薄膜部分12との間に電気的コ
ンタクトを確立することにより、第一ダイオードは、キャパシタ1のキャパシタ
素子と並列に電気的に接続され、キャパシタと一体の保護素子が設けられるであ
ろう。実際には、必要な保護と薄膜キャパシタ10の設計動作パラメータとに応じ
て、第一導電性薄膜部分11（第一キャパシタプレート）と第二導電性薄膜部分12
（第二キャパシタプレート）との間に、このようなダイオードを一つ以上接続す
ることができる。このようなダイオードを、多数、並列に接続してもよい。
【００１７】 2つの金属（典型的にはクロムとモリブデン）層コンタクトの間にはさまれた
、シリコンリッチな窒化珪素（上記の具体例における層14）の層により形成され
る薄膜ダイオード（TFD）18は、単純なクロスオーバー装置である。シリコンリ
ッチな窒化珪素の窒素の含有量は、それが半導体とし機能するには十分に低いの
で、この薄膜ダイオード装置は、各々の金属−窒化珪素インターフェースでのバ
リアのトンネリングが、電流の流れを制限する逆並列ショットキーダイオードと
考えることが出来る。この薄膜ダイオードは、一般に、対称な装置である。金属
層コンタクトのバルクは、AlCuの表面を有するAlCuとすることが出来る。これに
代えて、表面をMoまたはCrとすることも出来る。
、シリコンリッチな窒化珪素（上記の具体例における層14）の層により形成され
る薄膜ダイオード（TFD）18は、単純なクロスオーバー装置である。シリコンリ
ッチな窒化珪素の窒素の含有量は、それが半導体とし機能するには十分に低いの
で、この薄膜ダイオード装置は、各々の金属−窒化珪素インターフェースでのバ
リアのトンネリングが、電流の流れを制限する逆並列ショットキーダイオードと
考えることが出来る。この薄膜ダイオードは、一般に、対称な装置である。金属
層コンタクトのバルクは、AlCuの表面を有するAlCuとすることが出来る。これに
代えて、表面をMoまたはCrとすることも出来る。
【００１８】 キャパシタが設計動作電圧の範囲内で動作する場合、保護素子は、電流に対し
非常に大きなレジスタンスを与える。それらの設計動作電圧を越える電圧が、キ
ャパシタに加えられると、第一薄膜部分11と第二薄膜部分12の間に、装置の設計
動作パラメータを越える電位差が、発生する。これらの条件の下で、保護素子の
電気的レジスタンスは、かなり減少し、その結果、第一導電性薄膜部分11と第二
導電性薄膜部分12との間で何れかの方向に電流が流れることが可能になるであろ
う。これにより、キャパシタ誘電体中に電流が流れなくなるか、またはその量が
減少する。（過大な電圧がかかることにより発生する可能性がある）キャパシタ
素子それ自体を流れる電流の少なくとも一部を阻止することにより、キャパシタ
、特に、キャパシタの誘電体に損傷が発生するリスクは、減少する。
非常に大きなレジスタンスを与える。それらの設計動作電圧を越える電圧が、キ
ャパシタに加えられると、第一薄膜部分11と第二薄膜部分12の間に、装置の設計
動作パラメータを越える電位差が、発生する。これらの条件の下で、保護素子の
電気的レジスタンスは、かなり減少し、その結果、第一導電性薄膜部分11と第二
導電性薄膜部分12との間で何れかの方向に電流が流れることが可能になるであろ
う。これにより、キャパシタ誘電体中に電流が流れなくなるか、またはその量が
減少する。（過大な電圧がかかることにより発生する可能性がある）キャパシタ
素子それ自体を流れる電流の少なくとも一部を阻止することにより、キャパシタ
、特に、キャパシタの誘電体に損傷が発生するリスクは、減少する。
【００１９】 標準的な設計動作電圧範囲の電圧が、キャパシタに加えられている場合、保護
素子が、コンデンサ素子の正常動作に影響を及ぼすことがないよう非常に高いレ
ジスタンスを有するように、保護素子を設計する必要があることは、明らかであ
ろう。さらに、保護素子は、キャパシタ素子それ自体と比較して、非常に低いキ
ャパシタンスを有するべきである。キャパシタに標準的な設計動作電圧範囲を越
える電圧がかかり、かつ特に、その過剰電圧が、キャパシタに損傷を与える程十
分大きい場合、保護素子のレジスタンスは、有意な遅れなしに電流が流れるよう
に、十分速く減少すべきである。すなわち、その反応時間は、キャパシタに損傷
が発生する前に、保護素子が電流を流すことが可能となるように、決められるべ
きである。
素子が、コンデンサ素子の正常動作に影響を及ぼすことがないよう非常に高いレ
ジスタンスを有するように、保護素子を設計する必要があることは、明らかであ
ろう。さらに、保護素子は、キャパシタ素子それ自体と比較して、非常に低いキ
ャパシタンスを有するべきである。キャパシタに標準的な設計動作電圧範囲を越
える電圧がかかり、かつ特に、その過剰電圧が、キャパシタに損傷を与える程十
分大きい場合、保護素子のレジスタンスは、有意な遅れなしに電流が流れるよう
に、十分速く減少すべきである。すなわち、その反応時間は、キャパシタに損傷
が発生する前に、保護素子が電流を流すことが可能となるように、決められるべ
きである。
【００２０】 保護素子が、有用な保護を提供するためにはそのレジスタンスをどの程度早く
減少させなければならないかということは、いわゆる人体モデル放電事象から知
ることができる。これは、電荷を保持している人が装置を扱う場合の効果をシミ
ュレートする。このテストは、200pFのキャパシタを1, 2キロボルトのオーダの
電圧により充電し、次いで、被測定装置に蓄積電荷を放電させるステップを含む
。このテストは、被測定装置がダウンするまで、段々と高くなる電圧によるキャ
パシタの充電を繰り返す。被測定装置が薄膜キャパシタの場合、最大電流は、イ
ンダクタンスの存在により、放電開始後2, 3ナノ秒装置を流れる。例えば、最大
電流が、放電開始後4〜5ナノ秒流れる場合、保護素子は、この時まで低いレジス
タンスを示す必要があるであろう。
減少させなければならないかということは、いわゆる人体モデル放電事象から知
ることができる。これは、電荷を保持している人が装置を扱う場合の効果をシミ
ュレートする。このテストは、200pFのキャパシタを1, 2キロボルトのオーダの
電圧により充電し、次いで、被測定装置に蓄積電荷を放電させるステップを含む
。このテストは、被測定装置がダウンするまで、段々と高くなる電圧によるキャ
パシタの充電を繰り返す。被測定装置が薄膜キャパシタの場合、最大電流は、イ
ンダクタンスの存在により、放電開始後2, 3ナノ秒装置を流れる。例えば、最大
電流が、放電開始後4〜5ナノ秒流れる場合、保護素子は、この時まで低いレジス
タンスを示す必要があるであろう。
【００２１】 これは、上記の具体例の場合、薄膜ダイオードが、十分素早く電流を流し、キ
ャパシタに発生する損傷を防ぐ必要があることを意味する。薄膜ダイオードを流
れる電流は、薄膜ダイオードの通常の電圧電流特性の範囲内にあることが好まし
いが、薄膜ダイオードは、降伏する可能性がある。後者の場合、その降伏は、可
逆的であることが特に好ましい。一方のダイオードが上述したように使用される
場合、このダイオードは、キャパシタ素子の通常の設計駆動電圧より高いターン
オン電圧（または降伏電圧）を有していなければならない。実質的に導通を開始
するのに必要な保護素子の電圧（素子ターンオン電圧）をさらに増大させるため
には、保護素子を、単一薄膜ダイオードに代えて、直列に接続されている多くの
薄膜ダイオードから構成することもできる。この場合、保護素子にかかる電圧は
、複数のダイオードに分割されるであろう。保護素子は、各々のダイオードのタ
ーンオン（または降伏）電圧に到ったときのみ、導通を開始するので、それが導
通を開始する前に、保護素子全体により大きな電圧を与えることができる。
ャパシタに発生する損傷を防ぐ必要があることを意味する。薄膜ダイオードを流
れる電流は、薄膜ダイオードの通常の電圧電流特性の範囲内にあることが好まし
いが、薄膜ダイオードは、降伏する可能性がある。後者の場合、その降伏は、可
逆的であることが特に好ましい。一方のダイオードが上述したように使用される
場合、このダイオードは、キャパシタ素子の通常の設計駆動電圧より高いターン
オン電圧（または降伏電圧）を有していなければならない。実質的に導通を開始
するのに必要な保護素子の電圧（素子ターンオン電圧）をさらに増大させるため
には、保護素子を、単一薄膜ダイオードに代えて、直列に接続されている多くの
薄膜ダイオードから構成することもできる。この場合、保護素子にかかる電圧は
、複数のダイオードに分割されるであろう。保護素子は、各々のダイオードのタ
ーンオン（または降伏）電圧に到ったときのみ、導通を開始するので、それが導
通を開始する前に、保護素子全体により大きな電圧を与えることができる。
【００２２】 この構成は、図1に示されていて、第一ダイオードの第二コンタクト端子17は
、第二導電性薄膜部分12に直接接続されていなくて、第二薄膜ダイオード18aの
コンタクト端子に接続されている。このような多くの薄膜ダイオード(18, 18a,
18b, 18c, 18d, 18e)は、第一導電性薄膜部分11と第二導電性薄膜部分12との間
で、直列に、電気的に接続されているので、第一部分11および第二部分12の薄膜
部分の間にかかる電位差の一部のみが、各薄膜ダイオードに現れるであろう。こ
のように、薄膜ダイオードの所定の型に対して、直列に接続されているこのよう
なダイオードの数を増大させることにより、（ダイオード(18, 18a, 18b, 18c..
..)により形成される）保護素子が導通を開始する前に第一部分11と第二部分12
の導電性薄膜部分にかかる電位差を、増加させることが出来るであろう。
、第二導電性薄膜部分12に直接接続されていなくて、第二薄膜ダイオード18aの
コンタクト端子に接続されている。このような多くの薄膜ダイオード(18, 18a,
18b, 18c, 18d, 18e)は、第一導電性薄膜部分11と第二導電性薄膜部分12との間
で、直列に、電気的に接続されているので、第一部分11および第二部分12の薄膜
部分の間にかかる電位差の一部のみが、各薄膜ダイオードに現れるであろう。こ
のように、薄膜ダイオードの所定の型に対して、直列に接続されているこのよう
なダイオードの数を増大させることにより、（ダイオード(18, 18a, 18b, 18c..
..)により形成される）保護素子が導通を開始する前に第一部分11と第二部分12
の導電性薄膜部分にかかる電位差を、増加させることが出来るであろう。
【００２３】 保護素子は、キャパシタ素子に継続する保護を提供するために、静電破壊事象
を含めて、過大な電圧の印加に耐えることが好ましい。保護素子の静電容量を取
り扱う電流および電圧は、各薄膜ダイオードの領域を増大させることにより改良
させることができる。静電容量を扱う電圧を改良する他の方法は、固定された領
域を保持させおよび／または金属コンタクト端子の層厚を増大させた状態で、ダ
イオードの数を増大させることである。
を含めて、過大な電圧の印加に耐えることが好ましい。保護素子の静電容量を取
り扱う電流および電圧は、各薄膜ダイオードの領域を増大させることにより改良
させることができる。静電容量を扱う電圧を改良する他の方法は、固定された領
域を保持させおよび／または金属コンタクト端子の層厚を増大させた状態で、ダ
イオードの数を増大させることである。
【００２４】 保護素子の静電容量を扱う電流と電圧は、第一導電性薄膜部分11と第二導電性
薄膜部分12との間に並列接続されている多くのダイオードを設けることにより、
および／または第一導電性薄膜部分11と第二導電性薄膜部分12との間に、並列接
続されている各組を直列接続させたダイオードの多くの組を設けることにより改
良することも出来る。
薄膜部分12との間に並列接続されている多くのダイオードを設けることにより、
および／または第一導電性薄膜部分11と第二導電性薄膜部分12との間に、並列接
続されている各組を直列接続させたダイオードの多くの組を設けることにより改
良することも出来る。
【００２５】 すでに述べたように、図1と2に示される装置は、非化学量論比のシリコンリッ
チの窒化珪素の半導電層14を使用し、誘電層15は、化学量論比の窒化珪素である
。両方の層の生成に窒化珪素を使用することは、各々の層が、キャパシタの製造
の間、同じリアクタ内で生成され、そして堆積される材料の組成を、リアクタに
おける条件を変化させることのみで決めることが出来ることを、意味する。
チの窒化珪素の半導電層14を使用し、誘電層15は、化学量論比の窒化珪素である
。両方の層の生成に窒化珪素を使用することは、各々の層が、キャパシタの製造
の間、同じリアクタ内で生成され、そして堆積される材料の組成を、リアクタに
おける条件を変化させることのみで決めることが出来ることを、意味する。
【００２６】 図1または図2に示される装置の製造に適する一生産プロセスは、以下に記載さ
れるステップからなる。
れるステップからなる。
【００２７】 第一底部金属層が、絶縁基板5に堆積され、そしてこれは、第一導電性薄膜部
分11/16と、第二導電性薄膜部分12と、必要に応じて別のダイオード(18a, 18b,
18c, 18d....)の第一（底部）ダイオードの端子19とを設けるために、エッチン
グにより適切にパターン化される。非化学量論比のシリコンリッチな窒化珪素が
、次いで、第一ダイオード18と別のダイオード18a, 18b.....の半導体層14を形
成するために堆積される。第二金属層が、次いで、堆積され、そしてこれは、ダ
イオード上側端子17である第一ダイオードの第二コンタクト（電極）と、必要に
応じて別のダイオード18a, 18b, 18c....の第二（上部）ダイオードの端子20と
を形成するために、パターン化される。
分11/16と、第二導電性薄膜部分12と、必要に応じて別のダイオード(18a, 18b,
18c, 18d....)の第一（底部）ダイオードの端子19とを設けるために、エッチン
グにより適切にパターン化される。非化学量論比のシリコンリッチな窒化珪素が
、次いで、第一ダイオード18と別のダイオード18a, 18b.....の半導体層14を形
成するために堆積される。第二金属層が、次いで、堆積され、そしてこれは、ダ
イオード上側端子17である第一ダイオードの第二コンタクト（電極）と、必要に
応じて別のダイオード18a, 18b, 18c....の第二（上部）ダイオードの端子20と
を形成するために、パターン化される。
【００２８】 化学量論比の窒化珪素が、次いで、キャパシタ誘電層15を形成するために堆積
される。次に、第一および第二導電性薄膜部分11および12のそれぞれに対して、
コンタクトホールが、窒化シリコン層14および15に開けられる。第三金属層が、
次いで、堆積され、そしてこれは、第三導電性薄膜部分13と、第一導電性薄膜部
分11と第二導電性薄膜部分12へのコンタクト（図示せず）を設けるためにパター
ン化される。このようにして、3つの金属被覆工程と2つの窒化珪素層の堆積しか
必要としない1つ以上の薄膜ダイオードを備えた保護素子を有するキャパシタ素
子を有利に製造することが、可能となる。
される。次に、第一および第二導電性薄膜部分11および12のそれぞれに対して、
コンタクトホールが、窒化シリコン層14および15に開けられる。第三金属層が、
次いで、堆積され、そしてこれは、第三導電性薄膜部分13と、第一導電性薄膜部
分11と第二導電性薄膜部分12へのコンタクト（図示せず）を設けるためにパター
ン化される。このようにして、3つの金属被覆工程と2つの窒化珪素層の堆積しか
必要としない1つ以上の薄膜ダイオードを備えた保護素子を有するキャパシタ素
子を有利に製造することが、可能となる。
【００２９】 別の実施例の場合、このまたは各薄膜ダイオードを、MIM装置、例えば、タン
タル五酸化物(Ta2O5)MIM装置、により置換することができる。MIM（金属−絶縁
体−金属）装置は、電流が、（典型的には、タンタルの）第一コンタクト層と、
（典型的には、タンタル、クロム、錫またはインジウム錫酸化物からなる）第二
コンタクト層との間に流れる単純なクロスオーバーダイオードでもある。第一お
よび第二コンタクト層の間に流れる電流は、介在層により制御される。介在層は
、タンタルが選択される第一コンタクト層の陽極酸化により形成されるTa2O5に
より形成される。典型的なTa2O5 MIM装置のI(V)特性は、刊行物、日本応用物理
学欧文誌、第19巻、第1号、1980年1月、pp. 71-77、およびASIA Display、95年
、P2.2-1、pp. 453-456「MIM 素子の電流電圧特性とその新しい実験式」（ヒラ
イ他）に記載されている態様の適切な熱処理により形成することができる。図1
と2に示される実施例に対しては、層14はTa2 O5であろう。
タル五酸化物(Ta2O5)MIM装置、により置換することができる。MIM（金属−絶縁
体−金属）装置は、電流が、（典型的には、タンタルの）第一コンタクト層と、
（典型的には、タンタル、クロム、錫またはインジウム錫酸化物からなる）第二
コンタクト層との間に流れる単純なクロスオーバーダイオードでもある。第一お
よび第二コンタクト層の間に流れる電流は、介在層により制御される。介在層は
、タンタルが選択される第一コンタクト層の陽極酸化により形成されるTa2O5に
より形成される。典型的なTa2O5 MIM装置のI(V)特性は、刊行物、日本応用物理
学欧文誌、第19巻、第1号、1980年1月、pp. 71-77、およびASIA Display、95年
、P2.2-1、pp. 453-456「MIM 素子の電流電圧特性とその新しい実験式」（ヒラ
イ他）に記載されている態様の適切な熱処理により形成することができる。図1
と2に示される実施例に対しては、層14はTa2 O5であろう。
【００３０】 図1と2に示される装置は、下側半導体層14と上側絶縁誘電層15を有するが、こ
れらの層を、より厚い絶縁誘電層15をまず堆積させ、そしてより薄い半導体14を
、その上に堆積させて、上下逆にすることも出来る。実際に、装置全体を、図示
される装置とは反対にした構成で、基板5上に生成することも出来る。さらに、
第一および第二キャパシタプレートを、第一導電性薄膜部分11と第二導電性薄膜
部分12により形成することは本質的ではない。代替構成の場合、中間キャパシタ
プレートは使用されずに、2つの平行プレートのより通常の構成が採用される。
このような実施の場合、第一導電性薄膜部分11は、第一キャパシタプレートとし
て保持されるが、第二キャパシタプレートは、第一導電性薄膜部分11と第三導電
性薄膜部分13との間のオーバーラップの領域を増大させることが好ましい第三導
電性薄膜部分13により、構成される。保護素子は、次いで、第一導電性薄膜部分
11と第三導電性薄膜部分13との間に電気的に接続される。
れらの層を、より厚い絶縁誘電層15をまず堆積させ、そしてより薄い半導体14を
、その上に堆積させて、上下逆にすることも出来る。実際に、装置全体を、図示
される装置とは反対にした構成で、基板5上に生成することも出来る。さらに、
第一および第二キャパシタプレートを、第一導電性薄膜部分11と第二導電性薄膜
部分12により形成することは本質的ではない。代替構成の場合、中間キャパシタ
プレートは使用されずに、2つの平行プレートのより通常の構成が採用される。
このような実施の場合、第一導電性薄膜部分11は、第一キャパシタプレートとし
て保持されるが、第二キャパシタプレートは、第一導電性薄膜部分11と第三導電
性薄膜部分13との間のオーバーラップの領域を増大させることが好ましい第三導
電性薄膜部分13により、構成される。保護素子は、次いで、第一導電性薄膜部分
11と第三導電性薄膜部分13との間に電気的に接続される。
【００３１】 図3と4には、薄膜キャパシタ20の第二実施例が、示されている。先に述べた具
体例と同様に、この装置は、基板5に形成されるが、一レベルの第一導電性薄膜
部分11により形成される第一キャパシタプレートと、第一導電性薄膜部分11とは
異なるレベルの第二導電性薄膜部分により形成される第二キャパシタプレート12
とを有する。前述の具体例において説明したように、キャパシタ誘電体は、化学
量論比の窒化珪素とすることができる絶縁誘電層15により、形成される。ここで
も、保護素子は、薄膜ダイオード18、または、図3と4に示されるように、第一お
よび第二キャパシタプレートと並列に電気的に接続されている多くの直列薄膜ダ
イオード18, 18a, 18b, 18c, 18d....の形態で形成することができる。ダイオー
ドの断面図は、図4に示されていて、ここには、第一薄膜ダイオード18の第一コ
ンタクト（電極）11xを形成する第一導電性薄膜部分11の延在する断面11xが示さ
れている。この例では、シリコンリッチな窒化珪素である半導体層14と、第二コ
ンタクト（電極）17は、第一薄膜ダイオードを形成するためにも設けられている
。多くの直列接続されているダイオードが必要でない場合、第二コンタクト17は
、第二キャパシタプレート（第二導電性薄膜部分12）に、電気的に接続させるこ
とができる。図示の実施例においては、第二コンタクト17は、別の薄膜ダイオー
ド18aのコンタクト端子に連結されている。このように、多くのこのような別の
直列ダイオード18a, 18b, 18c....は、第一導電性薄膜部分11と第二導電性薄膜
部分12との間に電気的に接続されている。すなわち、一連のダイオードが、キャ
パシタと並列に電気的に接続されている。第１実施例と同様に、薄膜ダイオード
の種々の装置および構成により、保護素子の静電容量を処理する電流および電圧
、およびその動作特性を変化させることが可能となる。
体例と同様に、この装置は、基板5に形成されるが、一レベルの第一導電性薄膜
部分11により形成される第一キャパシタプレートと、第一導電性薄膜部分11とは
異なるレベルの第二導電性薄膜部分により形成される第二キャパシタプレート12
とを有する。前述の具体例において説明したように、キャパシタ誘電体は、化学
量論比の窒化珪素とすることができる絶縁誘電層15により、形成される。ここで
も、保護素子は、薄膜ダイオード18、または、図3と4に示されるように、第一お
よび第二キャパシタプレートと並列に電気的に接続されている多くの直列薄膜ダ
イオード18, 18a, 18b, 18c, 18d....の形態で形成することができる。ダイオー
ドの断面図は、図4に示されていて、ここには、第一薄膜ダイオード18の第一コ
ンタクト（電極）11xを形成する第一導電性薄膜部分11の延在する断面11xが示さ
れている。この例では、シリコンリッチな窒化珪素である半導体層14と、第二コ
ンタクト（電極）17は、第一薄膜ダイオードを形成するためにも設けられている
。多くの直列接続されているダイオードが必要でない場合、第二コンタクト17は
、第二キャパシタプレート（第二導電性薄膜部分12）に、電気的に接続させるこ
とができる。図示の実施例においては、第二コンタクト17は、別の薄膜ダイオー
ド18aのコンタクト端子に連結されている。このように、多くのこのような別の
直列ダイオード18a, 18b, 18c....は、第一導電性薄膜部分11と第二導電性薄膜
部分12との間に電気的に接続されている。すなわち、一連のダイオードが、キャ
パシタと並列に電気的に接続されている。第１実施例と同様に、薄膜ダイオード
の種々の装置および構成により、保護素子の静電容量を処理する電流および電圧
、およびその動作特性を変化させることが可能となる。
【００３２】 さらに、この第二実施例の場合、薄膜ダイオードを、これに代えて、上述した
型のMIM装置とすることができる。
型のMIM装置とすることができる。
【００３３】 図6と7には、基板5に形成されている薄膜キャパシタ30の第三実施例が、示さ
れている。第一導電性薄膜部分11は、キャパシタの一端子でもある第一キャパシ
タプレートを形成する。第二導電薄膜部分12は、キャパシタの他の端子でもある
第二キャパシタプレートを形成する。第一導電性薄膜部分11は、第一埋込み導電
性薄膜部分13aにより、オーバーラップの領域を形成し、そして第二導電性薄膜
部分12が第二埋込み導電性薄膜部分13bにより、オーバーラップの領域を形成す
る（オーバーラップの各領域において、導電性薄膜部分は、直接の電気的コンタ
クトを有しない）。オーバーラップの各領域において、導電性薄膜部分は、直接
電気的コンタクトを有していないが、別のリンク導電性薄膜部分13cは、第一お
よび第二埋込み導電性薄膜部分13a, 13bとオーバーラップ領域を形成する。実際
に、この実施例は、直列に接続されている2つのキャパシタ素子を含むものと考
えることができる。
れている。第一導電性薄膜部分11は、キャパシタの一端子でもある第一キャパシ
タプレートを形成する。第二導電薄膜部分12は、キャパシタの他の端子でもある
第二キャパシタプレートを形成する。第一導電性薄膜部分11は、第一埋込み導電
性薄膜部分13aにより、オーバーラップの領域を形成し、そして第二導電性薄膜
部分12が第二埋込み導電性薄膜部分13bにより、オーバーラップの領域を形成す
る（オーバーラップの各領域において、導電性薄膜部分は、直接の電気的コンタ
クトを有しない）。オーバーラップの各領域において、導電性薄膜部分は、直接
電気的コンタクトを有していないが、別のリンク導電性薄膜部分13cは、第一お
よび第二埋込み導電性薄膜部分13a, 13bとオーバーラップ領域を形成する。実際
に、この実施例は、直列に接続されている2つのキャパシタ素子を含むものと考
えることができる。
【００３４】 キャパシタ誘電体は、前述の具体例において説明したように、化学量論比の窒
化珪素とすることができる絶縁誘電層15により、設けられる。これに代えて、層
15を他の絶縁体（例えば、酸化シリコン）とすることができる。キャパシタには
、2つの保護素子が設けられている。第一保護素子は、第一導電性薄膜部分11と
リンク導電性薄膜部分13cとの間で、電気的に接続されている。第二保護素子は
、第二導電性薄膜部分12とリンク導電性薄膜部分13cとの間で、電気的に接続さ
れている。各保護素子は、直列に電気的に接続されている複数の薄膜ダイオード
18を含む。図示される保護素子は、各々、直列に接続されている6つの薄膜ダイ
オード18, 18a, 18b, 18c, 18d, 18eを含む。各保護素子は、これに代えて、こ
れ以外の数の保護素子を含むことができる。通常好ましいことではないが、保護
素子が一つのダイオードしか含まないようにすることもできる。ダイオード18の
横断面図は、第一コンタクト（電極）16と第二コンタクト（電極）17を示す。第
一コンタクトは、第一導電性薄膜部分11の一体部分であり、そして第二コンタク
ト17は、薄膜ダイオード18aのコンタクトを形成するために延在する。半導体層
は、この例では、シリコンリッチな非化学量論比の窒化珪素である層14を構成す
る。
化珪素とすることができる絶縁誘電層15により、設けられる。これに代えて、層
15を他の絶縁体（例えば、酸化シリコン）とすることができる。キャパシタには
、2つの保護素子が設けられている。第一保護素子は、第一導電性薄膜部分11と
リンク導電性薄膜部分13cとの間で、電気的に接続されている。第二保護素子は
、第二導電性薄膜部分12とリンク導電性薄膜部分13cとの間で、電気的に接続さ
れている。各保護素子は、直列に電気的に接続されている複数の薄膜ダイオード
18を含む。図示される保護素子は、各々、直列に接続されている6つの薄膜ダイ
オード18, 18a, 18b, 18c, 18d, 18eを含む。各保護素子は、これに代えて、こ
れ以外の数の保護素子を含むことができる。通常好ましいことではないが、保護
素子が一つのダイオードしか含まないようにすることもできる。ダイオード18の
横断面図は、第一コンタクト（電極）16と第二コンタクト（電極）17を示す。第
一コンタクトは、第一導電性薄膜部分11の一体部分であり、そして第二コンタク
ト17は、薄膜ダイオード18aのコンタクトを形成するために延在する。半導体層
は、この例では、シリコンリッチな非化学量論比の窒化珪素である層14を構成す
る。
【００３５】 前述の具体例と同様に、薄膜ダイオードを他の薄膜ダイオードとキャパシタの
プレートに対して電気的に接続する種々の方法は、保護素子の静電容量を扱う電
流と電圧、およびその動作特性を変化させることを可能にする。ここでも、個別
ダイオードの仕様は、それらの構成を変えることにより制御させそして変化させ
ることが出来る。
プレートに対して電気的に接続する種々の方法は、保護素子の静電容量を扱う電
流と電圧、およびその動作特性を変化させることを可能にする。ここでも、個別
ダイオードの仕様は、それらの構成を変えることにより制御させそして変化させ
ることが出来る。
【００３６】 （シリコンリッチな非化学量論比の窒化珪素のような）シリコンリッチなアモ
ルファス合金に基づく薄膜ダイオードは、非常に耐久性のあるものにすることが
出来、同時に、その漏洩電流を、電界の増大と共に6倍のオーダーに増大させる
ことができる。したがって、この型の一つ以上の小さいダイオードをキャパシタ
と並列に接続することにより、それらは、通常の動作電圧でのキャパシタンスと
漏洩電流を無視出来るほどに小さくし、高電圧で発生する静電気を逃がすことを
可能にする。
ルファス合金に基づく薄膜ダイオードは、非常に耐久性のあるものにすることが
出来、同時に、その漏洩電流を、電界の増大と共に6倍のオーダーに増大させる
ことができる。したがって、この型の一つ以上の小さいダイオードをキャパシタ
と並列に接続することにより、それらは、通常の動作電圧でのキャパシタンスと
漏洩電流を無視出来るほどに小さくし、高電圧で発生する静電気を逃がすことを
可能にする。
【００３７】 例えば、2.1eV（エレクトロンボルト）のバンドギャップと2000Å(オングスト
ローム)の層厚を有するシリコンリッチの水素化された材料を使用する薄膜ダイ
オードは、4V（ボルト）の電位差に対し、2 x 105 V.cm-1の電界で動作するであ
ろう。対応する電流は、10-7 A.cm-2のオーダにあるであろう。したがって、薄
膜キャパシタと並列に接続された、5つの50μm（マイクロメータ）x 50μm（マ
イクロメータ）の直列ダイオードは、キャパシタにかかる20Vに対し、漏洩電流
を2.5 x 10-12A（アンペア）のオーダにするであろう(これらの5つのダイオード
は、ちょうど0.2pFの余分のキャパシタンスを示す)。200Vが加えられると、漏洩
電流は、7以上のオーダー分、10-5A以上まで増加する。この第三実施例の場合、
薄膜ダイオードを、これに代えて、上述した型のMIM装置とすることもできる。
ローム)の層厚を有するシリコンリッチの水素化された材料を使用する薄膜ダイ
オードは、4V（ボルト）の電位差に対し、2 x 105 V.cm-1の電界で動作するであ
ろう。対応する電流は、10-7 A.cm-2のオーダにあるであろう。したがって、薄
膜キャパシタと並列に接続された、5つの50μm（マイクロメータ）x 50μm（マ
イクロメータ）の直列ダイオードは、キャパシタにかかる20Vに対し、漏洩電流
を2.5 x 10-12A（アンペア）のオーダにするであろう(これらの5つのダイオード
は、ちょうど0.2pFの余分のキャパシタンスを示す)。200Vが加えられると、漏洩
電流は、7以上のオーダー分、10-5A以上まで増加する。この第三実施例の場合、
薄膜ダイオードを、これに代えて、上述した型のMIM装置とすることもできる。
【００３８】 図9と10には、基板5に形成される薄膜キャパシタ40の第四実施例が、示されて
いる。このキャパシタは、キャパシタの第一プレートを構成する第一導電性薄膜
部分11と、キャパシタの第二プレートを構成する第二導電性薄膜部分12と、キャ
パシタ誘電体を構成する絶縁誘電層15とを有するキャパシタ素子を含む。例えば
、誘電体は、二酸化けい素または窒素化合物とすることができる。第一導電性薄
膜部分11との電気的接続内には、導電遷移部分21が設けられている。導電遷移部
分21は、第二導電性薄膜部分12と同じ面に延在し、かつ第二導電性薄膜部分12の
端42a, 42bから小距離離れた端41a, 41bで終了するように形成されている。これ
により、遷移部分21の端41a, 41bと第二導電性薄膜部分12の端42a, 42bとの間に
各々ナローギャップ22が規定される。十分に高い電位差がキャパシタのプレート
に出現すると、電荷はキャパシタの誘電体よりむしろこの放電ギャップを流れる
。したがって、遷移部分21、ナローギャップ22および端領域41a, 41b, 42a, 42b
は、保護素子を構成するように機能する。典型的には、この放電ギャップは、数
マイクロメートル（たとえば、3-15のマイクロメートルの範囲）のオーダにある
。典型的には、ギャップは、誘電体の層厚の5倍以下である。
いる。このキャパシタは、キャパシタの第一プレートを構成する第一導電性薄膜
部分11と、キャパシタの第二プレートを構成する第二導電性薄膜部分12と、キャ
パシタ誘電体を構成する絶縁誘電層15とを有するキャパシタ素子を含む。例えば
、誘電体は、二酸化けい素または窒素化合物とすることができる。第一導電性薄
膜部分11との電気的接続内には、導電遷移部分21が設けられている。導電遷移部
分21は、第二導電性薄膜部分12と同じ面に延在し、かつ第二導電性薄膜部分12の
端42a, 42bから小距離離れた端41a, 41bで終了するように形成されている。これ
により、遷移部分21の端41a, 41bと第二導電性薄膜部分12の端42a, 42bとの間に
各々ナローギャップ22が規定される。十分に高い電位差がキャパシタのプレート
に出現すると、電荷はキャパシタの誘電体よりむしろこの放電ギャップを流れる
。したがって、遷移部分21、ナローギャップ22および端領域41a, 41b, 42a, 42b
は、保護素子を構成するように機能する。典型的には、この放電ギャップは、数
マイクロメートル（たとえば、3-15のマイクロメートルの範囲）のオーダにある
。典型的には、ギャップは、誘電体の層厚の5倍以下である。
【００３９】 第四実施例に示される型の装置を生成する一つの特定方法は、上部電極を堆積
させ、続いてそこにせまいスロットを切断することである。これは、電極を2つ
の部分に分割し、次いで、これらの部分の一方を、底の電極に接続する。
させ、続いてそこにせまいスロットを切断することである。これは、電極を2つ
の部分に分割し、次いで、これらの部分の一方を、底の電極に接続する。
【００４０】 第四実施例の放電ギャップ22は、絶縁誘電体15の表面を露出する。露出された
表面は、必要に応じて表面の導通特性を変更するために、表面処理する。これは
、ギャップ間の電荷の転送に影響を与え、保護素子の特性を変えることが出来る
。一つの可能性は、絶縁誘電体の露出された表面に電気抵抗性金属層の形で変更
層23を設けることである。これは、製造の間、別のマスクを使用する必要なく、
並列RC組合せを生成することを可能にする。他の可能性は、コンパウンドまたは
分子を含む炭素を加えた結果の残留物の形で変更層23を設けることである。これ
は、製造プロセスの間に、化学物質を含む炭素を使用すると、しばしば起こる。
これに代えて、シリコンリッチな非化学量論比の窒化珪素を、ギャップに導入さ
せてもよい。保護素子は、前に説明した薄膜ダイオードとして機能を開始する。
層15の表面は、堆積プロセスの間、それに異なる電気的特性を与えるために層12
と21の堆積の前に変更させてもよい。層15の露出された表面は、損傷を受けて、
欠陥を誘起しかつ導通特性を変える可能性ある。これは、プラズマエッチングに
よって行ってもよい。
表面は、必要に応じて表面の導通特性を変更するために、表面処理する。これは
、ギャップ間の電荷の転送に影響を与え、保護素子の特性を変えることが出来る
。一つの可能性は、絶縁誘電体の露出された表面に電気抵抗性金属層の形で変更
層23を設けることである。これは、製造の間、別のマスクを使用する必要なく、
並列RC組合せを生成することを可能にする。他の可能性は、コンパウンドまたは
分子を含む炭素を加えた結果の残留物の形で変更層23を設けることである。これ
は、製造プロセスの間に、化学物質を含む炭素を使用すると、しばしば起こる。
これに代えて、シリコンリッチな非化学量論比の窒化珪素を、ギャップに導入さ
せてもよい。保護素子は、前に説明した薄膜ダイオードとして機能を開始する。
層15の表面は、堆積プロセスの間、それに異なる電気的特性を与えるために層12
と21の堆積の前に変更させてもよい。層15の露出された表面は、損傷を受けて、
欠陥を誘起しかつ導通特性を変える可能性ある。これは、プラズマエッチングに
よって行ってもよい。
【００４１】 図11と12は、図9と10に示される装置と同じ原理により（すなわち、放電ギャ
ップ22を使用することにより）動作する保護素子も有する薄膜キャパシタ50であ
る本発明の第5実施例を示す。図11と12における装置には、第一キャパシタプレ
ートと第二キャパシタプレートをそれぞれ形成する、同一平面上にある第一導電
性薄膜部分11と第二導電性薄膜部分12が設けられている。薄膜部分のいずれの間
にもコンタクトは存在しないが、第一および第二導電性薄膜部分の各々とオーバ
ーラップの領域を形成する、別の導電性薄膜部分13が、設けられている。絶縁誘
電層15は、キャパシタ誘電体を構成し、そしてこの層は、化学量論比の窒化珪素
または二酸化けい素とすることができる。
ップ22を使用することにより）動作する保護素子も有する薄膜キャパシタ50であ
る本発明の第5実施例を示す。図11と12における装置には、第一キャパシタプレ
ートと第二キャパシタプレートをそれぞれ形成する、同一平面上にある第一導電
性薄膜部分11と第二導電性薄膜部分12が設けられている。薄膜部分のいずれの間
にもコンタクトは存在しないが、第一および第二導電性薄膜部分の各々とオーバ
ーラップの領域を形成する、別の導電性薄膜部分13が、設けられている。絶縁誘
電層15は、キャパシタ誘電体を構成し、そしてこの層は、化学量論比の窒化珪素
または二酸化けい素とすることができる。
【００４２】 第一導電性薄膜部分11と第二導電性薄膜部分12は、協働して、ナローギャップ
型22を規定する。十分に高い電位差が第一および第二薄膜部分に出現すると、電
荷は、キャパシタの誘電体よりむしろナローギャップに流れる。ナローギャップ
22の存在は、誘電物質15の露出表面を生成し、そしてこの表面は、第四実施例に
対して議論したように、処理することができる。
型22を規定する。十分に高い電位差が第一および第二薄膜部分に出現すると、電
荷は、キャパシタの誘電体よりむしろナローギャップに流れる。ナローギャップ
22の存在は、誘電物質15の露出表面を生成し、そしてこの表面は、第四実施例に
対して議論したように、処理することができる。
【００４３】 当業者には、本出願の開示から、他の変更例は、明らかであろう。このような
変更例には、薄膜デバイスおよびこの構成部品の設計、製造およびの使用におい
てすでに公知であり、かつすでに本出願で記載した機能の代わりにまたはそれに
加えて使用することができる他の機能が、含まれる。
変更例には、薄膜デバイスおよびこの構成部品の設計、製造およびの使用におい
てすでに公知であり、かつすでに本出願で記載した機能の代わりにまたはそれに
加えて使用することができる他の機能が、含まれる。
【図１】本発明の薄膜キャパシタの第１実施例の平面図である。
【図２】図1のラインI-Iに沿った断面図である。
【図３】本発明の薄膜キャパシタの第二実施例の平面図である。
【図４】図3のラインIII-IIIに沿った断面図である。
【図５】第二実施例と等価な電気的回路を表す回路図である。
【図６】本発明の薄膜キャパシタの第三実施例の平面図である。
【図７】図6のラインVI-VIに沿った断面図である。
【図８】第三実施例と等価な電気的回路を表す回路図である。
【図９】本発明の薄膜キャパシタの第四実施例の平面図である。
【図１０】図9のラインIX-IXに沿った横断面図である。
【図１１】本発明の薄膜キャパシタの第5実施例の平面図である。
【図１２】図11のラインXI-XIに沿った横断面図である。
1 薄膜キャパシタ 5 絶縁基板 11 第一導電性薄膜部分 12 第二導電性薄膜部分 13 第三導電性薄膜部分 14 半導体層 15 誘電体層 16 下側ダイオード端子 17 上側ダイオードコンタクト 18, 18a, 18b, 18c, 18d, 18e 薄膜ダイオード 21 遷移部分 22 ナローギャップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーレイ ダーテン ティー オランダ国 5656 アー アー アインド ーフェン プロフホルストラーン ６ (72)発明者 シャノン ジョン エム オランダ国 5656 アー アー アインド ーフェン プロフホルストラーン ６ Ｆターム(参考） 4M104 AA10 BB02 BB13 BB16 CC03 GG02 GG03 GG19 5F038 AC03 AC05 AC17 BH04 BH13 EZ20 【要約の続き】 ップ型の形式をとる。静電破壊事象の間、電荷は、キャ パシタ誘電物質を通過するよりはむしろナローギャップ を流れることが出来る。
Claims (12)
- 【請求項１】 絶縁基板上に薄膜構造を有する薄膜キャパシタであって、前記薄膜構造が、前
記キャパシタの誘電薄膜と、各々が、キャパシタプレートを構成する第一および
第二導電性薄膜部分とを含むキャパシタ素子を構成し、そして 前記薄い薄膜構造が、前記キャパシタ素子と並列に電気的に接続されている保
護素子も構成し、 前記保護素子が、前記キャパシタ誘電体薄膜の前記破壊電圧より低い電圧で作
動する伝導経路を有している薄膜キャパシタ。 - 【請求項２】 少なくとも前記第一および第二導電性薄膜部分の一方が、前記保護素子の一電
極も構成する、請求項1に記載の薄膜キャパシタ。 - 【請求項３】 前記保護素子が薄膜ダイオードである、請求項1または2に記載の薄膜キャパシ
タ。 - 【請求項４】 前記保護素子が、直列に電気的に接続されている複数の薄膜ダイオードを有す
る、請求項1または2に記載の薄膜キャパシタ。 - 【請求項５】 前記または各薄膜ダイオードが、前記キャパシタ誘電体よりより低い破壊電圧
を有し、これにより前記保護素子の前記伝導経路が形成される絶縁層を有するMI
M（金属−絶縁体−金属）型ダイオードである、請求項3または4に記載の薄膜キ
ャパシタ。 - 【請求項６】 前記または各薄膜ダイオードが、前記保護素子の前記伝導経路を形成する、シ
リコンリッチな非化学量論比の窒化ケイ素半導体材料を有する金属−半導体−金
属型ダイオードである、請求項3または4に記載の薄膜キャパシタ。 - 【請求項７】 前記保護素子が、第三および第四導電性薄膜部分の間に少なくとも一つの放電
ギャップを含み、 前記第三導電性薄膜部分が、前記第一および第二導電性薄膜部分の一方と電気
的に接続されていて、そして 前記第四導電性薄膜部分が、前記第一および第二導電性薄膜部分の他方と電気
的に接続されている、請求項1または2に記載の薄膜キャパシタ。 - 【請求項８】 前記放電ギャップが、前記キャパシタの前記誘電薄膜の表面領域を露出し、か
つ前記表面領域が、高められた導通特性を有する、請求項7に記載の薄膜キャパ
シタ。 - 【請求項９】 前記保護素子が、第三と第四導電性薄膜部分との間のギャップで、電気抵抗の
薄膜を有する電気抵抗素子を有し、 前記第三導電性薄膜部分が、前記第一および第二導電性薄膜部分の一方と電気
的に接続されていて、そして 前記第四導電性薄膜部分が、前記第一および第二導電性薄膜部分の他方と電気
的に接続されている、請求項1または請求項2に記載の薄膜キャパシタ。 - 【請求項１０】 前記第三および第四導電性薄膜部分が、前記第一および第二導電性薄膜部分と
それぞれ一体化されている、請求項7、8または9に記載の薄膜キャパシタ。 - 【請求項１１】 前記キャパシタが、前記基板上に存在しかつ前記キャパシタの前記誘電薄膜の
部分によって覆われている一つ以上の中間キャパシタプレートを有する、請求項
1〜10の何れかに記載の薄膜キャパシタ。 - 【請求項１２】 前記キャパシタ誘電体が、化学量論比の窒化ケイ素である、請求項1〜11の何
れかに記載の薄膜キャパシタ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB9907910.5A GB9907910D0 (en) | 1999-04-07 | 1999-04-07 | Thin film capacitor element |
| GB9907910.5 | 1999-04-07 | ||
| PCT/EP2000/002789 WO2000062342A1 (en) | 1999-04-07 | 2000-03-29 | Thin film capacitor element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002541681A true JP2002541681A (ja) | 2002-12-03 |
Family
ID=10851073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000611317A Withdrawn JP2002541681A (ja) | 1999-04-07 | 2000-03-29 | 薄膜コンデンサ素子 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6414369B1 (ja) |
| EP (1) | EP1090423B1 (ja) |
| JP (1) | JP2002541681A (ja) |
| GB (1) | GB9907910D0 (ja) |
| WO (1) | WO2000062342A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014116407A (ja) * | 2012-12-07 | 2014-06-26 | Murata Mfg Co Ltd | 可変容量素子モジュール |
| JP5633663B1 (ja) * | 2013-01-23 | 2014-12-03 | 株式会社村田製作所 | 薄膜キャパシタとツエナーダイオードの複合電子部品およびその製造方法 |
| US10153267B2 (en) | 2014-07-23 | 2018-12-11 | Murata Manufacturing Co., Ltd. | ESD-protective-function-equipped composite electronic component |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004086295A1 (en) * | 2003-03-26 | 2004-10-07 | Qucor Pty Ltd | A control architecture for a quantum computer |
| WO2005073792A1 (en) * | 2004-01-05 | 2005-08-11 | Koninklijke Philips Electronics N.V. | Liquid crystal display device having esd protection circuit and method for manufacturing the same |
| US9837209B2 (en) * | 2012-11-21 | 2017-12-05 | Qualcomm Incorporated | Capacitor structure for wideband resonance suppression in power delivery networks |
| CN107369552A (zh) * | 2017-09-15 | 2017-11-21 | 宁波博恩电气有限公司 | 一种电容器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0397780A4 (en) * | 1988-02-02 | 1991-09-18 | Analog Devices, Incorporated | Ic with means for reducing esd damage |
| DE69202893T2 (de) * | 1991-03-20 | 1995-11-02 | Toshiba Kawasaki Kk | Flüssigkristall-Anzeigevorrichtung. |
| GB2268328B (en) * | 1992-06-30 | 1995-09-06 | Texas Instruments Ltd | A capacitor with electrostatic discharge protection |
| JPH06251981A (ja) * | 1993-02-26 | 1994-09-09 | Mitsubishi Materials Corp | 放電ギャップ付き積層チップコンデンサ |
| JP3085633B2 (ja) * | 1994-11-08 | 2000-09-11 | シャープ株式会社 | 反射型液晶表示装置 |
| US5614727A (en) | 1995-06-06 | 1997-03-25 | International Business Machines Corporation | Thin film diode having large current capability with low turn-on voltages for integrated devices |
-
1999
- 1999-04-07 GB GBGB9907910.5A patent/GB9907910D0/en not_active Ceased
-
2000
- 2000-03-29 EP EP00929330A patent/EP1090423B1/en not_active Expired - Lifetime
- 2000-03-29 JP JP2000611317A patent/JP2002541681A/ja not_active Withdrawn
- 2000-03-29 WO PCT/EP2000/002789 patent/WO2000062342A1/en active Application Filing
- 2000-04-06 US US09/545,106 patent/US6414369B1/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014116407A (ja) * | 2012-12-07 | 2014-06-26 | Murata Mfg Co Ltd | 可変容量素子モジュール |
| JP5633663B1 (ja) * | 2013-01-23 | 2014-12-03 | 株式会社村田製作所 | 薄膜キャパシタとツエナーダイオードの複合電子部品およびその製造方法 |
| US10153267B2 (en) | 2014-07-23 | 2018-12-11 | Murata Manufacturing Co., Ltd. | ESD-protective-function-equipped composite electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1090423B1 (en) | 2011-10-26 |
| EP1090423A1 (en) | 2001-04-11 |
| GB9907910D0 (en) | 1999-06-02 |
| WO2000062342A1 (en) | 2000-10-19 |
| US6414369B1 (en) | 2002-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2971280B2 (ja) | キャパシタとその製造方法 | |
| US5373169A (en) | Low-temperature process metal-to-metal antifuse employing silicon link | |
| US5763299A (en) | Reduced leakage antifuse fabrication method | |
| US6683341B1 (en) | Voltage-variable capacitor with increased current conducting perimeter | |
| US20030017676A1 (en) | Operating method for a semiconductor component | |
| KR910002813B1 (ko) | 반도체 장치 | |
| US20060226487A1 (en) | Resistor with reduced leakage | |
| JP2005506703A (ja) | 積層されたスイッチ可能素子およびダイオードの組み合わせ | |
| US7358589B1 (en) | Amorphous carbon metal-to-metal antifuse with adhesion promoting layers | |
| JP2740038B2 (ja) | Ｍｏｓ（ｍｉｓ）型コンデンサー | |
| US5572061A (en) | ESD protection device for antifuses with top polysilicon electrode | |
| US6208500B1 (en) | High quality factor capacitor | |
| CN1084050C (zh) | 含有带无源元件的薄膜结构的电子元件 | |
| JP2002541681A (ja) | 薄膜コンデンサ素子 | |
| CN111146181B (zh) | 一种半导体结构和制作方法 | |
| US11239226B2 (en) | Semiconductor apparatus | |
| US8748257B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| US6815798B2 (en) | Integrated capacitor for sensing the voltage applied to a terminal of an integrated or discrete power device on a semiconductor substrate | |
| JPH0396267A (ja) | 半導体集積回路装置 | |
| CN111263978B (zh) | 半导体装置 | |
| CN100545984C (zh) | 电场放射型电子源 | |
| CN1266286A (zh) | 具有mis脉冲保护器的rc半导体集成化电路 | |
| JP2896934B2 (ja) | 非線形薄膜素子 | |
| JPS60233859A (ja) | 高耐圧半導体スイツチ | |
| WO1990010965A1 (en) | Fast foldback switching device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070219 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070327 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080522 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090827 |