JP2005506703A - 積層されたスイッチ可能素子およびダイオードの組み合わせ - Google Patents
積層されたスイッチ可能素子およびダイオードの組み合わせ Download PDFInfo
- Publication number
- JP2005506703A JP2005506703A JP2003537122A JP2003537122A JP2005506703A JP 2005506703 A JP2005506703 A JP 2005506703A JP 2003537122 A JP2003537122 A JP 2003537122A JP 2003537122 A JP2003537122 A JP 2003537122A JP 2005506703 A JP2005506703 A JP 2005506703A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- switchable element
- state
- diode
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 64
- 230000004044 response Effects 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 45
- 239000000463 material Substances 0.000 claims description 36
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 21
- 239000011651 chromium Substances 0.000 claims description 7
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 239000010935 stainless steel Substances 0.000 claims description 3
- 229910001220 stainless steel Inorganic materials 0.000 claims description 3
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical group [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims 1
- 230000008569 process Effects 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000015654 memory Effects 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004050 hot filament vapor deposition Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8615—Hi-lo semiconductor devices, e.g. memory devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8416—Electrodes adapted for supplying ionic species
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【0001】
[発明の契約起源]
米国政府は米国エネルギー省とミッドウェスト研究機関とのあいだの契約番号DE−AC36−99GO10337にしたがって、本発明における権利を有する。
【0002】
本発明は集積回路デバイスに関し、特に、積層された構造で具現されたスイッチ可能素子とダイオードとの組み合わせに関する。
【背景技術】
【0003】
半導体デバイスは当該技術分野において公知であり、広範囲におよぶ作業を行うために電子システムにおいて何十年ものあいだ利用されている。非常に多くの違うタイプの半導体デバイスが存在し、利用されているが、ほとんどが半導体材料内に形成される1個以上の接合部またはインターフェースに電荷キャリア(たとえば電子)を送ることを含んでいる。その接合部は、その他のタイプの半導体材料も用いられるが、典型的にはp型とn型といった違うタイプの2個の半導体材料のあいだのインターフェースを含む。このように、広範囲の機能および動作特性を有するダイオードや、トランジスタや、シリコン制御された整流器といった、広範囲の半導体デバイスが半導体材料から製造される。限定されないが、一般に利用される半導体には、シリコン、ヒ化ガリウム、ヒ化アルミニウムガリウム、ガリウムヒ素リン化インジウムがある。
【0004】
そのような半導体材料で形成されるデバイスと機能と動作特性が広範囲におよんでいるため、半導体材料の新しいデバイスや利用方法は今日でも開発され続けている。そのように新しく開発されたデバイスはしばしば、性能や大きさまたはその2つの組み合わせにおいて以前のデバイスより著しく改良されている。しかしながら、そのような新しいデバイスは追加の製造工程を必要としたり、高度なリソグラフィーまたは形成技術を必要とするといったある種の不都合をしばしばもたらす。その結果、そのような新しく開発された半導体デバイスにおいてはしばしば改良された性能と増加した製造の難しさのあいだのバランスを考えなくてはならない。したがって、性能が改善され、そして小型化される一方で簡略化され、コストの低い半導体デバイスがその分野における意義深い改善といえるであろう。
【発明の開示】
【0005】
本発明によるデバイスは積層された隣接関係で半導体ダイオードとスイッチ可能素子とを有し、半導体ダイオードとスイッチ可能素子は互いに電気的に直列に接続されている。スイッチ可能素子は状態形成電流(forming current)の印加に応答して低導電状態またはオフ状態から高導電状態またはオン状態にスイッチング可能である。
【0006】
また、本発明によるデバイスを形成するための方法は、ダイオードデバイスを半導体材料で形成する工程と、中間層をダイオードデバイスと積層された隣接関係で形成する工程と、中間層上に金属層を堆積する工程とを含み、中間層と金属層はスイッチ可能素子への状態形成電流に応答して低導電状態またはオフ状態から高導電状態またはオン状態にスイッチング可能なスイッチ可能素子を形成し、スイッチ可能素子はダイオードデバイスと電気的に直列接続されている。
【発明を実施するための最良の形態】
【0007】
本発明において例示され、かつ現在好ましい実施例は以下の図面に示される。
【0008】
図1に示される本発明の一実施例によるデバイス10は半導体ダイオードデバイス12と、半導体ダイオードデバイス12と電気的に直列接続されるように隣接関係に積み重なったスイッチ可能素子14を備える。以下に詳細に説明されるが、スイッチ可能素子14は最初は低導電状態、すなわちオフ状態にあり、そのスイッチ可能素子に状態形成電流(forming current)が印加されると高導電状態、すなわちオン状態に切り換わる。言い換えれば、その電流はスイッチ可能素子を“閉じる”(すなわち高導電状態、すなわちオン状態にする)ために用いられてもよい。半導体ダイオード12とスイッチ可能素子14の直列の組み合わせによりデバイス10の状態(たとえば、高導電状態あるいは低導電状態)が適宜“書き込まれ”て“感知され”たり、あるいは“読み出”され、それによってデバイス10を電子メモリーシステムにおいて利用できる。
【0009】
図1を参照して、本発明の一実施例10におけるデバイスは電気コンタクト層16に接している半導体ダイオードデバイス12を備える。以下に詳細に述べるが、ダイオードデバイス12は公知あるいは将来開発されるであろう半導体ダイオードの広範囲の構造および動作特性を有している。たとえば、図1に示される実施例では、半導体ダイオードデバイス12は高濃度でドープされたn型(すなわちn+)層18と、真性または低濃度でドープされた層20と、p型(すなわちp)層22とを有するn+−i−pデバイスである。これらの3層18と20と22はすべてアモルファスシリコンで形成されてもよいが、微結晶シリコンで形成されてもよい。後で詳しく説明するが、コンタクト層16はステンレス鋼で構成されてもよいし、他の材料を用いてもよい。
【0010】
スイッチ可能素子14はダイオードデバイス12と積層された隣接関係に配置された金属層24と中間層26を含む。スイッチ可能素子14はダイオードデバイス12と電気的に直列に接続されるように設けられる。すなわち、ダイオードデバイス12とスイッチ可能素子14は直列接続されたモノリシック積層である。スイッチ可能素子14の金属層24は銀で形成されてもよいし、その他の材料で形成されてもよい。中間層26は真性半導体層かp型半導体層のいずれであってもよいし、真性半導体材料とp型半導体材料を組み合わせたもので形成されてもよい。あるいは、以下に詳細に述べるが、中間層26はポリマー材料のような絶縁体で形成されてもよい。好ましい一実施例においては、中間層26は水素でパッシベートされたp型アモルファスシリコン(すなわち、p−a−Si:H)で形成されるが、その他の材料で形成されてもよい。以下に詳細に述べるように、必ずしも必要ではないが、好ましくは停止層28が半導体ダイオードデバイス12とスイッチ可能素子14のあいだに形成されるか、または配置される。停止層28により、スイッチ可能素子14に電流を印加している時にダイオードデバイス12が破損される(たとえば、短絡される)ことが抑制される。一実施例においては、停止層28は金属層か、非常に薄い絶縁層からなる。あるいは停止層28は適切にドープされパッシベートされたアモルファスシリコン材料で形成されてもよいが、以下に詳細に述べられるように、その他の材料が用いられてもよい。
【0011】
デバイス10のダイオード部12とスイッチ可能素子部14と任意の停止層28はそれらの層12と14と28を含むさまざまな層を形成するのに適した現在公知の、あるいはこれから開発されるであろう広範囲の工程にしたがって製造される。このように、本発明はデバイス10を製造するにあたって、いかなる特定の製造工程あるいは技術に限定されない。しかしながら、たとえば好ましい一実施例においては、デバイスは化学気相蒸着(CVD)、たとえば熱線(hot wire)CVDやプラズマ強化されたCVDにより製造される。
【0012】
以上に述べたように、スイッチ可能素子14は最初低導電状態あるいはオフ状態であるが、状態形成電流が印加されると、高導電状態またはオン状態になる。こうして、スイッチ可能素子14は状態形成電流が与えられると閉じるか、または、導電状態が強まるといった“反ヒューズ”(anti-fuse)のように機能する。これは、従来の過度の電流の印加に対して開くヒューズとは対照的である。スイッチ可能素子14が低導電状態あるいはオフ状態の時、一実施例においてスイッチ可能素子のインピーダンスは比較的高い(たとえば、典型的にはおよそ数十から数百メガオーム(MΩ))。スイッチ可能素子が高導電状態あるいはオン状態の時、半導体スイッチ14のインピーダンスは低導電状態のスイッチ可能素子のインピーダンスより数桁低い。たとえば、好ましい一実施例においては、スイッチ可能素子14のインピーダンスはおよそ数百から数千オーム(Ω)である。以下に詳細に述べるが、スイッチ可能素子14のいずれかの状態での絶対インピーダンスより、その2つの状態のインピーダンスの差の大きさの方が重要である。すなわち、高導電状態と低導電状態のインピーダンスの差はデバイス10の状態を信頼性をもって決定するためには十分でなければならない。
【0013】
スイッチ可能素子14の形成または製造時において、最初は低導電状態あるいはオフ状態である。つまり、スイッチ可能素子14は比較的高いインピーダンスを有し、電流を殆ど通さない。スイッチ可能素子14の状態は状態形成電流が印加されることによって、高導電状態またはオン状態に変化する。たとえば、好ましい一実施例においては、スイッチ可能素子14は以下に述べられるように十分な量の状態形成電流を十分な時間印加することによって、低導電状態またはオフ状態から高導電状態あるいはオン状態に変化する。スイッチ可能素子14が低導電状態から高導電状態に切り替わるメカニズムはいまだ明らかになってはいないが、状態形成電流の印加により1個またはそれ以上の導電フィラメント(図1において30で示される)が中間層26を介して金属層24より形成または“成長”すると考えられている。フィラメント30はスイッチ可能素子14の中間層26に導電路を形成する。
【0014】
フィラメント成長理論は形成電流と印加時間を十分に制御しなければダイオードデバイス12は短絡してしまうということからも立証される。そのようなダイオードの短絡はダイオードデバイス12にフィラメントが成長し続ける結果と考えられる。したがって、必ずしも必要ということはないが、スイッチ可能素子14とダイオードデバイス12のあいだに停止層28を設けることが一般に好ましい。停止層28により、ダイオードデバイス12は状態形成過程時に短絡しにくくなる。
【0015】
デバイス10は以下のように書き込まれる。デバイス10が以上述べられたように製造されているとすると、スイッチ可能素子14は低導電状態またはオフ状態であろう。すなわち、デバイス10は直列の組み合わされたダイオード12とスイッチ14に電圧を印加しても殆ど電流が流れない開回路のような電気的動作をする。すなわち、デバイス10は図2の曲線32によって示されるような電流/電圧特性を実質的に有する。もちろん、必要に応じてデバイス10はこの状態で利用されてもよい。たとえば、もしデバイス10が電子メモリーアレイの個別のセルまたは素子を形成するなら、低導電状態は選択された2値状態(たとえば、0または1)に対応させてもよい。
【0016】
もし、デバイス10の状態を変えたいなら、直列に組み合わされたダイオード12とスイッチ素子14に電流を印加する。電流の極性はデバイス10のダイオードデバイス12が順方向にバイアスされるようにする。電流を印加することにより、デバイス10のスイッチ可能素子14が高導電状態またはオン状態に変化する。高導電状態では、デバイス10は図2の34で示される曲線の電流/電圧特性を実質的に有する。スイッチ可能素子14は導電性があるので、その曲線34はダイオードデバイス12の電気特性に似ている。したがって、デバイス10の状態はダイオードデバイス12を順方向にバイアスさせることにより検知、あるいは“読み出”される。もし、ダイオードデバイス12が導通するなら(すなわち、電流を通すなら)、スイッチ可能素子14は高導電状態あるいはオン状態である。もし、デバイス10が電子メモリーセルの個別のセルまたは素子を含むなら、その高導電状態はもうひとつの2値状態(たとえば、1または0)に対応させてもよい。
【0017】
本発明によるデバイス10の重大な利点は、積層された配置で直列に組み合わされた電子スイッチおよびダイオードを提供することにある。したがって、本発明によるデバイス10によれば2個のデバイスが横に隣り合って(積み重なるのではなく)いたら必要であるところの、デバイス間に横方向の導電路を設ける必要がない。その結果、ダイオードとスイッチのあいだに別の導電路を形成するのに必要なリソグラフィー工程を省略できるので、デバイス10は高密度メモリーアレイの簡単な製造に適している。
【0018】
より意義深い特性および利点とともに本発明によるデバイス10を簡単に説明してきたが、デバイスのさまざまの好ましい実施例をさらに詳しく説明する。しかしながら、その前に、ここではデバイス10が2値(すなわち2つの状態)データを記憶するための半導体メモリーアレイに用いられて説明されているが、それに限られるわけではないことに留意するべきである。実際、本発明のデバイスは機能的に、直列接続されたスイッチおよびダイオードと同様であるので、本発明はそのような機能が望まれる広範囲におよぶ用途に利用できる。したがって、本発明のデバイスはここで例示されて説明される特定の用途に限定されるべきではない。
【0019】
以上のことを考慮して、図1に示される本発明の一実施例10によるデバイスは半導体ダイオード12と、半導体ダイオード12と積層された隣接関係に配置されたスイッチ可能素子14を備え、半導体ダイオード12とスイッチ可能素子14は直列接続されたモノリシック積層を形成する。デバイス10を構成する種々の素子(すなわち、半導体ダイオード12およびスイッチ可能素子14)は特定の用途の必要に応じてさまざまな広範囲の形態を有するように形成されてよい。こうして、本発明は特定の形態を有するデバイス10に限定されるべきではない。しかしながら、たとえば、好ましい一実施例においては、デバイス10は一般に正方形の形態を有するように製造され、その一辺は約10マイクロメーター(μm)である。
【0020】
デバイス10の半導体ダイオードデバイス12は、任意の特定の用途に必要または所望される広範囲の電気的特性を有するダイオードデバイスを提供するのに適した広範囲の構造を有するあらゆるタイプのダイオードを含む。たとえば、本発明とともに用いられるダイオードの構造およびタイプはそれに限定はされないが、n−i−p構造またはp−i−n構造を含む。従来のn−pまたはp−n構造を含むダイオード構造はそれが結晶シリコンまたはその他の結晶材料で製造されるなら用いることができる。さらに、ダイオードは広範囲におよび、たとえば、“従来の”整流ダイオードや、ショットキーダイオードや、トンネルダイオードや、発光ダイオードでもよい。こうして、本発明はある特定の電気特性を有するいかなる特定のダイオード構造に限定されるべきではない。しかしながら、たとえば、図1に例示されて説明される実施例においては、半導体ダイオードデバイス12は高ドープのn型層18と、真性(または非常に低ドープの)層20とp型層22を有するn+−i−pデバイスである。これらすべての層18と20と22は微結晶シリコンで形成されているが、アモルファスシリコンを用いてもよい。
【0021】
ダイオードデバイス12の種々の層18と20と22の膜厚は特に重要(臨界的)ではないが、電気特性や特定の用途に必要とされるその他の性能パラメータに応じて、広範囲の膜厚でよい。しかしながら、たとえば、ここで例示され説明される実施例においてはn+層18は約60ナノメーター(nm)の膜厚を有し、真性層20およびp型層22はそれぞれ約260nmと約60nmである。
【0022】
ダイオードデバイス12の層18と20と22とは、ダイオードデバイス12を製造するのに適した現在公知のあるいは将来開発されるであろう広範囲の工程で形成されてよい。したがって、本発明はダイオードデバイス12の種々の層を形成するための工程を特定の工程に限定されるべきではないが、たとえば、好ましい一実施例においては、ダイオードデバイス12の層18と、20と、22は化学気相蒸着(CVD)によって形成される。
【0023】
ダイオードデバイス12は適切な電気的コンタクト層、たとえばコンタクト層16のような層を備え、ダイオードデバイス12の電極のうちの1つが(場合によって、たとえばアノードかカソード)が外部の回路および/またはデバイスと電気的に接続され得る。ここに例示され説明される実施例においては、コンタクト層16はダイオードデバイス12のカソード(すなわちn+層18)に接する。コンタクト層16は意図される用途に適した広範囲の材料(たとえば、金属またはドープされた半導体)から成る。また、広範囲の任意のインターフェース層(たとえば、ドープされた半導体層)が特定の用途に必要とされるならダイオード12とコンタクト層16のあいだに設けられてもよい。こうして、本発明は特定の材料のコンタクト層にも、ダイオード12とコンタクト層16のあいだのインターフェース層の有無またはその材料にも限定されるべきではない。しかしながら、たとえば、好ましい一実施例においては、コンタクト層16はステンレス鋼からなる。あるいは、本発明の教示に精通した当業者には明らかなように、アルミニウムのような他の材料を用いてもよい。
【0024】
以上述べられたように、デバイス12の種々の層(たとえば、層18と、層20と、層22)のそれぞれの正確な構成および構造特性同様、ダイオードデバイス12を形成するために用いられる工程は特に重要ではなく、広範囲の所望の電気特性を有するダイオードデバイスを生産するのに適したものであれば、広範囲の工程、構成および構造特性が含まれる。たとえば、製造パラメータ(たとえば、形成工程や層の構成や構造特性)に応じたダイオードデバイスの電気特性には限定されるものではないが、順方向ターンオン電圧、順方向直列抵抗、順方向破壊電流、逆方向破壊電圧、逆方向分流抵抗、素子間の横方向抵抗(lateral resistance)がある。しかしながら、ダイオードデバイスを構成する層の種々の製造パラメータはダイオードデバイス12の所望の電気特性により変化し、かつ、当業者はダイオードデバイス12の所望の電気特性を選択後にそのような製造パラメータを容易に選択できるので、本発明の好ましい一実施例において利用される特定のダイオードデバイス12に関連した種々の製造パラメータはここではさらに詳細に説明されない。
【0025】
コンタクト層16はデバイス10を支持する基板をそれ自身が含んでもよい。また、コンタクト層16はガラスやセラミックやプラスチックのような好ましくは絶縁性の別に設けた基板36によって支持されてもよい(図1参照)。また、特定の用途に必要とされるのなら、コンタクト層と基板のあいだに広範囲の任意のインターフェース層(図示無し)を設けてもよい。たとえば、コンタクト層16と基板36の密着性を良くするためにコンタクト層と基板のあいだにインターフェース層またはインターフェース材料を設けた方が良い場合がある。電子メモリー回路に設けられるように、もしデバイス10がセルのアレイに個別のセルまたは素子を有する場合、絶縁基板36を使用すると好都合となる。そのような用途においては、絶縁基板36はセル(すなわち、デバイス10)のひとつの行または列に関連するコンタクト層16をセルの隣接する行と列に関連するコンタクト層から絶縁する手段を供給する。
【0026】
スイッチ可能素子14は非導電状態、すなわちオフ状態と導電状態、すなわちオン状態のあいだで切り替わることができる、現在公知のあるいは将来開発されるであろう広範囲の構造を含む。たとえば、1987年8月4日に出された、“状態形成電圧(forming voltage)を利用する不揮発性アモルファス半導体メモリーデバイス”と題する、米国特許番号4,684,972において、また1994年11月1日に出された、“アモルファスシリコンメモリー”と題する、米国特許番号5,360,981において開示された構造およびデバイスをスイッチ可能素子に用いられてもよく、これらはここに引用により援用される。
【0027】
図1に示される実施例において、スイッチ可能素子14は積層された隣接関係で金属層24と中間層26を備える。スイッチ可能素子14はダイオードデバイス12と積層された隣接関係に位置し、ダイオードデバイス12とスイッチ可能素子14は電気的に直列接続される。前記したように、スイッチ可能素子14が少なくともふたつの状態(たとえば、オン状態とオフ状態)のあいだで切り替わるメカニズムは現時点ではあまりよく解明されていない。しかしながら、状態形成電流の印加によって1個またはそれ以上のフィラメント(図1において30で模式的に示される)が金属層24から中間層へと形成または成長すると考えられている。この理論はスイッチ可能素子14を導電状態または非導電状態のいずれかで作動させる際に、金属コンタクト層に使われたある金属が他の金属よりもよりよく働くという実験によって支持される。たとえば、銀やバナジウムは水素化された(すなわちパッシベートされた)アモルファスシリコン(a−Si:H)を含む半導体中間層26に容易に拡散するが、これに対してクロムはその半導体中間層26にあまり拡散しない。したがって、中間層26がa−Si:Hを含む場合は特に、金属層24を銀かバナジウムで形成するのが好ましい。
【0028】
金属層24の膜厚は特に重要(臨界的)ではないが、必要な機械的強度および特定の用途に必要とされる耐久性をもたせるのに十分な膜厚であるべきである。こうして、本発明は特定の膜厚を有する金属層24に限定されるべきではないが、たとえば、好ましい一実施例においては、金属層24は約60nmの膜厚を有する。金属層24は金属層を形成するのに適したものであれば、現在公知のまたは将来開発されるであろう広範囲の工程で形成される。たとえば、好ましい一実施例においては、金属層24は蒸着により形成されているが、その他の方法(たとえば、スッパタリング)を用いてもよい。
【0029】
中間層26はダイオードデバイス12に直接堆積され、半導体材料か絶縁材料のいずれかを含む。フィラメントがダイオードデバイス12においてよりも中間層26においてよく成長することが通常一番よい。あるいは、以下に詳細に説明されるように、停止層28のような補助層を中間層26とダイオードデバイス12のあいだに設けてもよい。中間層26は水素でパッシベートされたアモルファスシリコン(a−Si:H)といった広範囲の半導体材料で形成され、ドープされてもよいし、されなくてもよい。ここで例示され、説明されている実施例においては、中間層26はp型のパッシベートされたアモルファスシリコンで形成されているが、中間層26は真性のa−Si:H、またはa−Si:Hまたは微結晶シリコンのp−iかp−i−nかn−i−pの構造でもよい。さらに、米国特許番号4,684,972および5,360,981に開示されているような他の材料を用いてもよい。さらに別の用途では中間層26は絶縁材料(たとえば、広範囲のポリマーやその他の有機材料)で形成されてもよい。利用される材料として、限定はされないが、炭素やゲルマニウムと水素でパッシベートされたアモルファスシリコンの合金でもよい。あるいは、微結晶シリコンを用いてもよい。中間層はまた、従来のフォトレジストフィルムで形成されてもよい。中間層26は所望の材料を含む中間層26を形成するのに適したものであれば、現在公知のあるいは将来開発されるであろう広範囲の工程によって形成されてもよい。たとえば、好ましい一実施例においては、半導体中間層26は化学気相蒸着(CVD)によって形成されているが、他の方法でもよい。
【0030】
中間層26の膜厚は補助層である停止層28がスイッチ可能素子14と半導体ダイオードデバイス12のあいだに設けられるかそうでないかによって重要となる。一般に、中間層26の膜厚は金属層24が中間層26に意図されない拡散をしないように十分でなくてはならない。そのような意図されない拡散によってスイッチ可能素子14が低導電状態から高導電状態に変化してしまうからである。しかしながら、電流の印加によってスイッチ可能素子14の状態を意図的に変化させることが難しくなるほど中間層26の膜厚を厚くするべきではない。以上のことを考慮すれば、半導体中間層26は約10nmから500nm(好ましくは100nm)の範囲の膜厚を有すると、よい結果になることが発見された。
【0031】
以上説明されたように、必ずしも必要でないが、スイッチ可能素子14の中間層26とダイオード12とのあいだに停止層28を設けるのが好ましい。停止層28によってスイッチ可能素子14への状態形成電流印加時にダイオードデバイス12が短絡しにくくなる。すなわち、1個またはそれ以上の導電性のフィラメント30の中間層26への成長によってスイッチ可能素子14が導電状態になるといった理論に基づけば、停止層28によって、フィラメント30の成長が抑えられ、フィラメントがダイオードデバイス12に接触したり、そこで成長する前に状態形成電流を取り除くことができる。あるいは、後述されるように、状態形成電流を正確に制御することによって、デバイス10は補助層、すなわち停止層28がなくても十分良好に作動することができる。スイッチ可能素子14の材料や特性を変えることによって、デバイス10は補助層、すなわち停止層28がなくても十分良好に作動することができる。
【0032】
好ましい一実施例においては、停止層28は水素をパッシベートしたアモルファスシリコンのような、高ドープのn型半導体材料から成る。また、後に詳細に説明されるような態様で、金属または薄い絶縁層(たとえば、酸化シリコンまたは窒化シリコン)のような他の材料を用いてもよい。停止層28はそのような半導体層を形成するのに適した、現在公知のあるいは将来開発されるであろう広範囲の過程によって形成される。たとえば、好ましい一実施例においては、停止層28はCVDによって形成されているが、他の方法でもよい。
【0033】
もし停止層28が絶縁性またはドープされない半導体材料から成るのであれば、その膜厚は注意深く制御されるべきである。たとえば、停止層28が薄ければ、フィラメントがダイオードデバイス12を短絡する前にフィラメントの成長を確実に止める(たとえば、状態形成電流を取り除くことによって)ことができなくなる。また、絶縁性停止層28が厚ければスイッチ可能素子14とダイオード12のあいだの電流を妨げ、スイッチ可能素子14の状態を読み取ることが難しくなる。この意味で、電子が停止層28の残りの厚さを“トンネル”できる絶縁性停止層28内の箇所でフィラメント30の成長を止めるべきであると考えられる。そのような現象は“電子トンネル効果”としてこの技術分野では公知である。以上のことを考慮して、停止層が絶縁体から成るなら、約0.5nmから2nm(好ましくは1nm)の範囲の膜厚にするべきである。あるいは、スイッチ可能素子14がダイオード12を短絡せずに高い信頼性をもって書き込まれ、スイッチ可能素子14から接合部に電流が十分に流れ、デバイス10がオンの状態かオフの状態かを決定できるのであれば、もちろん他の膜厚でもよい。
【0034】
以上に述べられたように、停止層28は他の材料で形成されてもよい。たとえば、クロミウムのような比較的“安定した”金属(たとえば、隣接層22および26へ拡散しにくい金属)で形成されてもよい。金属材料を含む停止層28はフィラメント30がダイオードデバイス12に達する前にその成長を容易に止められる半導体停止層と同様の機能を有する。そのような金属停止層は金属層を形成するのに適しているであろう、現在公知のあるいは将来開発されるであろう広範囲の工程で形成されてよい。このように、本発明はいかなる特定の製造工程にも限定されない。しかしながら、たとえば、好ましい一実施例においては、金属停止層28は蒸着により形成される。あるいは、スッパタリングのような他の方法が用いられてもよい。
【0035】
そのような金属停止層28は高い導電性を有するので、フィラメント30とダイオードデバイス12のあいだに低抵抗路を設ける(絶縁停止層28の場合のトンネル効果によって)必要が無くなる。その結果、金属で形成される停止層28はフィラメントによるダイオードの短絡に対してマージンを大きくするために、もし必要なら(絶縁停止層と比較して)膜厚を厚くしてもよい。しかしながら、金属停止層28はもしデバイス10がデバイス10のアレイの個別のセルまたは素子を形成するならパターン化される必要がある(たとえば、リソグラフィーにより)。そのような場合には、パターン化された金属層28は金属停止層がアレイの中の他のメモリーを短絡させるのを防ぐために必要となる。これに対して、薄いn+−a−Si:Hのような半導体材料やSiNxのような絶縁層から成る停止層28ではそのような場合にパターン化される必要がない。つまり、半導体停止層の電気抵抗は高いので、隣接するセル間の短絡や許容できないクロストークを防ぐのに通常十分である。したがって、デバイス10が電子メモリーアレイに利用される時は、一般的に停止層28を半導体材料(たとえば、n+−a−Si:H)または絶縁材料で形成するのが好ましい。
【0036】
デバイス10が形成される時、最初はスイッチ可能素子14は低導電状態またはオフ状態であり、実質的に図2で曲線32で示される電気/電圧特性を持つようになる。つまり、スイッチ可能素子14は開いたスイッチのように比較的高いインピーダンスを有し、電流を殆ど通さない。もしデバイス10の状態を変えたいなら、ダイオード12とスイッチ可能素子14との直列の組み合わせに状態形成電流を印加する必要がある。電流の極性はデバイス10のダイオードデバイス12が順方向にバイアスされるようにする。電流の印加により、スイッチ可能素子14は高導電状態またはオン状態になる。このオン状態において、デバイス10は実質的に図2で曲線34で示される電気/電圧特性を持つようになる。スイッチ可能素子14の高導電状態またはオン状態に対応するこの曲線34はダイオードデバイス12のそれ自身の電気特性と同様である。
【0037】
スイッチ可能素子14の状態を変化させるのに必要とされる状態形成電流の大きさおよび通電時間は、デバイス10を形成するのに使われた材料によって異なる。このように、本発明は電流の大きさや、電圧や、通電時間を特定するべきではないが、たとえば、好ましい一実施例においては、電流の大きさは約0.1マイクロアンペア(μA)から約10μA(好ましくは1μA)の範囲である。印加時間は1ナノ秒(ns)から1秒の範囲にあり、速いほど好ましい。あるいは、もしスイッチ可能素子14が米国特許番号4,684,972や5,360,981に記載されている教示にしたがって形成されるなら、そこに開示されている形成工程に対応させてもよい。
【0038】
デバイス10に接続される外部の電子回路(図示されていない)にデバイス10の変化した電流/電圧特性(すなわち電流/電圧曲線32および34)を認めさせるか、あるいは区別させて、スイッチ可能素子14がオンの状態かオフの状態かを決定させることができる。たとえば、もしデバイス10が電子メモリーアレイの一部を含む場合のように、もしデバイス10がアレイに1個の素子を含むなら、アレイのいずれかの素子(たとえば、デバイス10)は、所望の素子に関連したダイオードデバイス12を順方向にバイアスし、一方アレイの他の素子に関連したダイオードを逆方向にバイアスすることによって読み出される。もしその素子が導電状態なら(すなわち電流を通す)、その素子は高導電状態またはオン状態にある。これは2値方式の状態(たとえば、“0”または“1”)のひとつに対応させてもよい。
【0039】
本発明によるデバイスの第2の実施例110を図3に示す。第2の実施例110はダイオードデバイス112とスイッチ可能素子114の位置が反対になっている以外は第1の実施例10と同様である。すなわち、スイッチ可能素子114は支持基板136とダイオードデバイス112に隣接して設けられ、スイッチ可能素子114と積層関係にあり、2個のデバイスはモノリシックな直列接続の積層を形成している。
【0040】
第1の実施例10のように、第2の実施例110のダイオードデバイス112は必要とされるいかなるダイオード特性を提供するために広範囲の構造および材料から成る。たとえば、図3に示される実施例において、ダイオードデバイス112はp型層122と、真性層120と高ドープされたn型層118を有するp−i−n+デバイスを含む。これらの3層118、120、122は微結晶シリコンで形成されているが、アモルファスシリコンを用いてもよい。コンタクト層116がn+層118に隣接して設けられてもよい。
【0041】
スイッチ可能素子114は第1の実施例10のスイッチ可能素子14で述べられたいずれの材料で形成されてもよく、ここで論じられた方法および考察に関連して製造されてもよい。たとえば、スイッチ可能素子114は隣接した積層関係の金属層124と中間層126を含んでもよい。金属層124が支持基板136上に形成されてもよい。
【0042】
デバイス110は停止層128を設けてもよいし、ダイオードデバイス112の短絡を避けるためにすでに述べられたようにフィラメント130の形成を確実に制御できるなら省いてもよい。もし停止層128を用いるなら、半導体材料(たとえば、n+−a−Si:H)か、絶縁材料か、金属材料のいずれかで、意図される用途により有利となる材料で形成する。
【0043】
ここに述べられた本発明の概念を上記以外に種々具体化されることが検討され、添付の請求の範囲は先行技術によって限定された範囲以外に、発明の別の実施例を含むと解釈されることを意図している。
【図面の簡単な説明】
【0044】
【図1】本発明によるデバイスの第1の実施例における概略断面図である。
【図2】状態形成されていないデバイスおよび状態形成されたデバイスの電流密度/電圧曲線を示す図である。
【図3】本発明によるデバイスの第2の実施例における概略断面図である。
Claims (20)
- 積層された隣接関係で半導体ダイオードとスイッチ可能素子とを有し、前記半導体ダイオードと前記スイッチ可能素子は互いに電気的に直列に接続され、前記スイッチ可能素子は状態形成電流の印加に応答して低導電状態から高導電状態にスイッチング可能であることを特徴とするデバイス。
- 前記スイッチ可能素子は中間層と金属層を含み、前記中間層と前記金属層とは積層されて隣接して接続されていることを特徴とする請求項1記載のデバイス。
- 前記中間層はp型アモルファスシリコンを含むことを特徴とする請求項2記載のデバイス。
- 前記中間層は真性型のアモルファスシリコンを含むことを特徴とする請求項2記載のデバイス。
- 前記金属層は銀(Ag)またはクロム(Cr)またはバナジウム(V)であることを特徴とする請求項2記載のデバイス。
- 前記半導体ダイオードと前記スイッチ可能素子とのあいだにさらに停止層を含み、前記半導体ダイオードと、前記停止層と、前記スイッチ可能素子は互いに積層されて隣接接続されていることを特徴とする請求項1記載のデバイス。
- 前記停止層はn型アモルファスシリコンを含むことを特徴とする請求項6記載のデバイス。
- 前記停止層は金属を含むことを特徴とする請求項6記載のデバイス。
- 前記金属停止層はクロムであることを特徴とする請求項8記載のデバイス。
- 前記半導体ダイオードと隣接接続されるコンタクト層をさらに含むことを特徴とする請求項1記載のデバイス。
- 前記コンタクト層は金属を含むことを特徴とする請求項10記載のデバイス。
- 前記金属コンタクト層はステンレス鋼を含むことを特徴とする請求項11記載のデバイス。
- 前記半導体ダイオードはアモルファスシリコン構造を含むことを特徴とする請求項1記載のデバイス。
- 前記半導体ダイオードは微結晶シリコン構造を含むことを特徴とする請求項1記載のデバイス。
- 半導体ダイオードデバイスと、
スイッチ可能素子と、
前記半導体ダイオードデバイスと前記スイッチ可能素子とのあいだに設けられた停止層とを含み、
前記半導体ダイオードデバイスと、前記停止層と、前記スイッチ可能素子とは積層されて隣接接続されており、前記スイッチ可能素子は状態形成電流の印加に応答して低導電状態から高導電状態にスイッチングが可能であることを特徴とするデバイス。 - 前記スイッチ可能素子は中間層と金属層を含み、前記中間層と前記金属層は積層されて隣接して接続されていることを特徴とする請求項15記載のデバイス。
- 前記停止層はn型アモルファスシリコンを含むことを特徴とする請求項16記載のデバイス。
- 前記停止層は金属を含むことを特徴とする請求項16記載のデバイス。
- 前記金属停止層はクロム(Cr)であることを特徴とする請求項18記載のデバイス。
- デバイスを形成するための方法であって、
ダイオードデバイスを半導体材料で形成する工程と、
中間層を前記ダイオードデバイスと積層された隣接関係で形成する工程と、
前記中間層上に金属層を堆積する工程とを含み、
前記中間層と前記金属層はスイッチ可能素子を形成し、前記スイッチ可能素子は前記スイッチ可能素子への状態形成電圧に応答して低導電状態から高導電状態にスイッチング可能であり、前記スイッチ可能素子は前記ダイオードデバイスと電気的に直列接続されていることを特徴とする方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2001/032380 WO2003034498A1 (en) | 2001-10-16 | 2001-10-16 | Stacked switchable element and diode combination |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005506703A true JP2005506703A (ja) | 2005-03-03 |
Family
ID=21742916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003537122A Pending JP2005506703A (ja) | 2001-10-16 | 2001-10-16 | 積層されたスイッチ可能素子およびダイオードの組み合わせ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2005506703A (ja) |
WO (1) | WO2003034498A1 (ja) |
Cited By (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012505551A (ja) * | 2008-10-08 | 2012-03-01 | ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・ミシガン | 調整可能な抵抗を備えたシリコン系ナノスケール抵抗素子 |
JP2012506621A (ja) * | 2008-10-20 | 2012-03-15 | ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・ミシガン | シリコン系ナノスケールクロスバーメモリ |
JP2013069869A (ja) * | 2011-09-22 | 2013-04-18 | Toshiba Corp | 抵抗変化メモリ |
US8791010B1 (en) | 2010-12-31 | 2014-07-29 | Crossbar, Inc. | Silver interconnects for stacked non-volatile memory device and method |
US8796658B1 (en) | 2012-05-07 | 2014-08-05 | Crossbar, Inc. | Filamentary based non-volatile resistive memory device and method |
US8809831B2 (en) | 2010-07-13 | 2014-08-19 | Crossbar, Inc. | On/off ratio for non-volatile memory device and method |
US8815696B1 (en) | 2010-12-31 | 2014-08-26 | Crossbar, Inc. | Disturb-resistant non-volatile memory device using via-fill and etchback technique |
US8889521B1 (en) | 2012-09-14 | 2014-11-18 | Crossbar, Inc. | Method for silver deposition for a non-volatile memory device |
US8912523B2 (en) | 2010-09-29 | 2014-12-16 | Crossbar, Inc. | Conductive path in switching material in a resistive random access memory device and control |
US8930174B2 (en) | 2010-12-28 | 2015-01-06 | Crossbar, Inc. | Modeling technique for resistive random access memory (RRAM) cells |
US8947908B2 (en) | 2010-11-04 | 2015-02-03 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
US8946673B1 (en) | 2012-08-24 | 2015-02-03 | Crossbar, Inc. | Resistive switching device structure with improved data retention for non-volatile memory device and method |
US8946669B1 (en) | 2012-04-05 | 2015-02-03 | Crossbar, Inc. | Resistive memory device and fabrication methods |
US8946046B1 (en) | 2012-05-02 | 2015-02-03 | Crossbar, Inc. | Guided path for forming a conductive filament in RRAM |
US8982647B2 (en) | 2012-11-14 | 2015-03-17 | Crossbar, Inc. | Resistive random access memory equalization and sensing |
US8993397B2 (en) | 2010-06-11 | 2015-03-31 | Crossbar, Inc. | Pillar structure for memory device and method |
US9012307B2 (en) | 2010-07-13 | 2015-04-21 | Crossbar, Inc. | Two terminal resistive switching device structure and method of fabricating |
US9035276B2 (en) | 2010-08-23 | 2015-05-19 | Crossbar, Inc. | Stackable non-volatile resistive switching memory device |
US9036400B2 (en) | 2010-07-09 | 2015-05-19 | Crossbar, Inc. | Method and structure of monolithically integrated IC and resistive memory using IC foundry-compatible processes |
US9087576B1 (en) | 2012-03-29 | 2015-07-21 | Crossbar, Inc. | Low temperature fabrication method for a three-dimensional memory device and structure |
US9112145B1 (en) | 2013-01-31 | 2015-08-18 | Crossbar, Inc. | Rectified switching of two-terminal memory via real time filament formation |
US9153623B1 (en) | 2010-12-31 | 2015-10-06 | Crossbar, Inc. | Thin film transistor steering element for a non-volatile memory device |
US9191000B2 (en) | 2011-07-29 | 2015-11-17 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
US9252191B2 (en) | 2011-07-22 | 2016-02-02 | Crossbar, Inc. | Seed layer for a p+ silicon germanium material for a non-volatile memory device and method |
US9312483B2 (en) | 2012-09-24 | 2016-04-12 | Crossbar, Inc. | Electrode structure for a non-volatile memory device and method |
US9324942B1 (en) | 2013-01-31 | 2016-04-26 | Crossbar, Inc. | Resistive memory cell with solid state diode |
US9401475B1 (en) | 2010-08-23 | 2016-07-26 | Crossbar, Inc. | Method for silver deposition for a non-volatile memory device |
US9406379B2 (en) | 2013-01-03 | 2016-08-02 | Crossbar, Inc. | Resistive random access memory with non-linear current-voltage relationship |
US9412790B1 (en) | 2012-12-04 | 2016-08-09 | Crossbar, Inc. | Scalable RRAM device architecture for a non-volatile memory device and method |
US9543359B2 (en) | 2011-05-31 | 2017-01-10 | Crossbar, Inc. | Switching device having a non-linear element |
US9564587B1 (en) | 2011-06-30 | 2017-02-07 | Crossbar, Inc. | Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects |
US9570678B1 (en) | 2010-06-08 | 2017-02-14 | Crossbar, Inc. | Resistive RAM with preferental filament formation region and methods |
US9576616B2 (en) | 2012-10-10 | 2017-02-21 | Crossbar, Inc. | Non-volatile memory with overwrite capability and low write amplification |
US9583701B1 (en) | 2012-08-14 | 2017-02-28 | Crossbar, Inc. | Methods for fabricating resistive memory device switching material using ion implantation |
USRE46335E1 (en) | 2010-11-04 | 2017-03-07 | Crossbar, Inc. | Switching device having a non-linear element |
US9590013B2 (en) | 2010-08-23 | 2017-03-07 | Crossbar, Inc. | Device switching using layered device structure |
US9601690B1 (en) | 2011-06-30 | 2017-03-21 | Crossbar, Inc. | Sub-oxide interface layer for two-terminal memory |
US9601692B1 (en) | 2010-07-13 | 2017-03-21 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
US9620206B2 (en) | 2011-05-31 | 2017-04-11 | Crossbar, Inc. | Memory array architecture with two-terminal memory cells |
US9627443B2 (en) | 2011-06-30 | 2017-04-18 | Crossbar, Inc. | Three-dimensional oblique two-terminal memory with enhanced electric field |
US9633723B2 (en) | 2011-06-23 | 2017-04-25 | Crossbar, Inc. | High operating speed resistive random access memory |
US9685608B2 (en) | 2012-04-13 | 2017-06-20 | Crossbar, Inc. | Reduced diffusion in metal electrode for two-terminal memory |
US9729155B2 (en) | 2011-07-29 | 2017-08-08 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
US9735358B2 (en) | 2012-08-14 | 2017-08-15 | Crossbar, Inc. | Noble metal / non-noble metal electrode for RRAM applications |
US9741765B1 (en) | 2012-08-14 | 2017-08-22 | Crossbar, Inc. | Monolithically integrated resistive memory using integrated-circuit foundry compatible processes |
US9793474B2 (en) | 2012-04-20 | 2017-10-17 | Crossbar, Inc. | Low temperature P+ polycrystalline silicon material for non-volatile memory device |
US10056907B1 (en) | 2011-07-29 | 2018-08-21 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
US10290801B2 (en) | 2014-02-07 | 2019-05-14 | Crossbar, Inc. | Scalable silicon based resistive memory device |
US11068620B2 (en) | 2012-11-09 | 2021-07-20 | Crossbar, Inc. | Secure circuit integrated with memory layer |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8450181B2 (en) | 2010-01-08 | 2013-05-28 | Sandisk 3D Llc | In-situ passivation methods to improve performance of polysilicon diode |
US8883589B2 (en) | 2010-09-28 | 2014-11-11 | Sandisk 3D Llc | Counter doping compensation methods to improve diode performance |
CN102683586B (zh) * | 2012-04-10 | 2014-02-19 | 北京大学 | 一种适用于神经电路的多值阻变存储器及其控制办法 |
US8765566B2 (en) | 2012-05-10 | 2014-07-01 | Crossbar, Inc. | Line and space architecture for a non-volatile memory device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5663580A (en) * | 1996-03-15 | 1997-09-02 | Abb Research Ltd. | Optically triggered semiconductor device |
-
2001
- 2001-10-16 WO PCT/US2001/032380 patent/WO2003034498A1/en active Application Filing
- 2001-10-16 JP JP2003537122A patent/JP2005506703A/ja active Pending
Cited By (61)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012505551A (ja) * | 2008-10-08 | 2012-03-01 | ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・ミシガン | 調整可能な抵抗を備えたシリコン系ナノスケール抵抗素子 |
JP2012506621A (ja) * | 2008-10-20 | 2012-03-15 | ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・ミシガン | シリコン系ナノスケールクロスバーメモリ |
US9520557B2 (en) | 2008-10-20 | 2016-12-13 | The Regents Of The University Of Michigan | Silicon based nanoscale crossbar memory |
US9570678B1 (en) | 2010-06-08 | 2017-02-14 | Crossbar, Inc. | Resistive RAM with preferental filament formation region and methods |
US8993397B2 (en) | 2010-06-11 | 2015-03-31 | Crossbar, Inc. | Pillar structure for memory device and method |
US9036400B2 (en) | 2010-07-09 | 2015-05-19 | Crossbar, Inc. | Method and structure of monolithically integrated IC and resistive memory using IC foundry-compatible processes |
US9755143B2 (en) | 2010-07-13 | 2017-09-05 | Crossbar, Inc. | On/off ratio for nonvolatile memory device and method |
US9601692B1 (en) | 2010-07-13 | 2017-03-21 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
US8809831B2 (en) | 2010-07-13 | 2014-08-19 | Crossbar, Inc. | On/off ratio for non-volatile memory device and method |
US9012307B2 (en) | 2010-07-13 | 2015-04-21 | Crossbar, Inc. | Two terminal resistive switching device structure and method of fabricating |
US9412789B1 (en) | 2010-08-23 | 2016-08-09 | Crossbar, Inc. | Stackable non-volatile resistive switching memory device and method of fabricating the same |
US9590013B2 (en) | 2010-08-23 | 2017-03-07 | Crossbar, Inc. | Device switching using layered device structure |
US10224370B2 (en) | 2010-08-23 | 2019-03-05 | Crossbar, Inc. | Device switching using layered device structure |
US9401475B1 (en) | 2010-08-23 | 2016-07-26 | Crossbar, Inc. | Method for silver deposition for a non-volatile memory device |
US9035276B2 (en) | 2010-08-23 | 2015-05-19 | Crossbar, Inc. | Stackable non-volatile resistive switching memory device |
US8912523B2 (en) | 2010-09-29 | 2014-12-16 | Crossbar, Inc. | Conductive path in switching material in a resistive random access memory device and control |
USRE46335E1 (en) | 2010-11-04 | 2017-03-07 | Crossbar, Inc. | Switching device having a non-linear element |
US8947908B2 (en) | 2010-11-04 | 2015-02-03 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
US8930174B2 (en) | 2010-12-28 | 2015-01-06 | Crossbar, Inc. | Modeling technique for resistive random access memory (RRAM) cells |
US8791010B1 (en) | 2010-12-31 | 2014-07-29 | Crossbar, Inc. | Silver interconnects for stacked non-volatile memory device and method |
US9831289B2 (en) | 2010-12-31 | 2017-11-28 | Crossbar, Inc. | Disturb-resistant non-volatile memory device using via-fill and etchback technique |
US9153623B1 (en) | 2010-12-31 | 2015-10-06 | Crossbar, Inc. | Thin film transistor steering element for a non-volatile memory device |
US8815696B1 (en) | 2010-12-31 | 2014-08-26 | Crossbar, Inc. | Disturb-resistant non-volatile memory device using via-fill and etchback technique |
US9620206B2 (en) | 2011-05-31 | 2017-04-11 | Crossbar, Inc. | Memory array architecture with two-terminal memory cells |
US9543359B2 (en) | 2011-05-31 | 2017-01-10 | Crossbar, Inc. | Switching device having a non-linear element |
US9633723B2 (en) | 2011-06-23 | 2017-04-25 | Crossbar, Inc. | High operating speed resistive random access memory |
US9627443B2 (en) | 2011-06-30 | 2017-04-18 | Crossbar, Inc. | Three-dimensional oblique two-terminal memory with enhanced electric field |
US9564587B1 (en) | 2011-06-30 | 2017-02-07 | Crossbar, Inc. | Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects |
US9570683B1 (en) | 2011-06-30 | 2017-02-14 | Crossbar, Inc. | Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects |
US9601690B1 (en) | 2011-06-30 | 2017-03-21 | Crossbar, Inc. | Sub-oxide interface layer for two-terminal memory |
US9252191B2 (en) | 2011-07-22 | 2016-02-02 | Crossbar, Inc. | Seed layer for a p+ silicon germanium material for a non-volatile memory device and method |
US9729155B2 (en) | 2011-07-29 | 2017-08-08 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
US9191000B2 (en) | 2011-07-29 | 2015-11-17 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
US10056907B1 (en) | 2011-07-29 | 2018-08-21 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
JP2013069869A (ja) * | 2011-09-22 | 2013-04-18 | Toshiba Corp | 抵抗変化メモリ |
US9087576B1 (en) | 2012-03-29 | 2015-07-21 | Crossbar, Inc. | Low temperature fabrication method for a three-dimensional memory device and structure |
US9673255B2 (en) | 2012-04-05 | 2017-06-06 | Crossbar, Inc. | Resistive memory device and fabrication methods |
US8946669B1 (en) | 2012-04-05 | 2015-02-03 | Crossbar, Inc. | Resistive memory device and fabrication methods |
US9685608B2 (en) | 2012-04-13 | 2017-06-20 | Crossbar, Inc. | Reduced diffusion in metal electrode for two-terminal memory |
US10910561B1 (en) | 2012-04-13 | 2021-02-02 | Crossbar, Inc. | Reduced diffusion in metal electrode for two-terminal memory |
US9793474B2 (en) | 2012-04-20 | 2017-10-17 | Crossbar, Inc. | Low temperature P+ polycrystalline silicon material for non-volatile memory device |
US9972778B2 (en) | 2012-05-02 | 2018-05-15 | Crossbar, Inc. | Guided path for forming a conductive filament in RRAM |
US8946046B1 (en) | 2012-05-02 | 2015-02-03 | Crossbar, Inc. | Guided path for forming a conductive filament in RRAM |
US9385319B1 (en) | 2012-05-07 | 2016-07-05 | Crossbar, Inc. | Filamentary based non-volatile resistive memory device and method |
US8796658B1 (en) | 2012-05-07 | 2014-08-05 | Crossbar, Inc. | Filamentary based non-volatile resistive memory device and method |
US10096653B2 (en) | 2012-08-14 | 2018-10-09 | Crossbar, Inc. | Monolithically integrated resistive memory using integrated-circuit foundry compatible processes |
US9583701B1 (en) | 2012-08-14 | 2017-02-28 | Crossbar, Inc. | Methods for fabricating resistive memory device switching material using ion implantation |
US9735358B2 (en) | 2012-08-14 | 2017-08-15 | Crossbar, Inc. | Noble metal / non-noble metal electrode for RRAM applications |
US9741765B1 (en) | 2012-08-14 | 2017-08-22 | Crossbar, Inc. | Monolithically integrated resistive memory using integrated-circuit foundry compatible processes |
US8946673B1 (en) | 2012-08-24 | 2015-02-03 | Crossbar, Inc. | Resistive switching device structure with improved data retention for non-volatile memory device and method |
US8889521B1 (en) | 2012-09-14 | 2014-11-18 | Crossbar, Inc. | Method for silver deposition for a non-volatile memory device |
US9312483B2 (en) | 2012-09-24 | 2016-04-12 | Crossbar, Inc. | Electrode structure for a non-volatile memory device and method |
US9576616B2 (en) | 2012-10-10 | 2017-02-21 | Crossbar, Inc. | Non-volatile memory with overwrite capability and low write amplification |
US11068620B2 (en) | 2012-11-09 | 2021-07-20 | Crossbar, Inc. | Secure circuit integrated with memory layer |
US11836277B2 (en) | 2012-11-09 | 2023-12-05 | Crossbar, Inc. | Secure circuit integrated with memory layer |
US8982647B2 (en) | 2012-11-14 | 2015-03-17 | Crossbar, Inc. | Resistive random access memory equalization and sensing |
US9412790B1 (en) | 2012-12-04 | 2016-08-09 | Crossbar, Inc. | Scalable RRAM device architecture for a non-volatile memory device and method |
US9406379B2 (en) | 2013-01-03 | 2016-08-02 | Crossbar, Inc. | Resistive random access memory with non-linear current-voltage relationship |
US9112145B1 (en) | 2013-01-31 | 2015-08-18 | Crossbar, Inc. | Rectified switching of two-terminal memory via real time filament formation |
US9324942B1 (en) | 2013-01-31 | 2016-04-26 | Crossbar, Inc. | Resistive memory cell with solid state diode |
US10290801B2 (en) | 2014-02-07 | 2019-05-14 | Crossbar, Inc. | Scalable silicon based resistive memory device |
Also Published As
Publication number | Publication date |
---|---|
WO2003034498A1 (en) | 2003-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005506703A (ja) | 積層されたスイッチ可能素子およびダイオードの組み合わせ | |
US20070015348A1 (en) | Crosspoint resistor memory device with back-to-back Schottky diodes | |
US8203864B2 (en) | Memory cell and methods of forming a memory cell comprising a carbon nanotube fabric element and a steering element | |
US8847200B2 (en) | Memory cell comprising a carbon nanotube fabric element and a steering element | |
CN102986048B (zh) | 具有电阻开关层以及侧向布置的存储单元 | |
US8730720B2 (en) | Nonvolatile memory cell operating by increasing order in polycrystalline semiconductor material | |
JP5042233B2 (ja) | n形ドーパント拡散を最小限にするための被着された半導体構造体および製造方法 | |
US8410582B2 (en) | 3D polysilicon diode with low contact resistance and method for forming same | |
US7812335B2 (en) | Sidewall structured switchable resistor cell | |
US8003477B2 (en) | Method for making a P-I-N diode crystallized adjacent to a silicide in series with a dielectric antifuse | |
US8502291B2 (en) | Memory cells, memory cell constructions, and memory cell programming methods | |
US20060250836A1 (en) | Rewriteable memory cell comprising a diode and a resistance-switching material | |
TW200810086A (en) | Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride | |
TW200901331A (en) | Large array of upward pointing P-I-N diodes having large and uniform current and methods of forming the same | |
WO2008118486A1 (en) | Memory cell comprising a carbon nanotube fabric element and a steering element and methods of forming the same | |
JP2007158325A (ja) | 双方向ショットキーダイオードを備えるクロスポイント型抵抗メモリ装置 | |
JP2007311772A (ja) | 金属/半導体/金属の積層構造を有する双方向ショットキーダイオード及びその形成方法 | |
US7067850B2 (en) | Stacked switchable element and diode combination | |
KR20090089320A (ko) | 유전체 안티휴즈와 직렬로 실리사이드에 인접하여 결정화된 p-i-n 다이오드와 이를 형성하는 방법 | |
US8203154B2 (en) | Stacked switchable element and diode combination with a low breakdown switchable element | |
CN107204397A (zh) | 用于双极性阻变存储器的选择器件及其制备方法 | |
JP2010510656A (ja) | 誘電性アンチヒューズと直列にシリサイドに隣接して結晶化されたp−i−nダイオードおよびその形成方法 | |
WO2004107456A1 (en) | Stacked switchable element and diode combination with a low breakdown switchable element | |
CN113113538A (zh) | 一种基于铝掺杂氧化铌的抗串扰阻变器件及其制备方法 | |
US20050275057A1 (en) | Schottky diode with dielectric isolation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080123 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080130 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080507 |