JPS60233859A - 高耐圧半導体スイツチ - Google Patents

高耐圧半導体スイツチ

Info

Publication number
JPS60233859A
JPS60233859A JP8969084A JP8969084A JPS60233859A JP S60233859 A JPS60233859 A JP S60233859A JP 8969084 A JP8969084 A JP 8969084A JP 8969084 A JP8969084 A JP 8969084A JP S60233859 A JPS60233859 A JP S60233859A
Authority
JP
Japan
Prior art keywords
gate electrode
layers
high concentration
gate
concentration region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8969084A
Other languages
English (en)
Inventor
Toshiyuki Suzuki
俊幸 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP8969084A priority Critical patent/JPS60233859A/ja
Publication of JPS60233859A publication Critical patent/JPS60233859A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/404Multiple field plate structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (雄業上の利用分野) 本発明は、半導体装置特に高電圧信号音オン・オフして
負荷への信号の供給を制御する高耐圧半導体スィッチに
関する・ (従来技術とその問題点) 近年、マトリックス形の螢光表示管、プラズマディスプ
レイパネル、エレクトロJ・ミネセンスパネルなどの表
示装置の需要が高まるとともに、これらの装置をよシ大
面積にするだめの研究開発が活発に行なわれるようにな
って来た。これらの装置はX方向、Y方向の′電極線を
選択して、その交点に高電圧を印加して点灯を制御する
もので、装置の駆動には多数の高電圧スイッチ回路が必
要である。従って、装置の小型・@量・低価格化を計っ
て行くには、高電圧スイッチ回路のIC化が不可欠でお
る。
トコろで、MO8LSIに良く用いられるダイナミック
シフトレジスタ、ダイナミックメモリセルなどには、ト
ランスファゲート(例えば半導体研究第15巻113頁
工業調査会1978年)と呼ばれる一種のスイッチ回路
が多用されている。第1図にトランスファゲートの断面
構造を示す。第1図において、1はp形の半導体基板、
2社n形の高濃度領域、3はゲート絶縁膜、4はアルミ
ニュームなどの電極である。端子5には電源8が、端子
7には負荷9がつながれている。
今、ゲート6にしきい値電圧以上の電圧が加わると、端
子5と端子7との間は導通状態となシ、電源8から負荷
9へ電流が流れる。また、ゲート6にしきい値電圧以下
の電圧を加えれば、端子5と端子7との間は遮断状態と
なる。
端子5と端子7との機能は素子構造の対称性から全く同
じである。従って、導通状態では、電流を端子5から端
子7あるいは端子7から端子5へと双方向に流すことが
できる。
このようにトランスファゲートは、固体スイッチとして
はほぼ理想に近い動作をする、しかし、通常のMO8L
SIに使われているトランスファゲートの動作電圧は高
々10数Vであシ、光示装置などの高電圧スイッチ回路
に応用して行くには動作電圧を少なくても60V以上に
大きくする必要がおる。
実験の結果、トランスファゲートの動作電圧が最も制限
されるのは、端子5あるいは端子7に高電圧が加わった
状態でゲート6にしきい値電圧以下の電圧が加わった遮
断状態であることが分った。
これは、n形高濃度領域2とゲート6とが重なり合って
いるため、n形高濃度領域2に高電圧が、ゲート6にO
v近傍の電圧が各々加わると、n形高濃度領域2の表面
近傍に電界集中が起こり、雪崩れ降伏を起こすためであ
る。
これを解決するには、ケート絶縁膜3の膜厚を大きくす
れば良い。しかし、実験によれば、ゲート絶縁膜3を4
000Xに厚くしても、動作電圧は高々60Vにしか大
きくできないことが分りた・しかも、ゲート絶縁膜3を
厚くすると、流せる電流量が小さくなシ、スイッチとし
ての性能が悪くなることが分った。
(発明の目的) 本発明の目的は、このような欠点を取シ除き、動作電圧
が大きく、なおかつ電流容量の大きな高耐圧半導体スィ
ッチを提供することにある。
(発明の構成) 本発明は第1導電型の半導体基板表面に第2導電型の第
1高濃度領域と第2高濃度領域とを設け、該第1高濃度
領域と該第2高濃度領域とにまたがって該半導体基板表
面に絶縁膜を設け、該第1高濃度領域と該第2高濃度領
域との間に第1ゲート電極を設け、該第1高濃度領域と
該第1ゲート電極とにまたがって第2ゲート電極を設け
、該第2高濃度領域と該第1ゲート電極とにまたがって
第3ケート電極を設け、かつ第1ゲート電極直下の絶縁
膜より第2ケート電極および第3ゲート電極直下の絶縁
膜を厚くしたことを特徴とする高耐圧半導体スイツチ素
子でおる@ (発明の原理) 本発明は、スイッチのオン・オフを制御する第1ゲート
電極と、高電圧信号が出入シする第1高濃度領域および
第2高濃度領域とが直接型ナシ合わないようにして高電
圧動作を実現している・即ち、第1高濃度領域おるいは
第2高濃度領域に高電圧が加わった状態で第1ゲート電
極がOvになっても、第1高濃度領域多るいは第2高濃
度領域の表面近傍に電界集中が発生して雪崩れ降伏を起
こすことはない。
第2ゲート電極と第3ゲート電極とは、各々第1高濃度
領域、第2高濃度領域の表面近傍の電界を緩和する役目
を果している。また、第1高濃度領域と第1ゲート電極
、第2高濃度領域と第1ゲート電極との間に電流が流れ
る経路を形成する役目も果している。従って、第2ゲー
ト電極、第3ゲート電極には、スイッチをオン状態にす
るため第1ゲート電極に印加する電圧よ)も大きな電圧
を印加しておく。
第2ゲート電極あるいは第3電極直下のゲート絶縁膜に
は、第1高濃度領域、第2高濃度領域が0■の場合、最
も大きな電圧が加わる。従って、乙のような状態でも絶
縁破壊を起こさないようにゲート絶縁膜の厚さを選ぶ必
要かめる。
(実施例) 以下本発明の実施例について図面を参照して詳細に説明
する。説明を簡単にするため、nチャンネルを例に説明
するが、pチャンネルについても全く同様である。
第2図は本発明の第1の実施例を示す断面構造図で、1
0はp形の比抵抗的30Qcrnのシリコン基板、11
.12は各々n形の第1高濃度領域および第2高濃度領
域、13は8402よりなる絶縁膜、14はポリシリコ
ンよシなる第1ゲート電極、15゜16は各々アルミニ
ュームよシなる第2ケート電極、第3ゲート電極、17
.18は各々第1高濃度領域11および第2高濃度領域
を外部回路と電気的に接続するためのアルミニュームよ
シなル端子電極でおる。
第2図の実施例による高耐圧半導体スィッチは、以下の
ようにして作製する。すなわち、先ずp形30−のシリ
コン基板10の所定領域にり/拡散により第1高濃度領
域11および第2高濃匿領域12を形成する。次に熱酸
化によシシリコン基板lO表曲に約4000Xのシリコ
ン酸化膜13を形成する。次に、高濃度にドープした抵
抗の低いポリシリコン會約5000にシリコン酸化膜上
に堆積し、これをパターンニングして第1ゲート電極1
4を形成する。続いて、CVD法によシシリコン酸化膜
13を約40001堆積して、第1高濃度領域11、第
2高濃度領域12上の所定領域のシリコン酸化膜を剥離
しオーミック電極が取シ出せるようにする。最後にアル
ミニュームを約1.5μm蒸着し、これをパターンニン
グして第2ゲート電極15、第3ゲート電極16、端子
17.18を形成して、第2図の高耐圧半導体スィッチ
が得られる。
このように、熱酸化によシシリコン酸化膜13を形成し
てから第1ゲート電極14を形成し、更にCVD法によ
シシリコン酸化膜を堆積した後、第2ゲート電極15、
第3ケート電極16を形成しているので、絶縁膜13は
、第1ゲート電極14直下では薄く、第2.第3ゲート
電極15 、16直下では厚くなっている。
実験の結果、端子17に信号源を、端子18に抵抗負荷
をそれぞれつなぎ、第2ゲート電極15゜第3ゲート電
極16に各々200■の直流を加え、第1ゲート電極1
4にOV(遮断状態)と160v(導通状態)の電圧を
加えてスイッチ動作をさせたところ、信号源の電圧が1
20vまで正常なスイッチ動作をさせることができた。
一方、第1図の構造で絶縁膜3の厚さを4000 Xに
した時の動作電圧は60V程度であった。
ところで、スイッチが通すことのできる電流容量は、第
1図の場合は絶縁膜3の厚さでほば決まシ、一方、第2
図の場合は第1ゲート電極14直下の絶縁膜13の厚さ
でほぼ決まる・今、両者の絶縁膜の厚さは等しいので、
スイッチとしてノミ流容量は11ぼ等しい。
即ち、本発明によれば、電流容量を損なうどとなく、従
来に比べ、大幅に動作電圧が大きい半導体スイッチが得
られる。
第3図は本発明による第2の実施例である。第3図にお
いて第2図と同じ番号は同一要素tl−表わす。第3図
では、第1高濃度領域11.第2高濃度領域12に接し
て、同じ導電形の低濃度不純物領域19.20が設けら
れている。低濃度不純物領域19.20は、第1.第2
高濃度領域11゜12の曲率半径の小さな領域から広が
る空乏層をすみやかに横方向に広がらせるので、この部
分で発生する電界集中を緩和する働きをする・従って、
第2図の実施例に比べよシ動作電圧を大きく(約200
V)できる。但し、これに応じて、第2゜第3ゲート電
極の電圧(約280V)、第1ゲート電極14に加える
制御電圧の範囲(0〜約240V)を大きくしなければ
ならないのは言うまでもない。
低濃度不純物領域19.20は、第2図の実施例の製造
工程において、第1.第2高濃度領域を形成した後、イ
オン打込法により所定領域にリンを約3. OX 10
12arr2打込んで形成する〇(発明の効果) このように、本発明によれは、オン状態で流せる電流容
量を損なうことなく、また、従来に比べ高電圧で動作し
、さらに集積化が容易な高耐圧半導体スィッチを得るこ
とができる効果を有するものでおる。
【図面の簡単な説明】
第1図は、スイッチ素子の従来例であるトランスファゲ
ートの断面構造図、第2図は本発明の第1の実施例によ
る断面構造図、第3図は本発明の第2の実施例による断
面構造図である・図において、1.10は半導体基板、
2 、11゜12は半導体基板と逆導電形の高濃度領域
、3゜13は絶縁膜、4,14はスづソチのオンオフを
制御するゲート電極、15.16は第2.第3のケート
電極、17.18は端子、19.20は半導体基板と逆
導電形の低濃度不純物領域、8は電諒、9は負荷をそれ
ぞれ示す。 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. (1)第1導電型の半導体基板表面に第2導電壓の第1
    高濃度領域と第2高濃度領域とを設け、該第1高濃度領
    域と該第2高濃度領域とにまたがって該半導体基板表面
    に絶縁膜を設け、該第1高濃度領域と該第2高濃度領域
    との間に第1ゲート電極を設け、該第1高濃度領域と該
    第1ゲート電極とにまたがって第2ゲート電極を設け、
    該第2高濃度領域と該第1ゲート電極とにまたがって第
    3ゲート電極を設け、かつ第1ゲート電極直下の前記絶
    縁膜より第2ゲート電極および第3ゲート電極直下の絶
    縁膜を厚くシ1也ことt%徴とする高耐圧半導体スィッ
    チ。
JP8969084A 1984-05-04 1984-05-04 高耐圧半導体スイツチ Pending JPS60233859A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8969084A JPS60233859A (ja) 1984-05-04 1984-05-04 高耐圧半導体スイツチ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8969084A JPS60233859A (ja) 1984-05-04 1984-05-04 高耐圧半導体スイツチ

Publications (1)

Publication Number Publication Date
JPS60233859A true JPS60233859A (ja) 1985-11-20

Family

ID=13977752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8969084A Pending JPS60233859A (ja) 1984-05-04 1984-05-04 高耐圧半導体スイツチ

Country Status (1)

Country Link
JP (1) JPS60233859A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446304A (en) * 1991-09-30 1995-08-29 Sony Corporation Insulated-gate-type field effect transistor which has subgates that have different spacing from the substrate than the main gate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446304A (en) * 1991-09-30 1995-08-29 Sony Corporation Insulated-gate-type field effect transistor which has subgates that have different spacing from the substrate than the main gate

Similar Documents

Publication Publication Date Title
US8791529B2 (en) Semiconductor device including gate and conductor electrodes
KR100373940B1 (ko) 박막반도체장치
JPH01291467A (ja) 薄膜トランジスタ
JPS6258673A (ja) 半導体記憶装置
US6774463B1 (en) Superconductor gate semiconductor channel field effect transistor
JP3325424B2 (ja) 絶縁ゲート型半導体装置
JP2003515790A (ja) 液晶ディスプレイ用のアクティブマトリクス基板及びその製造方法
JP2004356622A (ja) 接合型電子部品および前記電子部品を含む集積された電力装置
JP3472476B2 (ja) 半導体装置及びその駆動方法
JPH01276766A (ja) 薄膜集積回路の製造方法
JP2592044B2 (ja) 垂直形薄膜トランジスターの製造方法
TW415072B (en) High voltage resistant TFT and fabrication method therefor
US20180330780A1 (en) Resistive ram memory cell
JPS60233859A (ja) 高耐圧半導体スイツチ
JP2000311957A (ja) 半導体装置
JPS63129658A (ja) 相補型電界効果トランジスタ
JPS6114760A (ja) 高耐圧半導体スイツチ
EP0272753B1 (en) Complementary silicon-on-insulator lateral insulated gate rectifiers
JP2809162B2 (ja) 半導体装置
JP2869548B2 (ja) 薄膜トランジスタ回路
US5805410A (en) MOS capacitor for improving electrostatic durability by using of a transistor
JPH027568A (ja) 双方向mosスイッチ
EP0439751B1 (en) Superconductor gate field effect transistor
JPS60234370A (ja) 高耐圧半導体スイツチ
JP2002141517A (ja) 半導体装置