JPS60234370A - 高耐圧半導体スイツチ - Google Patents
高耐圧半導体スイツチInfo
- Publication number
- JPS60234370A JPS60234370A JP9039984A JP9039984A JPS60234370A JP S60234370 A JPS60234370 A JP S60234370A JP 9039984 A JP9039984 A JP 9039984A JP 9039984 A JP9039984 A JP 9039984A JP S60234370 A JPS60234370 A JP S60234370A
- Authority
- JP
- Japan
- Prior art keywords
- concentration region
- high concentration
- gate electrode
- insulating film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000012535 impurity Substances 0.000 claims description 19
- 230000015556 catabolic process Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 229910052760 oxygen Inorganic materials 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 7
- 238000012546 transfer Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置、特に高電圧信号をオン・オフし
て負荷への信号の供給を制御する高耐圧半導体スィッチ
に関する。
て負荷への信号の供給を制御する高耐圧半導体スィッチ
に関する。
近年、マトリックス形の螢光表示管、プラズマディスプ
レイパネル、エレクトロルミネセンスパネルなどの表示
装置に対する需要が高まるとともに、これらの装置の表
示面積を大きくするための研究開発が盛んになって来た
。これらの表示装置はＸ方向、Ｙ方向の電極線を選択し
て、その交点に高電圧を印加して点灯を制御するもので
、装置の駆動には多数の高電圧スイッチ回路が必要であ
る。従って、装置をより小型、軽量、低価格化を図るに
は、高電圧スイッチ回路のＩＣ化が不可欠である。
レイパネル、エレクトロルミネセンスパネルなどの表示
装置に対する需要が高まるとともに、これらの装置の表
示面積を大きくするための研究開発が盛んになって来た
。これらの表示装置はＸ方向、Ｙ方向の電極線を選択し
て、その交点に高電圧を印加して点灯を制御するもので
、装置の駆動には多数の高電圧スイッチ回路が必要であ
る。従って、装置をより小型、軽量、低価格化を図るに
は、高電圧スイッチ回路のＩＣ化が不可欠である。
ところで、ＭＯ８ＬＳＩに良く使われているダイナミッ
クシフトレジスタやダイナミックメモリセルには、トラ
ンスファゲート（例えば半導体研究第１５巻１１３頁工
業印桧１９７８年 参照）と呼ばれるスイッチ素子が多
数用いられている。第１図にｎチャンネルのトランスフ
ァゲートの断面構造を示す。第１図において、１はｐ形
の半導体基板、２．３は各々ｎ形の高濃度領域、４はゲ
ート絶縁膜、５はゲート電極、６，７は金属よりなる端
子である。
クシフトレジスタやダイナミックメモリセルには、トラ
ンスファゲート（例えば半導体研究第１５巻１１３頁工
業印桧１９７８年 参照）と呼ばれるスイッチ素子が多
数用いられている。第１図にｎチャンネルのトランスフ
ァゲートの断面構造を示す。第１図において、１はｐ形
の半導体基板、２．３は各々ｎ形の高濃度領域、４はゲ
ート絶縁膜、５はゲート電極、６，７は金属よりなる端
子である。
今、端子６に電源８を接続し、端子７に負荷９を接続し
ておく。ゲート電極５にトランジスタのしきい値電圧以
上の電圧を印加すると、ゲート電極５の直下の半導体基
板１表面にチャンネルが形成され、端子６と端子７との
間が導通する・従って電源８から負荷９に電力が供給さ
れる。一方、ゲート電極５にしきい値電圧以下の電圧を
加えた時は、前述のチャンネルが形成されないので遮断
状態となり、電源８から負荷９への電力の供給は止まる
。
ておく。ゲート電極５にトランジスタのしきい値電圧以
上の電圧を印加すると、ゲート電極５の直下の半導体基
板１表面にチャンネルが形成され、端子６と端子７との
間が導通する・従って電源８から負荷９に電力が供給さ
れる。一方、ゲート電極５にしきい値電圧以下の電圧を
加えた時は、前述のチャンネルが形成されないので遮断
状態となり、電源８から負荷９への電力の供給は止まる
。
ところで、素子構造に着目すると、電源８側と負荷９側
とはゲート電極５に対して対称構造をしている。従って
、端子６と端子７がら素子を見込んだ時の電気的特性は
全く同じである。よって導通状態では電流を端子６から
端子７あるいは端子７から端子６へと双方向に流すこと
ができる。
とはゲート電極５に対して対称構造をしている。従って
、端子６と端子７がら素子を見込んだ時の電気的特性は
全く同じである。よって導通状態では電流を端子６から
端子７あるいは端子７から端子６へと双方向に流すこと
ができる。
このように、トランスファゲートは、固体スイッチとし
てはほぼ理想に近い動作をする。しかし、通常のＭＯ８
ＬＳＩに使われているトランスファゲートの動作電圧は
高々数ｌＯＶであり、表示装置などの高電圧スイッチ回
路に応用して行くには動作電圧を少なくとも６０Ｖ以上
に大きくする必要がある。
てはほぼ理想に近い動作をする。しかし、通常のＭＯ８
ＬＳＩに使われているトランスファゲートの動作電圧は
高々数ｌＯＶであり、表示装置などの高電圧スイッチ回
路に応用して行くには動作電圧を少なくとも６０Ｖ以上
に大きくする必要がある。
実験の結果、トランスファゲートの動作電圧が最も低く
なるのは、ゲート電極５にしきい値電圧以下の電圧が加
わった遮断状態で、端子６あるいは端子７に高電圧が加
わった状態であることが分った。これは、高濃度領域２
，３とゲート電極５とが重なり合っているため、このよ
うな電位関係になると、高＃度領域２．３近傍の半導体
基板１表面に電界集中が起こり雪崩れ降伏を起こすため
である。
なるのは、ゲート電極５にしきい値電圧以下の電圧が加
わった遮断状態で、端子６あるいは端子７に高電圧が加
わった状態であることが分った。これは、高濃度領域２
，３とゲート電極５とが重なり合っているため、このよ
うな電位関係になると、高＃度領域２．３近傍の半導体
基板１表面に電界集中が起こり雪崩れ降伏を起こすため
である。
これを解決するには、ゲート絶縁膜４の膜厚を大きくす
れば良い。しかし実験によれば、ゲート絶縁膜４を４０
００人に厚くしても、遮断状態では端子６，７を高々６
０Ｖ程度にしか大きくできなかった。
れば良い。しかし実験によれば、ゲート絶縁膜４を４０
００人に厚くしても、遮断状態では端子６，７を高々６
０Ｖ程度にしか大きくできなかった。
しかも、ゲート絶縁膜３を厚くすると、導通状態で流す
ことができる電流量が小さくなり、導通状態にするため
心壁なゲート電極５にかける電圧が大きくなるなど、ス
イッチとしての性能が急くなることがわかった。
ことができる電流量が小さくなり、導通状態にするため
心壁なゲート電極５にかける電圧が大きくなるなど、ス
イッチとしての性能が急くなることがわかった。
本発明の目的は、このような欠点を取り除き、動作電圧
が高く、なおかつ電流容轍の大きな高耐圧半導体スイッ
チケ提供することにある。
が高く、なおかつ電流容轍の大きな高耐圧半導体スイッ
チケ提供することにある。
本発明は第１導電形の半導体基板の表面に、第２導電形
の第１高酸度領域と第２高濃度領域とを設け、該半導体
基板上に該第１高濃度領域と該第２高濃度領域とにまた
がった絶縁膜を設け、該第１高濃度領域と該第２高濃度
領域との間の該絶縁膜上にゲート電極を設け、一端を第
１高濃度領域に他端をゲート電極にそれぞれ接続した第
１高抵抗層と、一端を第２昼濃度領域に他端をゲート電
極にそれぞれ接続した第２高抵抗層とを前記絶縁膜上に
設けたことを特徴とする高耐圧半導体スィッチ及び第１
導電形の半導体基板の表面に第２導電形の第１高濃度領
域と第２高濃度領域とを設け、該半導体基板上に該第１
高濃度領域と該第２高濃度領域とにまたがって絶縁膜を
設け、該絶縁膜上の該第１旨濃度領域と該第２高濃度領
域との間にゲート電極を設け、一端を第１高濃度領域に
他端をゲート電極にそれぞれ接続した第１高抵抗層と、
一端を第２高濃度領域に他端をゲート電極にそれぞれ接
続した第２高抵抗層とを前記絶縁膜上に設け、さらに一
端が第１高濃度領域に接し他端がゲ−ト電極方向に延び
た第２導電形の第１低不純物濃度層と、一端が第２高σ
度領域に接し他端がゲート電極方向に延びた第２導電形
の第２低不純物濃度層とを前記半導体基板内に設けたこ
とを特徴とする高耐圧半導体スィッチである。
の第１高酸度領域と第２高濃度領域とを設け、該半導体
基板上に該第１高濃度領域と該第２高濃度領域とにまた
がった絶縁膜を設け、該第１高濃度領域と該第２高濃度
領域との間の該絶縁膜上にゲート電極を設け、一端を第
１高濃度領域に他端をゲート電極にそれぞれ接続した第
１高抵抗層と、一端を第２昼濃度領域に他端をゲート電
極にそれぞれ接続した第２高抵抗層とを前記絶縁膜上に
設けたことを特徴とする高耐圧半導体スィッチ及び第１
導電形の半導体基板の表面に第２導電形の第１高濃度領
域と第２高濃度領域とを設け、該半導体基板上に該第１
高濃度領域と該第２高濃度領域とにまたがって絶縁膜を
設け、該絶縁膜上の該第１旨濃度領域と該第２高濃度領
域との間にゲート電極を設け、一端を第１高濃度領域に
他端をゲート電極にそれぞれ接続した第１高抵抗層と、
一端を第２高濃度領域に他端をゲート電極にそれぞれ接
続した第２高抵抗層とを前記絶縁膜上に設け、さらに一
端が第１高濃度領域に接し他端がゲ−ト電極方向に延び
た第２導電形の第１低不純物濃度層と、一端が第２高σ
度領域に接し他端がゲート電極方向に延びた第２導電形
の第２低不純物濃度層とを前記半導体基板内に設けたこ
とを特徴とする高耐圧半導体スィッチである。
本発明は、第１図の従来例とは違って、ゲート電極が第
１高濃度領域、第２高瀬度領域と直接型なり合っていな
い。従って、ゲート電極にしきい値より小さな電圧が加
わり、第１あるいは第２高濃度領域に高電圧が加わった
状態でも、これら高濃度領域近傍の半導体基板表面には
雪崩れ降伏を起こすような電界集中は起こらない。
１高濃度領域、第２高瀬度領域と直接型なり合っていな
い。従って、ゲート電極にしきい値より小さな電圧が加
わり、第１あるいは第２高濃度領域に高電圧が加わった
状態でも、これら高濃度領域近傍の半導体基板表面には
雪崩れ降伏を起こすような電界集中は起こらない。
さらに、第１高抵抗層、第２高抵抗層に表われる横方向
の電位分布が、第１あるいは第２高ｄ度領域近傍の電界
を緩和する効果が加わるので、動作電圧を太幅に大きく
できる。今、第１高抵抗層に着目して説明する。第１高
抵抗層はゲート電極と第１高濃度領域とにそれぞれ接続
している。従って第１高抵抗層の横方向の電位分布はゲ
ート電極の電位と第１高濃度領域との電位で一義的に決
まる。そしてその分布の仕方は、ゲート電極の電位と第
１高濃度領域の電位との間をほぼ直線的に変わるような
形となる。このため、第１高抵抗層直下の半導体基板表
面の電位分布も直線的になり、電界集中は起こらない。
の電位分布が、第１あるいは第２高ｄ度領域近傍の電界
を緩和する効果が加わるので、動作電圧を太幅に大きく
できる。今、第１高抵抗層に着目して説明する。第１高
抵抗層はゲート電極と第１高濃度領域とにそれぞれ接続
している。従って第１高抵抗層の横方向の電位分布はゲ
ート電極の電位と第１高濃度領域との電位で一義的に決
まる。そしてその分布の仕方は、ゲート電極の電位と第
１高濃度領域の電位との間をほぼ直線的に変わるような
形となる。このため、第１高抵抗層直下の半導体基板表
面の電位分布も直線的になり、電界集中は起こらない。
第２高抵抗層についても全く同様である。
従って本発明においては、第１図の従来例のように第１
．第２の高濃度領域近傍の電界を緩和するためにゲート
直下の絶縁膜を厚くする必要はない。ｆｆｐち第１．第
２の発明によれば、絶縁膜は薄くて良いので、高電圧で
動作するばかりでなく電流容量の大きな高耐圧半導体ス
ィッチが得られる。
．第２の高濃度領域近傍の電界を緩和するためにゲート
直下の絶縁膜を厚くする必要はない。ｆｆｐち第１．第
２の発明によれば、絶縁膜は薄くて良いので、高電圧で
動作するばかりでなく電流容量の大きな高耐圧半導体ス
ィッチが得られる。
第２の発明によれば、電流容量を更に大きくできる。
第１の発明では導通状態で第１あるいは第２高濃度領域
の電位が低い時、最も電流容量が小さくなる。これは、
例えば第１高抵抗層について説明すると、ゲート電極に
近い部分の電位は十分高く、従ってこの部分の直下には
十分抵抗の低いチャンネルが形成されるが、第１高濃度
領域に近い第１高抵抗層の部分は当然第１高濃度領域の
電位に近く、その直下に十分抵抗の低いチャンネルが形
成できないからである。このことは第２の高抵抗につい
ても同様である。
の電位が低い時、最も電流容量が小さくなる。これは、
例えば第１高抵抗層について説明すると、ゲート電極に
近い部分の電位は十分高く、従ってこの部分の直下には
十分抵抗の低いチャンネルが形成されるが、第１高濃度
領域に近い第１高抵抗層の部分は当然第１高濃度領域の
電位に近く、その直下に十分抵抗の低いチャンネルが形
成できないからである。このことは第２の高抵抗につい
ても同様である。
第２の発明では、導通状態で第１あるいは第２高濃度領
域の電位が低い時の電流容量を大きくするため、第１高
抵抗層の直下に第１高濃度領域に接して第１高濃度領域
と同じ導電形の第１低不純物濃度層を設けており、第２
高抵抗層直下にも同様な第２低不純物濃度層を設けてい
る。これらの低不純物濃度層は、前述の第１．第２高濃
度領域近傍にできる抵抗の大きなチャンネルを低くする
役目を果している。
域の電位が低い時の電流容量を大きくするため、第１高
抵抗層の直下に第１高濃度領域に接して第１高濃度領域
と同じ導電形の第１低不純物濃度層を設けており、第２
高抵抗層直下にも同様な第２低不純物濃度層を設けてい
る。これらの低不純物濃度層は、前述の第１．第２高濃
度領域近傍にできる抵抗の大きなチャンネルを低くする
役目を果している。
第２の発明においては、ゲート電極の電位が低く（遮断
状態）、第１．第２高濃度領域の電位が高い状態でも、
第１図の従来例のように、雪崩れ降伏を起こして動作電
圧が制限されてしまうということはない。これは、第１
．第２高濃度領域の電位がある程度以上の大きさになる
と、第１．第２低不純物−四層が空乏層化してし捷うの
で、それ以上１４Ｉ、位が増えても電界集中の度合が進
まなくなるからである。
状態）、第１．第２高濃度領域の電位が高い状態でも、
第１図の従来例のように、雪崩れ降伏を起こして動作電
圧が制限されてしまうということはない。これは、第１
．第２高濃度領域の電位がある程度以上の大きさになる
と、第１．第２低不純物−四層が空乏層化してし捷うの
で、それ以上１４Ｉ、位が増えても電界集中の度合が進
まなくなるからである。
即ち、第２の発明によれば、動作電圧が高く、かつ電流
容量が大幅に改善された高耐圧半導体スィッチが得られ
る。
容量が大幅に改善された高耐圧半導体スィッチが得られ
る。
以下、本発明の実施例について図面を参照して詳細に説
明する。説明を簡単にするため、ｎチャンネルを例に説
明するが、ｐチャンネルについても全く同様である。
明する。説明を簡単にするため、ｎチャンネルを例に説
明するが、ｐチャンネルについても全く同様である。
第２図は本発明における第１の発明の実施例を示す断面
構造図であり、図において、８は第１高抵抗層、９は第
２高抵抗層である。第１図と同じ番号は同じ要素を表わ
す。
構造図であり、図において、８は第１高抵抗層、９は第
２高抵抗層である。第１図と同じ番号は同じ要素を表わ
す。
第２図の実施例による高耐圧半導体スィッチは以下のよ
うにして作製する。すなわち、先ず、ｐ形３０Ωａのシ
リコンを半導体基板１とし、半導体基板１表面の所定領
域に高良度のリン拡散を行ない、第１高濃度層２と第２
高濃度層３とを形成する。次に熱酸化によりシリコン酸
化膜を約２ｓｏｏＡ形成し、絶縁膜４とする。次に酸素
を２原子パーセント添加したポリシリコン（比抵抗約１
０’Ω儂以上）、あるいはｐ形またはｎ形に極くわずか
ドープした高比抵抗層ポリシリコンをＣＶＤ法などによ
り約２ｏｏＡ形成させる。これを所定形状にパターニン
グして第１高抵抗層８、第２高抵抗層９を形成する。次
に、第１高濃度領域２、第２高濃度領域３上の所定の絶
縁膜４を剥離して、オーミックコンタクトが形成できる
ようにする。最後に、アルミニュームを約１．２μｍの
厚さに蒸着し、所定形状にパターニングして端子６、端
子７、ゲート電極５を形成して第２図の高耐圧半導体ス
ィッチが得られる。
うにして作製する。すなわち、先ず、ｐ形３０Ωａのシ
リコンを半導体基板１とし、半導体基板１表面の所定領
域に高良度のリン拡散を行ない、第１高濃度層２と第２
高濃度層３とを形成する。次に熱酸化によりシリコン酸
化膜を約２ｓｏｏＡ形成し、絶縁膜４とする。次に酸素
を２原子パーセント添加したポリシリコン（比抵抗約１
０’Ω儂以上）、あるいはｐ形またはｎ形に極くわずか
ドープした高比抵抗層ポリシリコンをＣＶＤ法などによ
り約２ｏｏＡ形成させる。これを所定形状にパターニン
グして第１高抵抗層８、第２高抵抗層９を形成する。次
に、第１高濃度領域２、第２高濃度領域３上の所定の絶
縁膜４を剥離して、オーミックコンタクトが形成できる
ようにする。最後に、アルミニュームを約１．２μｍの
厚さに蒸着し、所定形状にパターニングして端子６、端
子７、ゲート電極５を形成して第２図の高耐圧半導体ス
ィッチが得られる。
実験の結果、絶縁膜４が薄いにもかかわらず、ゲート電
極５がＯｖの場合、第１．第２高濃度領域２，３に印加
する電圧を１８０■まで大きくしても雪崩れ降伏は起き
なかった。一方、同じ絶縁膜の厚さで第１図の従来例の
素子を作った場合、同じ動作条件では、第１．第２高濃
度領域に高々４０Ｖ程度しか印加できなかった。一方、
電流容量はほぼ同じ大きさの素子で比較したところ、２
０〜３０％改善できることが分った。
極５がＯｖの場合、第１．第２高濃度領域２，３に印加
する電圧を１８０■まで大きくしても雪崩れ降伏は起き
なかった。一方、同じ絶縁膜の厚さで第１図の従来例の
素子を作った場合、同じ動作条件では、第１．第２高濃
度領域に高々４０Ｖ程度しか印加できなかった。一方、
電流容量はほぼ同じ大きさの素子で比較したところ、２
０〜３０％改善できることが分った。
第３図は、第２の発明の実施例を示す断面構造図であり
、図において、１０は第１の低不純物濃度層、１１は第
２の低不純物濃度層である。第３図において、第２図と
同じ番号は同一要素を表わす。
、図において、１０は第１の低不純物濃度層、１１は第
２の低不純物濃度層である。第３図において、第２図と
同じ番号は同一要素を表わす。
第３図の実施例は、第２図の実施例の説明の中で述べた
製造方法において、第２．第３の高濃度層２，３をリン
拡散で形成した後、イオン打込み法を用いて半導体基板
１内の所定領域に約３ ＸＩＯ”ｃｍ−”個のリンイオ
ンを打込んで第１．第２低不純物濃度層１０ 、１１を
形成するプロセスを追加して得られる。
製造方法において、第２．第３の高濃度層２，３をリン
拡散で形成した後、イオン打込み法を用いて半導体基板
１内の所定領域に約３ ＸＩＯ”ｃｍ−”個のリンイオ
ンを打込んで第１．第２低不純物濃度層１０ 、１１を
形成するプロセスを追加して得られる。
実験の結果、はぼ同じ条件で作った第２図の実施例に比
べ更に３０〜４０襲電流容量を改善できた・また第２図
に比べ、動作電圧の低下は実用上問題ない程度であった
。
べ更に３０〜４０襲電流容量を改善できた・また第２図
に比べ、動作電圧の低下は実用上問題ない程度であった
。
第３図の実施例では、第１．第２高濃度領域２゜３と半
導体基板１との接合耐圧を大きくするため、第３低不純
物濃度層１２と第４低不純物濃度層とが各々第１．第２
高濃度領域２，３に接して設けである。これらの領域は
第１．第２低不純物濃度層１０゜１１を形成する際同時
に作ることができる。これにより接合耐圧は約２４０ｖ
以上に改善できる。
導体基板１との接合耐圧を大きくするため、第３低不純
物濃度層１２と第４低不純物濃度層とが各々第１．第２
高濃度領域２，３に接して設けである。これらの領域は
第１．第２低不純物濃度層１０゜１１を形成する際同時
に作ることができる。これにより接合耐圧は約２４０ｖ
以上に改善できる。
ところで、第１．第２の実施例ともゲート電極と第１５
．第２高濃度領域との間のリーク電流はｌＺＡ以下であ
り、実用上問題はないことが分った。
．第２高濃度領域との間のリーク電流はｌＺＡ以下であ
り、実用上問題はないことが分った。
このように本発明によれば動作電圧を犠牲にすることな
く、ゲート電極直下の絶縁膜を薄くできるので、従来に
比べ電流容量が大幅に改善された高耐圧半導体スィッチ
が得られる。更に、高抵抗層による電界緩和効果により
動作電圧も大幅に改善される。
く、ゲート電極直下の絶縁膜を薄くできるので、従来に
比べ電流容量が大幅に改善された高耐圧半導体スィッチ
が得られる。更に、高抵抗層による電界緩和効果により
動作電圧も大幅に改善される。
更に、第２の発明によれば、低不純物濃度層上の高抵抗
層の電位は十分大きくなくても電流容量は余り損なわれ
ないので、第１高濃度領域と高抵抗層との接続点をゲー
ト電極側に寄せることができる。従ってその分、高抵抗
層が短かくて済み、素子全体の寸法を小さくできる効果
を有するものである。
層の電位は十分大きくなくても電流容量は余り損なわれ
ないので、第１高濃度領域と高抵抗層との接続点をゲー
ト電極側に寄せることができる。従ってその分、高抵抗
層が短かくて済み、素子全体の寸法を小さくできる効果
を有するものである。
第１図はスイッチ素子の従来例を示す断面構造図、第２
図、第３図は本発明の各々の実施例を説明するための断
面構造図である。 図において、１は半導体基板、２，３は第１．第２の高
濃度層、４は絶縁膜、５はゲート電極、６゜７は端子電
極、８，９は第１．第２高抵抗層、１α１１は第１．第
２低不純物濃度層、１２．１３は第３．第４低不純物濃
度層である。 特許出願人 日本電気株式会社
図、第３図は本発明の各々の実施例を説明するための断
面構造図である。 図において、１は半導体基板、２，３は第１．第２の高
濃度層、４は絶縁膜、５はゲート電極、６゜７は端子電
極、８，９は第１．第２高抵抗層、１α１１は第１．第
２低不純物濃度層、１２．１３は第３．第４低不純物濃
度層である。 特許出願人 日本電気株式会社
Claims (2)
- （１）第１導電形の半導体基板の表面に第２導電形の第
１高濃度領域と第２高濃度領域とを設け、該半導体基板
上に該第１高濃度領域と該第２高濃度領域とにまたがっ
た絶縁膜を設け、該第１高濃度領域と該第２高濃度領域
との間の絶縁膜上にゲート電極な設け、一端を第１高濃
度領域に他端をゲート電極にそれぞれ接続した第１高抵
抗層と、一端を第２高濃度領域に他端をゲート電極にそ
れぞれ接続した第２高抵抗層とを前記絶縁膜上に設けた
こと全特徴とする高耐圧半導体スィッチ。 - （２）第１導電形の半導体基板の表面に第２導電形の第
１高濃度領域と第２高濃度領域とを設け、該半導体基板
上に該第１高濃度領域と該第２高濃度領域とにまたがっ
た絶縁膜を設け、該第１高濃度領域と該第２高濃度領域
との間の絶縁膜上にゲート電極を設け、一端を第１高濃
度領域に他端をゲート電極にそれぞれ接続した第１高抵
抗層と、一端を第２高濃度領域に他端をゲート電極にそ
れぞれ接続した第２高抵抗層とを前記絶縁膜上に設け、
さらに一端が第１高濃度領域に接し他端がゲート電極方
向に延びた第２導電形の第１低不純物濃度層と、一端が
第２高濃度領域に接し他端がゲート電極方向に延びた第
２導電形の第２低不純物濃度層とを前記半導体基板内に
設けたことを特徴とする高耐圧半導体スィッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9039984A JPS60234370A (ja) | 1984-05-07 | 1984-05-07 | 高耐圧半導体スイツチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9039984A JPS60234370A (ja) | 1984-05-07 | 1984-05-07 | 高耐圧半導体スイツチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60234370A true JPS60234370A (ja) | 1985-11-21 |
Family
ID=13997502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9039984A Pending JPS60234370A (ja) | 1984-05-07 | 1984-05-07 | 高耐圧半導体スイツチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60234370A (ja) |
-
1984
- 1984-05-07 JP JP9039984A patent/JPS60234370A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4880867B2 (ja) | 薄膜メモリ、アレイとその動作方法および製造方法 | |
| CN1099715C (zh) | 一种用于有浮动电压端的半导体器件的表面耐压层 | |
| KR20130038896A (ko) | 스크리닝 전극을 가진 반도체 장치 및 방법 | |
| US5844273A (en) | Vertical semiconductor device and method of manufacturing the same | |
| JPH04268767A (ja) | 半導体装置 | |
| JP3472476B2 (ja) | 半導体装置及びその駆動方法 | |
| JP3522433B2 (ja) | 薄膜半導体装置 | |
| CN111223931B (zh) | 沟槽mosfet及其制造方法 | |
| JPS60234370A (ja) | 高耐圧半導体スイツチ | |
| JP3412393B2 (ja) | 半導体装置 | |
| JPH01143350A (ja) | 半導体記憶装置 | |
| JP3522440B2 (ja) | 薄膜半導体装置 | |
| JPH05235339A (ja) | Ｍｉｓトランジスタ | |
| JPS6114760A (ja) | 高耐圧半導体スイツチ | |
| JPS60233859A (ja) | 高耐圧半導体スイツチ | |
| JPS63305562A (ja) | 半導体装置 | |
| JPH04280474A (ja) | Ｍｏｓ型トランジスタ | |
| KR100192966B1 (ko) | 모스 콘트롤 다이오드 및 그 제조방법 | |
| TWI742221B (zh) | 溝槽金氧半導體元件及其製造方法 | |
| KR100298573B1 (ko) | 플레이너형트라이악소자 | |
| JPH027568A (ja) | 双方向ｍｏｓスイッチ | |
| JPH04111469A (ja) | 薄膜トランジスタ回路 | |
| KR100245809B1 (ko) | 플레이너형 트라이악(triac) 소자 및 그의 제조방법 | |
| JPH07254707A (ja) | 半導体装置 | |
| CN115910790A (zh) | 半导体结构及其制造方法 |