JPH05235339A - Ｍｉｓトランジスタ - Google Patents

Abstract

(57)【要約】 【目的】 従来と同じ占有面積で駆動電流がより大きな
トランジスタを得る。 【構成】 ポリシリコンによる幅Ｗのゲート電極１が十
字の平面形状で形成されている。このゲート電極１で区
画された４つの領域は、そのうち２つがソース領域２と
され、他の２つの領域がドレイン領域３となっている。
ソース領域２およびドレイン領域３は、Ｐ型のシリコン
基板に、燐イオン等のＮ型不純物イオンを注入すること
により形成されている。ゲート電極１とシリコン基板と
の間には約２０nmのシリコン酸化膜がゲート絶縁膜とし
て設けられている。ゲート電極１のポリシリコンはソー
ス・ドレイン形成時のイオン注入または別のイオン注入
によって不純物が導入され電気抵抗が充分下げられてい
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はゲート電極の形状等に特
徴を有するＭＩＳトランジスタに関する。

【０００２】

【従来の技術】従来のＭＩＳトランジスタのゲート電極
の形状を図６を参照し説明する。同図において、１１は
ゲート電極、２はソース、３はドレインである。ゲート
電極１１のチャネル方向（ソース・ドレイン間に流れる
電流の方向）の大きさＬは通常ゲート長と呼ばれ、一
方、チャネル方向と垂直な方向の大きさは通常ゲート幅
と呼ばれ、図６のＭＩＳトランジスタにおいては３Ｗと
なっている。

【０００３】

【発明が解決しようとする課題】ＭＩＳトランジスタに
おいてはソース／ドレイン間に流れる電流はゲート幅と
ゲート長の比に比例するが、上記構造のＭＩＳトランジ
スタにおいては、ゲート長Ｌ＝Ｗとした場合に、ゲート
幅／ゲート長＝３Ｗ／Ｗ＝３となる。本発明はトランジ
スタの占有面積を変えずにゲート幅／ゲート長の比を大
きくできるＭＩＳトランジスタを提供することを目的と
している。

【０００４】

【課題を解決するための手段】上記目的を達成するため
に本発明のＭＩＳトランジスタは、ゲート電極の平面形
状を十字にするとともに、前記ゲート電極で区画された
四領域のうち二領域をソース領域、他の二領域をドレイ
ン領域とした構造になっている。

【０００５】また本発明は、互いに絶縁された２つのゲ
ート電極が交差して設けられ、前記２つのゲート電極で
区画された四領域のうち二領域をソース領域、他の二領
域をドレイン領域としたＭＩＳトランジスタである。

【０００６】さらに本発明は、第一導電型の半導体基板
表面に互いに離間して設けられた第一導電型とは逆の第
二導電型の４つの不純物領域と、前記半導体基板表面の
前記４つの不純物領域に挟まれた領域に絶縁膜を介して
設けられた互いに絶縁された４つのゲート電極とを有す
るＭＩＳトランジスタである。

【０００７】また本発明は、第一導電型の半導体基板表
面に互いに離間して設けられた第一導電型とは逆の第二
導電型の４つの不純物領域と、前記半導体基板表面の前
記４つの不純物領域に挟まれた領域に絶縁膜を介して設
けられた互いに絶縁された４つのゲート電極とを有する
とともに、前記４つのゲート電極と前記半導体基板との
間の絶縁膜の厚みが互いに異なるＭＩＳトランジスタで
ある。

【０００８】

【作用】上記構造によれば、ソース・ドレイン間のチャ
ネルが４つ形成され、それぞれにおいてゲート幅がＷで
あるので、合計ではゲート幅が４Ｗとなり、従来と同じ
占有面積のままでゲート幅を大きくし、駆動電流を増大
させることができる。

【０００９】また、電圧を加えるゲート電極の数を変え
ることによって、見かけのゲート幅を変えることができ
るので、所望の電流値に対して最適のサイズのトランジ
スタとして動作させることができる。

【００１０】さらに、異なる膜厚のゲート酸化膜を備え
たトランジスタにより構成されているので、必要な耐圧
に応じてゲート電極を選択して動作させることも可能と
なる。

【００１１】

【実施例】図１は本発明の一実施例によるＭＩＳトラン
ジスタの平面図である。ポリシリコンによる幅Ｗのゲー
ト電極１が十字の平面形状で形成されている。このゲー
ト電極１で区画された４つの領域は、そのうち２つがソ
ース領域２とされ、他の２つの領域がドレイン領域３と
なっている。

【００１２】ソース領域２およびドレイン領域３は、Ｐ
型のシリコン基板に、燐イオン等のＮ型不純物イオンを
注入することにより形成されている。ゲート電極１とシ
リコン基板との間には約２０nmのシリコン酸化膜がゲー
ト絶縁膜として設けられている。ゲート電極１のポリシ
リコンはソース・ドレイン形成時のあるいは別のイオン
注入によって不純物が導入され電気抵抗が充分下げられ
ている。

【００１３】次にこのＭＩＳトランジスタの動作につい
て説明する。１つのソース領域に注目すると、ゲート電
極１を介して２つのドレイン領域と対向している。した
がってソース領域１つにつき２つのトランジスタが形成
されていることになる。個々のトランジスタに関して見
れば、ゲート長、ゲート幅ともにＷである。よって、１
つのソース領域につきゲート長がＷでゲート幅が２Ｗの
トランジスタが形成されていることになる。他の１つの
ソース領域についても同じ関係が成り立つので、図１に
示した構成のトランジスタ全体では、ゲート長がＷ、ゲ
ート幅が４Ｗのトランジスタが形成されていることにな
る。

【００１４】このときのトランジスタ１個当りの占有面
積は３Ｗ×３Ｗであって従来構造のトランジスタと同一
であるが、ゲート幅が従来の３Ｗに比べて４Ｗとなって
いるので、ソース・ドレイン間に流れる電流は４／３倍
に増加する。

【００１５】次に、図２の平面図を参照しながら第２の
実施例を説明する。本実施例では、互いに絶縁されてい
る２つのゲート電極１０、２０が交差しており、平面的
にはこの２つのゲート電極１０、２０によって４つに分
割され、そのうち２つがソース領域２、他の２つがドレ
イン領域３となり交互に配置されている。

【００１６】図３は図２に示したトランジスタのＸ−Ｙ
位置における断面図である。２つのゲート電極１０、２
０はＰＳＧ等による分離層５によって互いに絶縁されて
いる。第一の実施例の場合と同様、ゲート電極１０、２
０はポリシリコンで形成され、不純物イオンの注入によ
り、電気抵抗が下げられている。Ｐ型のシリコン基板６
に燐イオン等のＮ型不純物を注入し、ソース領域２、ド
レイン領域３を形成している。ゲート絶縁膜としては約
２０nmの厚みのシリコン酸化膜を用いている。

【００１７】次にこの実施例のトランジスタの動作につ
いて説明する。まず、２つのゲート電極のうち、中央
（垂直）のゲート電極１０のみにＶｔよりも充分に高い
電圧が加えられる場合、ゲート電極１０を挟んで左右に
位置する領域をソース、ドレインとするトランジスタに
電流が流れる。このときゲート長はＷ、ゲート幅は２Ｗ
である。

【００１８】次に他方のゲート電極２０のみにＶｔ（し
きい値電圧、以下同じ）よりも充分に高い電圧が加えら
れる場合、ゲート電極２０を挟んで上下に位置する領域
をソース、ドレインとするトランジスタに電流が流れ
る。このときゲート長はＷ、ゲート幅は２Ｗである。こ
のとき、ゲート幅とゲート長との比は２であり、上記第
一実施例のトランジスタに比べ半分の電流が流れること
になる。

【００１９】つづいて、２つのゲート電極１０、２０と
もにＶｔよりも充分に高い電圧が加えられる場合、実質
的に第一実施例のトランジスタと同一の動作となり、ゲ
ート長がＷ、ゲート幅が４Ｗのトランジスタとして動作
する。

【００２０】このように第２実施例のＭＩＳトランジス
タによれば、電圧を加えるゲート電極を選択することに
よって必要な電流だけを流すことができ、消費電流の低
減が実現される。

【００２１】次に図４の平面図を参照しながら本発明の
第３の実施例を説明する。本実施例のＭＩＳトランジス
タは、互いに絶縁されている４つのゲート電極３０、４
０、５０、６０を有している。これら４つのゲート電極
で分割された４つの領域に２つのソース領域２と２つの
ドレイン領域３とが交互に設けられている。第一の実施
例の場合と同様、ゲート電極はポリシリコンで形成され
不純物イオンの注入により、電気抵抗が下げられてい
る。Ｐ型のシリコン基板６に燐イオン等のＮ型不純物を
注入し、ソース領域２とドレイン領域３とを形成してい
る。ゲート絶縁膜としては約２０nmの厚みのシリコン酸
化膜を用いている。

【００２２】次にこの実施例トランジスタの動作につい
て説明する。４つのゲート電極４０、５０、６０、７０
のうちいずれか１つのゲート電極にＶｔよりも充分高い
電圧を加えると、そのゲート電極を挟むソース、ドレイ
ン領域間に電流が流れる。このとき、ゲート長はＷ、ゲ
ート幅もＷである。

【００２３】次に４つのゲート電極４０、５０、６０、
７０のうちいずれか２つのゲート電極にＶｔよりも充分
高い電圧を加えると、そのゲート電極を挟む２組のソー
ス、ドレイン領域間に電流が流れる。このとき、ゲート
長はＷ、ゲート幅は２Ｗである。

【００２４】また、４つのゲート電極４０、５０、６
０、７０のうちいずれか３つのゲート電極にＶｔよりも
充分高い電圧を加えると、そのゲート電極を挟む３組の
ソース、ドレイン領域間に電流が流れる。このとき、ゲ
ート長はＷ、ゲート幅は３Ｗである。

【００２５】４つのゲート電極４０、５０、６０、７０
のすべてのゲート電極にＶｔよりも充分高い電圧を加え
ると、そのゲート電極を挟む４組のソース、ドレイン領
域間に電流が流れる。このとき、ゲート長はＷ、ゲート
幅は４Ｗである。

【００２６】以上のように第２、第３の実施例によれ
ば、Ｖｔ以上の電圧を加えるゲート電極の数を変えるこ
とによってトランジスタの見かけのゲート幅を４段階に
変えることができ、所望の電流値に応じて最適のサイズ
のトランジスタとして駆動することができる。

【００２７】つづいて本発明の第４の実施例を説明す
る。第４実施例のトランジスタの平面構造は、図４に示
した第３実施例のトランジスタと同じである。第４実施
例の特徴は４つのゲート電極の下のゲート絶縁膜の厚み
がそれぞれ異なっていることである。例えばゲート電極
４０のしたのゲート絶縁膜（シリコン酸化膜、以下同
じ）の厚みを１０nmとし、ゲート電極５０、６０、７０
の下のゲート絶縁膜の厚みをそれぞれ２０nm、３０nm、
４０nmとする。このような構造にすることにより、４つ
のトランジスタがそれぞれ異なる耐圧を持つことにな
る。

【００２８】上記構造のトランジスタは以下の方法で形
成される。まず、４つのゲート電極４０、５０、６０、
７０の下の領域のいずれにも１０nmのシリコン酸化膜が
形成されるように熱酸化をおこなう。

【００２９】次に、ゲート電極４０領域を覆うレジスト
層を形成し、ゲート電極５０、６０、７０の下の領域の
シリコン酸化膜の厚みが２０nmになるまで、酸素イオン
の注入をおこなう。

【００３０】続いて、ゲート電極４０、５０の領域を覆
うレジスト層を形成し、ゲート電極６０、７０の下の領
域のシリコン酸化膜の厚みが３０nmになるまで、酸素イ
オンの注入をおこなう。

【００３１】最後にゲート電極４０、５０、６０の領域
を覆うレジスト層を形成し、ゲート電極７０の下の領域
のシリコン酸化膜の厚みが４０nmになるまで、酸素イオ
ンの注入をおこなう。続いて適当な条件でアニール処理
をおこなえば４種類の膜厚のゲート酸化膜が完成する。

【００３２】以降の工程は第一〜第三の実施例の場合と
同様であって、ポリシリコン膜によって所望の形状のゲ
ート電極４０、５０、６０、７０を形成すればよい。

【００３３】

【発明の効果】以上詳説したように本発明のＭＩＳトラ
ンジスタによれば、従来と同一の占有面積であっても、
ソース／ドレイン間の電流を増大させることができる。
また、必要な電流の大きさに応じてゲート電極の数を選
択することにより消費電力を低減することもできる。ま
た、種々の耐圧に対応したトランジスタが実現すること
も可能となる。

【図面の簡単な説明】

【図１】本発明の第一の実施例のＭＩＳトランジスタの
平面図

【図２】本発明の第二の実施例のＭＩＳトランジスタの
平面図

【図３】本発明の第二の実施例のＭＩＳトランジスタの
断面図

【図４】本発明の第三及び第四の実施例であるＭＩＳト
ランジスタの平面図

【図５】本発明の第三の実施例のＭＩＳトランジスタの
断面図

【図６】従来のＭＩＳトランジスタの平面図

【符号の説明】

１ ゲート電極 ２ ソース領域 ３ ドレイン領域

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ゲート電極の平面形状を十字にするとと
   もに、前記ゲート電極で区画された四つの不純物領域の
   うち二領域をソース領域、他の二領域をドレイン領域と
   したＭＩＳトランジスタ。
2. 【請求項２】 互いに絶縁された２つのゲート電極が交
   差して設けられ、前記２つのゲート電極で区画された四
   領域のうち二領域をソース領域、他の二領域をドレイン
   領域としたＭＩＳトランジスタ。
3. 【請求項３】 第一導電型の半導体基板表面に互いに離
   間して設けられた第一導電型とは逆の第二導電型の４つ
   の不純物領域と、前記半導体基板表面の前記４つの不純
   物領域に挟まれた領域に絶縁膜を介して設けられた互い
   に絶縁された４つのゲート電極とを有するＭＩＳトラン
   ジスタ。
4. 【請求項４】 第一導電型の半導体基板表面に互いに離
   間して設けられた第一導電型とは逆の第二導電型の４つ
   の不純物領域と、前記半導体基板表面の前記４つの不純
   物領域に挟まれた領域に絶縁膜を介して設けられた互い
   に絶縁された４つのゲート電極とを有するとともに、前
   記４つのゲート電極と前記半導体基板との間の絶縁膜の
   厚みが互いに異なるＭＩＳトランジスタ。