JPH027568A - 双方向mosスイッチ - Google Patents

双方向mosスイッチ

Info

Publication number
JPH027568A
JPH027568A JP1046375A JP4637589A JPH027568A JP H027568 A JPH027568 A JP H027568A JP 1046375 A JP1046375 A JP 1046375A JP 4637589 A JP4637589 A JP 4637589A JP H027568 A JPH027568 A JP H027568A
Authority
JP
Japan
Prior art keywords
switch
mos
contact
voltage
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1046375A
Other languages
English (en)
Inventor
Per Svedberg
ペル スベッドベルグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB AB
Original Assignee
Asea Brown Boveri AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asea Brown Boveri AB filed Critical Asea Brown Boveri AB
Publication of JPH027568A publication Critical patent/JPH027568A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野1 本発明は双方向MOSスイッチに関するものである。
[従来の技術] 多くの電気回路および電気装置において、ml状態では
できるだけ大きな電圧を加えることが許されそして閉状
態では小さな抵抗値を有し、かつ、制御回路と主回路と
の間で、a3よび同じ装置の中の責なる主回路の間で、
N流が十分に分離されている一スイツチ装置が必要とさ
れる。この種のスイッチ装dが必要とされる装置の例は
電話装置である。この場合の典型的なスイッチ装置とし
て、電気機械リレーが用いられる。電話局に人ってくる
おのおのの電話線に対して、複数個のこのようなリレー
が必要である。すなわち、例えば、ベルを鳴らす装置と
の接続、修理係への接続および接続解除、などのために
必要である。電気機械リレーは大型であり、かつ、比較
的高価である。また、機械的接触体の信頼性はそれFl
高くなく(例えば、接触体の劣化による)、そしてリレ
ーを着1コしている装置の中に設置するさいの組み立て
作業と接続作業に比較的コストがかかる。
tL Sakumaとに、 llirata名の論文[
王ノリシック・コンデンサ結合ゲート入力高電圧SO8
/CMOS駆動器アレイ(Monolithic Ca
pacitor −Coupled Gate Inp
ut High Voltage SO3/CMO6D
river  Array ) J (Proceed
ings of the IEEECUStOlll 
Integrated C1rcuit conrer
ence (IE[[:CICC) 、 1984年、
564頁−・568頁)により、1方向MOSスイツヂ
が知られている。このスイッチは、電圧を吸収する弱く
ドープされた2つの中間領域をそなえた、強くドープさ
れた1対の接触体領域を有する。これらの領域と接触体
領域のうちの1つとの間に、MOS構造体が作られ、そ
してこの構造体の制御電極を用いて、このスイッチが閉
状態と開状態との間で制御される。前記のように、この
スイッチは1方向性のスイッチである。すなわら、この
スイッチは1方向の電圧のみを吸収することができる。
多数の装置がある場合には、電流型のスイッチは双方向
性のスイッチであることが要求される。すItKわち、
両方の極f[の電圧を吸収でき、さらに、両方向に電流
を流すことが要求される。前記論文に開示されている形
式の部品を2個、対向させて直列接続することにより、
双方向スイッチそれ自体を作成することは可能である。
このような直列接続で作成された装ηの導電状態での抵
抗値は、どうしても大ぎくなる。この抵抗値を受は入れ
可能な値にまで小さくするためには、比較的大きな横断
面積が必要である。
[発明の目的と要約] 本発明の目的は、前記で説明した形式の双方向MOSス
イッチ、すなわち、電圧を吸収する8闇が大きくそして
導電状態での抵抗値が小さく、かつ、価格が安くそして
大きな信頼を有し、かつ、先行技術による電気機械リレ
ーよりは製造が簡単でかつ設置も容易である、双方向M
OSスイッチをうろことである。本発明のスイッチは複
数個のスイッチを1つの半導体カプセルの中に集積化す
ることが可能であり、したがって、同時に回路機能を付
加して有することも可能である。このスイッチは、先行
技術による1方向MOSスイッチを直列接続したものよ
りも、(与えられた一定の導電状態抵抗値において)必
要とする半導体表面積は大幅に小さい。
本発明によるMOSスイッチの特徴は特許請求の範囲に
明確に示されている。
[実施例] 第1図は本発明による双方向MOSスイッチの1つの実
施例の図面である。このMOSスイッチはいわゆるS 
OS (5ilicon On 5apphire )
法によって製造される。サファイヤの基板1の上に、単
結晶シリコン層2がエビタクシ法により作成される。こ
の単結晶シリコン層2は、長いストリップ状の形状を有
しているとする。第1図は、このストリップの長尺方向
に垂直な横断面図を示したものである。シリコン?f2
の幅は約30μ請であり、その厚さは0.6μ■である
とすることができる。このシリコン層の基本的ドーピン
グ状態は非常に弱いP形ドーピングであって、その不純
物濃度は約10160−3である。チャンネル領域6a
とチャンネル領域6bの中のドーピング状態がこのドー
ピング条件に従っている。、位4が層5のドーピング状
態は、表面濃度が (1〜2)×10120−2である状態である。接触体
領域3aと接触体領域3bのドーピング濃度は1019
〜1o 2−−3である。これらの接触体領域は金属接
触体7a、7bを右する。金属接触体7aは接続線S 
1 /D 2を有し、そして金属接触体7bは接続線8
2/DIを有する。これらの接続線はこのスイッチの主
接続線である。チャンネル領域6a、6bの上には、v
制御電極ga、 8bが絶縁体層(図示されていない)
を間にはさんで配置される。この制tIl電極は、例え
ば、適切にドープされたポリシリコンであることができ
る。制御電極8aは金属接触体9aを有し、そして金属
接触体9aは制御接続線G1に接続される。制御電極8
bは金属接触体9bをhし、そして金属接触体9bは制
御接続線G2に接続される。
第1MOS構造体は1ffi3a、6a、5r構成され
、そして制御m8A8aを有する。第2MOS構造体は
層5,6b、3bで構成され、そして制御電極8bを有
する。これら2つのMOS41i造体は、通常は、非導
電状態にある。けれども、隣接する主金属接触体7aに
対して制御I電極8aにも”し十分に大きな正の電圧、
例えば5■、が加えられるならば、シリコン層の表面の
ところのチャンネル領域6aの中に、N形21電チャン
ネルが作られる。
主接触体S 2/D Iに対して制御電極G2に対応し
た正の電圧が加えられる時、もう1つのMOSIlli
造体の中に対応した状況が生ずる。
第1図に示されている点線は、左側の主電極81/D2
に右側の主電極82/()1に対し正極性の電圧がかけ
られた時、この部品の中に生ずる障壁層(欠乏層)の領
域を示したものである。層4と層5との間のPN接合1
1の両側に形成されるgIviioのこの部分における
厚さは、加えられる電圧によって変わる。この図面は、
比較的小さな電圧が加えられた場合の障壁層10の領域
を示している。主電極の間に加えられる電圧が大きくな
ると、層4と層5との間の接合11のところにおける障
壁層の垂直り向の厚さが大きくなり、そしてシリコン層
の全体の厚さを順次に含んでいくであろう。さらに電圧
が大ぎくなる時、垂a電界に水平1[が加わり、遂には
、この部品の絶縁破壊電圧に達して、ある点において絶
縁破壊が起こる。前記寸法と前記ドーピング濃度とを有
する場合、20オームまたは30オ一ム程度以下の導電
状態抵抗値がえられると共に、約350V以上の最大阻
止電圧を簡単な方法でうろことができる。
このスイッチは完全に対称的である。したがって、任意
の極性の^流電圧に対して用いることができると共に、
交流電圧に対しても用いることができる。すなわち、阻
止電圧を両方向に持つことができ、および両方向に電流
を流すことができる。
第2図は、本発明の好ましい実施例により、スイッチの
主回路とその制御回路との間の電流分離がどのようにし
て得られるかを示したものである。
ダイオード・ブリッジB1の直流端子が制御接触体G1
と隣接する主接触体S 1 /D 2に接続される。ダ
イオード・ブリッジB2のri流流子子、同様に、制t
ilI端子G2と隣接する主接触体82/D1に接続さ
れる。このスイッチの制御信号は、このスイッチの制御
接続線路CT1およびCT2に供給される交流電圧であ
る。制御電圧は2つのコンデンサC1およびC3を通し
てブリッジB1に接続され、および2つのコンデン’+
02およびC4を通してブリッジB2に接続される。制
御信号がゼロである時、制御接触体G1と制御接触体G
2はそれらに隣接する主接触体と同じ電位にあり、そし
てこのスイッチは非1!vti状態にある。適切な大き
さのa、II御電電圧制御接続線路CT1およびCT2
に加えられた時、おのおののIIJt[l電極は隣接す
る主接触体に対して正になり、そしてこのことによりこ
のスイッチが制御されて1m状態になる。第2図に示さ
れたダイオード・ブリッジとコンデンサは、スイッチそ
れ自身と・−緒に集積化しつるという利点を有する。
l111tIlf:S号(交流電汁)がなくなると、制
御電極の正電荷は、$IJ111I極の静電容量とa−
制御回路の漏洩抵抗値(第2図の抵抗器REIとRE2
の抵抗値)によって定まる速さで、消失する。または、
このSA鱈は2重制tIll装薦をそなえることができ
る。
すなわち、1つのa11御装置は導電状態へ部品を制御
するための正制御信号を発生し、そして、他の1つは非
尋電状態へ部品を制御するための負制御信号を発生する
第2図の点IPLは主接触体領域3aと主接触体領域3
bとの間がP形層4を通して接続されることを表したも
のである。
第3a図、第3b図、第4a図、第4b図、第5a図お
よび第5b図は、本発明の好ましい実施例の製造のいく
つかの段階を示したものである。
この実施例では、サファイー71!板の上に正方形また
は長方形のシリコン層の中に、複数個の並行なそして電
気的に並列に動作する、スイッチ素子が製造される。第
3a図、第4a図および第5a図図は、シリコン層を通
り、このスイッチ素子の縦方向に垂iな、横断面図であ
る。第3b図、第4b図および第5b図は基板に垂直な
方向から見たシリコン層の図面である。個々のスイッチ
素子の長さはそれらの幅に比べて大きいので、図面には
、素子の縦方向にはその一部分だけが示されている。省
略された部分は鎖線で示されている。
寸法とドーピングの泪は、第1図で示したものと同じで
ある。第3b図と、第4b図と、第5b図において、シ
リコン層の端部が参照11号21および22で示されて
いる。
出発の材料は弱くP形にドープ(π形ドープ)された材
料である。リンとホウ素をそれぞれ注入することにより
、サファイヤ基板1の近傍のシリコン層の対応する部分
くシリコン層の厚さの約半分)がドープされる。接触体
領域の下部部分を構成するこれらのストリップ31a、
31bは強くN形にドープされ、一方、この層の下部部
分の残りの部分は比較的弱くP形にドープされる1、こ
れらの段階を実行した結果が第3図に示されている。
その後、基板から制御電極を分離ゴる薄い酸化物IJ8
1a、81bが作られ、そしてさらに、これらの酸化物
層の上に、多結晶でドープされたシリコンの1−j御f
f4U8a、8bが作成される。その後、tIIIwJ
電極シリコンをマスクとして用い、リンの注入が浅く行
なわれ、それにより、このシリコン層の上側半分が弱く
N形にドープされる1、このように作成された結果が、
第4a図の層5に示されている。最後に、表面のすぐ近
くにある接触体領域3aの部分が、強くN形にドープさ
れる。これらの段階を実施した結果が第4図に示されて
いる。
その後、第5図に丞されているように、lダさが1μI
l〜3μ−の保護用二酸化シリコン層が、シリコン層の
表面の上に作成される。ただし、この保護用二酸化シリ
コン層は、下の層と接触体が作られる領域(例えば71
a、91a)の上には、作成されない。その後、金属接
触体が、酸化物層13の上の主接触体領域と制御領域と
に対して、作成される。接触体7aは、接触体領域の長
さ方向に沿って分布している複数個の領t*71aの中
の、主接触体領域3aと接触する。同じように、接触体
7bは、接触対領域の良さ方向に沿って分布している複
a個の領域71bの中の、主接触体領域3bと接触する
。制御lIl電極aは領域91aの中の金属接触体9a
ど接触し、そして制御電極8bは領域91bの中の金属
接触体9bと接触する。
第5図をみるとすぐにわかるように、主接触体7aおよ
び7bは、接触している主接触体領域の両側に、2つの
M O34M %体を越えて、横方向に延長されている
。ここで、金属接触体は、電界の制御のための、いわゆ
る、電界極板として作用する。適切な電位に接続された
付加的電界極板14(第5a図の点線をみよ)は、電界
の制御のために、主接触体の間に配tvることができる
第3図、第4図および第5図は本発明による1つのKf
i&部分だけを示している。すなわち、隣接するMOS
構造体と共に、2つの主接触体領域3a、3bだけが示
されている。大きな電流を処理するためには、これらの
図面に示されているように、複数個のスイッチ素子を並
べて配置するのが適切である。これらの図面に示されて
いるように、他のすべての主接触体領域とそれに付随す
る制御領域は、この層の一方側に延びている接続線を有
し、そして中間の主接触体領域とそれらの制御領域は、
この層の反対側に延びている接続線を有することができ
る。第6図は、このような場合に、接続がどのようにし
て行なわれるかの原理の1要を示したものである。この
図面は、基板1と、その上に配置されたシリコン層2と
を概略的に示している。シリコン層2は、第3図ないし
第5図に示された方式の複数個の並列スイッチ素子をh
する。他のすべての主接触体7aは、この層から外へ、
図面の層の左側へ延長され、そして中間主接触体7bは
、この層から外へ、層の右側に延長される。接続線7a
は互いに並列接続され、そしてこのスイッチの主接続線
81/D2に接続される。同じように、接触体7bは互
いに並列接続され、そしてこのスイッチの他の主接続線
S2/D1に接続される。制御接触体9aは相Uに並列
接続され、そしてこのスイッチの制御接続13G1に接
続される。制御接触体9bは相互に並列接続され、そし
てこのスイッチの他の制御接続aG2に接続される。
シリコン層2の長さおよび幅と、スイッチ素子の数は、
もちろん、それぞれの具体的用途に応じて、十分に高い
電圧量は入れる容量と、十分に低い導電状態抵抗値とが
得られるように、選定されなければならない。
もし必要ならば、本発明による複数個の別々の半導体ス
イッチが、1つのシリコン層2の中に、または同じ基板
1の、Fに配置された複数個のシリコン層の中に、相互
に集積して作成されることができる。この装置は、例え
ば、電話装置のリレーの代りに用いられる最初に説明し
た用途において、適切に用いられる。この場合には、1
つの電話線路に付随するすべてのリレーは1つの集積回
路によって首き換えられ、そしてこの集積回路はその電
話線路に属しているすべてのリレーを匿き換えるのに必
要な数の別々の半導体スイッチをそなえることができる
であろう。このことにより、スペースの要請と、製造コ
ストおよび設置コストと、装置の信頼性に関して大幅な
利点がえられる。前記スイッチに対し、スイツヂi能以
外の機能、例えば論理回路機能、を加えることは、もし
必要ならば、このスイッチの制御のための回路の中に集
積化して実施することができる。
前記説明は本発明の1つの実施例に関するものである。
この実施例では、半導体スイッチがSO8技術で作成さ
れている。すなわち、リファイヤ基板の上に配置された
シリコン層の中に、スイッチが作成された。もちろん、
I3根材料および半導体材料として、これら以外の材料
を用いることも可能であるが、この場合には、SO8技
術により利点のえられることがわかっている。この1つ
の理由は、薄い半導体層がこの技術によって簡単な方法
で製造できることであり、そしてこれらの層に対し、注
入の方法により、単純でかつ正確に、要求されたドーピ
ングを行なうことができるからである。
このスイッチが導電状態にある時、小さな抵抗値を有す
るためには、表面の近くにある弱くドープされたN形尋
電層5が大きな導電率を有することが必要である。この
層のドープ量には電圧を受は入れる容量に関する要請か
ら上限があるので、したがって、この層内のM[キャリ
アの移動度が大きいことが必要である、すなわち、この
層内で半導体材料の構造ができるだけ完全であることが
必要である。SO8技術それ自体により高品質の材料が
えられるので、この技術はこの用途に用いるのに適切な
技術である。もし必要ならば、半導体層の材料の品質を
、例えば、いわゆるDPSE技術(2重同相エピタクシ
(Double 5olid 5tateEpitax
y )技術)によって、さらによくすることができる。
この技術では、まず非晶体が作成され、その後、基板に
近い半導体層部分が再結晶化され、それにより、その部
分の結晶M4造がより完全なものとされる。その後、表
面に近い半導体層部分が再結晶化され、それにより、高
度に完全な半導体層をうろことができる。
前記実施例において、2つのMOS構造体が同時に&l
j御される。すなわち、スイッチが導電状態にある時、
両方の構造体が導電状態にあり、そしてスイッチが非導
電状態にある時、両方の禍迅体が非導電状態にある。後
者の場合に、2つの構造体のうちの1つがS電状態にあ
るようにM OS iM構造体制御すると利点がえられ
る。これはN形導ff1lll’M5の定められた電位
をうるためである。
さらに、前記実施例において、MOS構造体は、通常は
(制御電圧が加えられていない状態では)非導電状態で
あり、制御信号が加えられると導電状態になる形式のも
のであると仮定されていた。
これとは異なって、もちろん、MOS[を体は、通常は
(制御電圧が加えられていない状態では)導電状態であ
り、そして制御信号が加えられると非導電状態になる形
式のものであることができる。
後者の場合には、MOS4Mfi体のうちの1つまたは
両方に制御電圧を加えることによって部品が非導電状態
に保たれ、そして両方のMOS構造体から制御電圧を取
り除くことによって導電状態になる。
【図面の簡単な説明】
第1図は本発明によるスイッチの図面、第2図は本発明
によるスイッチの1つの実施例であって、制御回路と主
回路との間の電流分離がえられており、第3a図、第3
b図、第4a図、第4b図、第5a図および第5b図は
本発明によるスイッチの製造の逐次の段階を示し、第6
図は、本発明の1つの好ましい実施例において、複数個
のスイツヂ京子が同じ半導体層の中にどのように作成さ
れるか、およびこのスイッチの主接触体と制御接触体へ
の並列接続がどのように行なわれるかを示した図面であ
る。 [符号の説明] 1        絶縁体基板、サファイヤ基板2  
      半導体層、シリコン層3a、3b    
 接触体領域 81/D2.82/D1 主接触体 5        弱くドープされた第1領域4   
     弱くドープされた第2領域6a、6b、8a
、8b  MOS椙造構造体、6b     チャンネ
ル領域 8a、8b     i、1Jtll電極81、G1.
82.G2  制御電圧印加装置CT1.CT2.C1
〜C/l、B1.82.G1゜G2       制御
電圧同時印加装置B1.B2.C1〜C41すlII信
号の静電容か性伝送装置

Claims (5)

    【特許請求の範囲】
  1. (1)絶縁体基板(1)の上に配置された半導体層(2
    )の中に作成され、前記半導体層が 第1導電形(N形)の高い導電率を有する2個の接触体
    領域(3a、3b)および主接触体(S1/D2、S2
    /D1)を有し、かつ、前記接触体領域(3a、3b)
    の間に、反対の導電形(P形)の弱くドープされた第2
    領域(4)の上に第1導電形(N形)の弱くドープされ
    た第1領域(5)を有し、かつ、 弱くドープされた前記第1領域(5)と前記接触体領域
    (3a、3b)のうちのそれぞれの接触体領域との間に
    、その導電状態を制御するための反対導電形(P形)の
    チャンネル領域(6a、6b)と制御電極(8a、8b
    )とをそなえたMOS構造体を有する、 ことを特徴とする双方向MOSスイッチ。
  2. (2)請求項1において、複数個の細長くかつ事実上平
    行な接触体領域(3a、3b)と、弱くドープされた領
    域(4、5)と、前記接触体領域の対のおのおのの間に
    配置されたMOS構造体(6a、6b、8a、8b)と
    を有し、それによりすべての第2接触体領域(例えば、
    3a)が前記スイッチの前記主接触体(S1/D2)の
    うちの1つに接続されかつ他の接触体領域(3b)が前
    記スイッチの他の主接触体(S2/D1)に接続される
    、ことを特徴とする前記双方向MOSスイッチ。
  3. (3)請求項1または請求項2において、前記MOS構
    造体に隣接して配置された前記主接触体(7a、S1/
    D2)の電位に対しおのおのの前記MOS構造体の前記
    制御電極(例えば(8a))に制御電圧を加えるための
    装置(B1、G1、B2、G2)を有することを特徴と
    する前記双方向MOSスイッチ。
  4. (4)請求項1、請求項2および請求項3のいずれかに
    おいて、1対の接触体領域(3a、3b)の間に配置さ
    れた2個のMOS構造体の制御電極(8a、8b)に2
    個の前記MOS構造体が同じ導電状態に制御されるよう
    に制御電圧が同時に加えられるための装置(CT1、C
    T2、C1−C4、B1、B2、G1、G2)を有する
    ことを特徴とする前記双方向MOSスイッチ。
  5. (5)請求項1から請求項4までのいずれかにおいて、
    前記MOS構造体の前記制御電極(8a、8b)に制御
    信号を静電容量性伝送を行なうための装置(B1、B2
    、C1−C4)を有することを特徴とする前記双方向M
    OSスイッチ。
JP1046375A 1988-02-29 1989-02-27 双方向mosスイッチ Pending JPH027568A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE8800696-0 1988-02-29
SE8800696A SE460448B (sv) 1988-02-29 1988-02-29 Dubbelriktad mos-switch

Publications (1)

Publication Number Publication Date
JPH027568A true JPH027568A (ja) 1990-01-11

Family

ID=20371523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1046375A Pending JPH027568A (ja) 1988-02-29 1989-02-27 双方向mosスイッチ

Country Status (7)

Country Link
US (1) US4937642A (ja)
EP (1) EP0331063B1 (ja)
JP (1) JPH027568A (ja)
AT (1) ATE96587T1 (ja)
DE (1) DE68910150T2 (ja)
ES (1) ES2051905T3 (ja)
SE (1) SE460448B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE464949B (sv) * 1989-11-09 1991-07-01 Asea Brown Boveri Halvledarswitch
SE464950B (sv) * 1989-11-09 1991-07-01 Asea Brown Boveri Bistabil integrerad halvledarkrets
SE513284C2 (sv) * 1996-07-26 2000-08-14 Ericsson Telefon Ab L M Halvledarkomponent med linjär ström-till-spänningskarasterik
JP3013894B2 (ja) * 1997-10-17 2000-02-28 日本電気株式会社 Fet装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3714523A (en) * 1971-03-30 1973-01-30 Texas Instruments Inc Magnetic field sensor
US4393578A (en) * 1980-01-02 1983-07-19 General Electric Company Method of making silicon-on-sapphire FET
US4656493A (en) * 1982-05-10 1987-04-07 General Electric Company Bidirectional, high-speed power MOSFET devices with deep level recombination centers in base region
US4571606A (en) * 1982-06-21 1986-02-18 Eaton Corporation High density, high voltage power FET
US4571513A (en) * 1982-06-21 1986-02-18 Eaton Corporation Lateral bidirectional dual notch shielded FET
US4553151A (en) * 1982-09-23 1985-11-12 Eaton Corporation Bidirectional power FET with field shaping
US4721986A (en) * 1984-02-21 1988-01-26 International Rectifier Corporation Bidirectional output semiconductor field effect transistor and method for its maufacture
US4598305A (en) * 1984-06-18 1986-07-01 Xerox Corporation Depletion mode thin film semiconductor photodetectors
US4641164A (en) * 1986-05-30 1987-02-03 Rca Corporation Bidirectional vertical power MOS device and fabrication method

Also Published As

Publication number Publication date
DE68910150D1 (de) 1993-12-02
ES2051905T3 (es) 1994-07-01
ATE96587T1 (de) 1993-11-15
SE460448B (sv) 1989-10-09
EP0331063B1 (en) 1993-10-27
SE8800696D0 (sv) 1988-02-29
SE8800696L (sv) 1989-08-30
DE68910150T2 (de) 1994-05-19
EP0331063A1 (en) 1989-09-06
US4937642A (en) 1990-06-26

Similar Documents

Publication Publication Date Title
TW417307B (en) Semiconductor device
CN100533774C (zh) Ⅲ-氮化物双向开关
JPH01147868A (ja) 半導体スイッチ
CN103579233B (zh) 半导体器件以及用于制造半导体器件的方法
US6781195B2 (en) Semiconductor bidirectional switching device and method
KR910003834B1 (ko) Mos트랜지스터회로
CN102800702A (zh) 半导体器件及包括该半导体器件的集成电路
US5640346A (en) Electrically programmable memory cell
US20070075367A1 (en) SOI semiconductor component with increased dielectric strength
JPS5943096B2 (ja) 電力回路用スイツチ回路及びmos集積スイツチ回路の製法
JPS58501204A (ja) 制御されたブレ−クオ−バ−双方向半導体スイツチ
JPH027568A (ja) 双方向mosスイッチ
CN105720095A (zh) 半导体器件
US4761679A (en) Complementary silicon-on-insulator lateral insulated gate rectifiers
CN109638075A (zh) 功率半导体器件的高电压终止结构
JP2713409B2 (ja) 相補soi型横方向絶縁ゲート整流器
US5270566A (en) Insulated gate semiconductor device
JP2567831B2 (ja) 電荷検出回路
KR0136384B1 (ko) 반도체 소자
US11574997B1 (en) Semiconductor structure and operation circuit
EP0420485A1 (en) MOS gated bipolar devices
JP2881907B2 (ja) 電力用半導体装置
JP2002141517A (ja) 半導体装置
JPS60233859A (ja) 高耐圧半導体スイツチ
JPS6114760A (ja) 高耐圧半導体スイツチ