JP2713409B2 - 相補ｓｏｉ型横方向絶縁ゲート整流器 - Google Patents
相補ｓｏｉ型横方向絶縁ゲート整流器Info
- Publication number
- JP2713409B2 JP2713409B2 JP62323023A JP32302387A JP2713409B2 JP 2713409 B2 JP2713409 B2 JP 2713409B2 JP 62323023 A JP62323023 A JP 62323023A JP 32302387 A JP32302387 A JP 32302387A JP 2713409 B2 JP2713409 B2 JP 2713409B2
- Authority
- JP
- Japan
- Prior art keywords
- layer portion
- region
- conductivity type
- layer
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000295 complement effect Effects 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 239000012212 insulator Substances 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 108091006146 Channels Proteins 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明はシリコンオンインシュレータ（SOI）装置の
分野、特に放電灯の電子制御のような電力回路の用途に
用いられる相補型横方向絶縁ゲート整流器に関するもの
である。 既知の電力制御回路には、２個の同一のスイッチング
トランジスタを直列に接続し、一方のトランジスタのソ
ースを他方のトランジスタのドレインに接続して共通の
出力端子を形成するようにしたハーフブリッジ構体が用
いられている。この型の構体は代表的には集積化電力回
路に対して用いられている。その理由はこれらトランジ
スタの所望の電圧規格が最低であるからである。しかし
この場合にもかかる構体には或る欠点がある。例えば、
一方のトランジスタがソースホロワとして作動し、標準
の製造を用いる場合固有の“オン”抵抗が共通ソース構
体よりも高く、且つ基板に対する降服電圧が高くなる。
これらの欠点は、例えば米国特許願第766,665号明細書
に示すソースホロワ構体を用いることにより解消でき、
従って構造が一層複雑となり、製造が困難となる。 個別の回路に対して代表的に用いられる他の手段では
相補MOSFET装置を共通ドレイン構体で用いるようにして
いる。しかし、かかる構体は集積化構造には実際的では
ない。その理由は製造が困難であり、集積化を行う際２
つの装置が著しく異なる“オン”抵抗を呈し、その結
果、出力抵抗が不平衡となるからである。 これらの欠点は同時出願の米国特許願第945,420号の
関連の発明によって解消することができる。この同時出
願の発明には同等の“オン”抵抗を有する２つの相補ス
イッチング装置を具え、容易且つ廉価に集積化し得る電
力回路構体に用いるに好適な相補型MOS横方向絶縁ゲー
ト整流器（LIGR）が記載されている。 しかし、電力集積回路のスイッチング特性及び制御機
能に悪影響を与える基板電流をほぼ除去し得るようにし
た構造として一層簡単な横方向絶縁ゲート整流器構体を
得る必要がある。 本発明の目的は、ソースホロワ回路を必要とすること
なく、ハーフブリッジ構体を必要とするような電力回路
に用いるに好適な相補型装置を提供せんとするにある。 本発明の他の目的は容易且つ廉価に集積化し得ると同
時に同等の“オン”抵抗を設けた２個の相補型スイッチ
ング装置を有する簡単な構成の電力回路に好適な相補型
装置を提供せんとするにある。 本発明の更に他の目的は、スイッチング特性又は電力
集積回路の制御回路の作動に影響を及ぼす基板電流を充
分除去し得るようにした相補装置を提供せんとするにあ
る。 この目的のため、本発明によれば、特定の構成の相補
SOI型横方向絶縁ゲート整流器の構体を用いる。この横
方向絶縁ゲート整流器は高電力スイッチングの用途に好
適な比較的新規な型の装置である。個別の横方向絶縁ゲ
ート整流装置の数個の例は例えばヨーロッパ特許第8311
2186.8号（米国特許願第449,321号）明細書に示されて
いる。このヨーロッパ特許出願から明らかなように別個
の横方向絶縁ゲート整流器の構成は、横方向MOSトラン
ジスタと全く同様であり、且つかかる２個の装置を相補
型集積回路構体に集積化する際の問題も前述した所と全
く同様である。 これらの問題点は上述した同時出願の特定の集積化相
補型横方向絶縁ゲート整流器構体によってほぼ解消する
ことができる。この構体では第１導電型の半導体基板
に、第２の反対導電型の第１及び第２の互に隣接し、且
つ表面まで延在する半導体ウエルを設け、この際基板の
１部分によって２つの隣接ウエルを分離する。次いで２
つの隣接するウエル内に相補型横方向絶縁ゲート整流器
素子を形成し、基板に対する接合分離を半導体ウエルと
その導電型とは逆の導電型の半導体基板と間に形成され
たpn接合によって行っている。かかる装置により形成し
た構体は同等の性能の従来の構体よりも簡単且つ一層容
易に形成し得るが、基板電流を制限するための装置−基
板間の分離を一層簡単且つ容易に行う必要がある。 これらの他の改善は本発明による特定の集積化された
相補SOI型横方向絶縁ゲート整流器構体によって達成す
ることができる。この構体では主表面を有するほぼ絶縁
された基板の上記主表面に単結晶シリコン層を設け、こ
のシリコン層に多数の隣接する共平面のドープ層部分を
形成する。相補SOI型横方向絶縁ゲート構体は、隣接す
る接触層部分により共通ソース領域を有する２つの相補
型横方向絶縁ゲート整流素子を構成することによって得
ることができる。本発明によれば共通ソース領域及び装
置の両ドレイン領域を第１及び第２導電型の領域で構成
する。かようにして、簡単且つ容易に製造し得る平衡の
高性能相補型横方向絶縁ゲート整流器構体を得ることが
できる。 図面につき本発明を説明する。 第１図は、電力回路の用途、特に基板電流を充分に除
去する必要のある用途に用いるに好適なSOI（絶縁体上
に設けたシリコン）型の相補横方向絶縁ゲート整流装置
（LIGR）の構成を示す。第１図において、SOI型横方向
絶縁ゲート整流装置１にはほぼ絶縁された基板10を設け
てその主表面を11で示す。基板材料は、酸化珪素、石英
その他多数の好適な絶縁材料から選択することができ
る。この絶縁基板の主表面11上に単結晶シリコン層12を
設け、この単結晶シリコン層12内に多数の隣接する同一
平面のドープ層部分を形成する。後に更に詳細に説明す
るようにこれら隣接層部分によって横方向絶縁ゲート整
流器装置の能動領域を形成する。このシリコン層12は、
シリコンのレーザ／ランプ再結晶化及び、２つの酸化さ
れたシリコンウエフアを酸化雰囲気中で接着し、次いで
１方のウエフアを適宜の寸法に薄層化する接着／エッチ
バックを含む多数の既知の製造技術の任意の技術によっ
て形成することができる。 単結晶シリコン層12はその厚さを、特定の設計に必要
なパラメータに応じてほぼ1000Å以下から数μまで著し
く変化させることができ、しかもドープされた層部分を
形成する前は不純物がほぼドープされていない材料とす
る。特に層の厚さのような種々のパラメータを広範囲に
亘って選択し得、従って広範囲の用途に好適な基本的な
構成を形成することはSOI技術の特定の利点である。 単結晶シリコン層12には第１導電型（ｐ型）及び第２
導電型（ｎ型）の領域を有する第１層部分13を設け、こ
れら両導電型の領域によって横方向絶縁ゲート整流器装
置を構成する。第１ドレイン領域の構造を第２図の説明
によって以下に詳細に説明する。第１層部分のｐ型及び
ｎ型領域のドーピグレベルを1018原子/cm3とする。 第１導電型（ｐ型）の第２層部分14は第１層部分の種
々の領域に接触させ、これにより横方向絶縁ゲート整流
器装置の第１ドリフト領域を形成する。第２層部分14の
ｐ型材料のドーピングレベルをほぼ1015原子/cm3とす
る。第２導電型の第３層部分16（ｎ型）は第２層部分14
に接触させると共にそのドーピングレベルを約1015原子
/cm3とする。作動時には第３層部分16に第１チヤネル領
域を形成する。上述した所及び以下説明すべき層部分の
全部はほぼ同一の厚さとする。その理由はこれら層部分
の全部が単結晶シリコン層12の種々の部分を適当にドー
プすることによって得られるからである。上述したよう
にこの層の厚さは、製造すべき装置の特定の用途に依存
して1000Å以下から数μまで変化させることができる。 第１導電型（ｐ型）及び第２導電型（ｎ型）の領域を
有する第４層部分20は、第３層部分16と接触し、これに
よって相補型の横方向絶縁ゲート整流器装置の両半部に
対する共通ソース領域を形成する。第４層部分20のｎ型
及びｐ型領域は、双方共そのドーピング濃度レベルをほ
ぼ1018原子/cm3とし、これを第４層部分20の断面で示す
第３図により以下詳細に説明する。 第１図に示す横方向絶縁ゲート整流器装置の第２半
部、即ち、第４層部分20により形成される共通ソース領
域から出発した装置の部分は前述した装置の第１部分の
ほぼ鏡像関係にあるが、各層部分の導電型は逆とする。
これがため、第１導電型（ｐ型）の第５層部分22は第４
層部分20に接触させると共にこの層部分22内に作動中第
２チヤネル領域を形成する。この第５層部分22のドーピ
ング濃度レベルをほぼ1015原子/cm3とすると共にこの層
部分22及び絶縁基板の主表面の残存する層部分は前述し
た層部分と同一の厚さとする。 ほぼ1015原子/cm3のドーピング濃度レベルを有する第
２ドーピング（ｎ型）の第６層部分24は第５層部分22と
接触させると共にこれにより作動中相補横方向絶縁ゲー
ト整流器装置の第２ドリフト領域を形成する。 単結晶シリコン層12に設けた装置構体の最後の部分
を、第１導電型（ｐ型）及び第２導電型（ｎ型）の領域
を有する第７層部分26とする。この第７層部分26は第６
層部分24と接触させると共にこれにより相補型横方向絶
縁ゲート整流器装置の第２ドレイン領域を形成する。こ
の第７層部分26の構成は第２ドレイン領域の断面で示す
第４図につき後に詳細に説明する。 本発明装置の構体は、単結晶シリコン層12の種々の部
分上に絶縁層28を設け、その絶縁層部分28a及び28bによ
って少くとも第３層部分16及び第５層部分22を夫々被覆
することにより、ほぼ完成する。次いでこれら絶縁層部
分28a及び28b上の前記層部分16及び22の上方に第１及び
第２ゲート電極G1及びG2を設ける。次いで第４層部分20
にソース電極Ｓを接続し、且つ第１層部分13及び第７層
部分26に夫々第１ドレイン電極D1及び第２ドレイン電極
D2を接続することにより装置を完成する。 上述したように、相補型装置のドレイン領域を形成す
る層部分13及び26並びに共通ソース領域を形成する層部
分20は種々の異る導電型の複数の領域によって構成す
る。これら層部分13,20及び26の断面を第２図、第３図
及び第４図に夫々示す。第２図から明らかなように第１
層部分13は第１導電型（ｐ型）の領域13cと、その両側
の第２導電型（ｎ型）の１対の領域13a,13bとを具え、
領域13cは領域13a及び13bから僅かだけ埋設する。第２
図には便宜上３領域の構体を示したが、この領域13を実
際上多数のかかる交互の構造で造ることもできる。同様
に第４層部分20も第２導電型（ｎ型）の少くとも１領域
20aと第１導電型（ｐ型）の１領域20bを具えるように構
成することができる。又、第４層部分20は図面では２領
域のみで構成したが、これに交互に異なる導電型の領域
を追加することができることは勿論である。最後に第４
図に示すように第７層部分26は本質的には第２図に示す
第４層部分20の構造と鏡像関係にある構体とするが、こ
の場合２つの領域26a,26bを第１導電型（ｐ型）とし、
これにより囲まれる領域26cを第２導電型（ｎ型）とす
る。第４層部分13の場合と同様に第７層部分26も交互に
異なる導電型の領域を追加し、第４図に示すパターンの
繰返しを設けることができる。これら層部分13,20及び2
6の領域の全部は高濃度にドープすることかでき、この
際、ドーピング濃度をほぼ1018原子/cm3とすることがで
きる。これら層部分13,20および26の交互の異る導電型
の領域は厳しい製造工程は必要としない。その理由はこ
れに層部分を通常のマスク処理により容易に形成し得る
からである。 作動上の観点からすると、第１図に示す装置は２つの
装置の素子を接続する共通のソース領域20を有する２個
の相補型（即ちｐチヤネル）横方向絶縁ゲート整流器装
置とみなすことができる。かかる装置の作動上の利点即
ち平衡化された“オン”抵抗及び製造の容易性は前記同
時出願の米特許願第945,420号の装置の場合と同様であ
る。更にほぼ絶縁された基板上に能動装置の構体を設け
ることにより基板電流をほぼ除去することができ、従っ
てスイッチング特性を高め、且つ同一の基板上の制御回
路からの分離を充分に行うことができる。 ｐ型領域及びｎ型領域の双方を有する本発明指合状ド
レイン構造は上記同時出願の第２図に示す多重ドレイン
領域20,20a及び30,30aと同様であり同一の機能を呈す
る。これがため、ソース及びドレイン間の電流導通レベ
ルが低い場合にはソース及びドレイン間の電流通路の残
部と同一導電型のドレイン領域に電流の全部が流れるよ
うになる。電流が充分に増大してドレイン領域の両端間
の電圧降下が0.7V以上になると、関連するドレイン領域
と相俟ってpn接合を形成するドレインの反対導電型の領
域が順方向にバイアスされて少数電荷を注入し始めるよ
うになる。 更に本発明ではソース領域20も、第３図に示すように
少くとも１個のｐ型領域及び１個のｎ型の領域を有する
指合構造とすることができ、この場合、第１図に示すソ
ース電極Ｓによってｐ型領域及びｎ型領域の双方を接続
し得るようにする。従ってチャネル領域16と接触するソ
ースのｐ型領域によって作動中ｐチャネルを形成する
が、ソースのｐ型領域は装置を経てドレインに流れる正
孔源として作用する。これがため、ドレインのｎ型領域
から流れる電子はｎ型チヤネル領域を流れ、ソース20の
ｎ型領域を経て補足されるようになる。第１図の右側部
分に示す装置の右側素子の作動は極性が反転している以
外、上述した所と全く同様である。 要するに本発明によれば、容易且つ廉価に集積化し
得、且つ同等の“オン”抵抗を有する２つの相補型スイ
ッチング装置を得ることのできる相補SOI型横方向絶縁
ゲート整流器スイッチング装置を提供することができ
る。更に、こりらの利点は、基板電流をほぼ除去する装
置においてソースホロワ回路を必要とすることなく、得
ることができる。 本発明は上述した例にのみ限定されるものではなく、
要旨を変更しない範囲内に種々の変更を加えることがで
る。
分野、特に放電灯の電子制御のような電力回路の用途に
用いられる相補型横方向絶縁ゲート整流器に関するもの
である。 既知の電力制御回路には、２個の同一のスイッチング
トランジスタを直列に接続し、一方のトランジスタのソ
ースを他方のトランジスタのドレインに接続して共通の
出力端子を形成するようにしたハーフブリッジ構体が用
いられている。この型の構体は代表的には集積化電力回
路に対して用いられている。その理由はこれらトランジ
スタの所望の電圧規格が最低であるからである。しかし
この場合にもかかる構体には或る欠点がある。例えば、
一方のトランジスタがソースホロワとして作動し、標準
の製造を用いる場合固有の“オン”抵抗が共通ソース構
体よりも高く、且つ基板に対する降服電圧が高くなる。
これらの欠点は、例えば米国特許願第766,665号明細書
に示すソースホロワ構体を用いることにより解消でき、
従って構造が一層複雑となり、製造が困難となる。 個別の回路に対して代表的に用いられる他の手段では
相補MOSFET装置を共通ドレイン構体で用いるようにして
いる。しかし、かかる構体は集積化構造には実際的では
ない。その理由は製造が困難であり、集積化を行う際２
つの装置が著しく異なる“オン”抵抗を呈し、その結
果、出力抵抗が不平衡となるからである。 これらの欠点は同時出願の米国特許願第945,420号の
関連の発明によって解消することができる。この同時出
願の発明には同等の“オン”抵抗を有する２つの相補ス
イッチング装置を具え、容易且つ廉価に集積化し得る電
力回路構体に用いるに好適な相補型MOS横方向絶縁ゲー
ト整流器（LIGR）が記載されている。 しかし、電力集積回路のスイッチング特性及び制御機
能に悪影響を与える基板電流をほぼ除去し得るようにし
た構造として一層簡単な横方向絶縁ゲート整流器構体を
得る必要がある。 本発明の目的は、ソースホロワ回路を必要とすること
なく、ハーフブリッジ構体を必要とするような電力回路
に用いるに好適な相補型装置を提供せんとするにある。 本発明の他の目的は容易且つ廉価に集積化し得ると同
時に同等の“オン”抵抗を設けた２個の相補型スイッチ
ング装置を有する簡単な構成の電力回路に好適な相補型
装置を提供せんとするにある。 本発明の更に他の目的は、スイッチング特性又は電力
集積回路の制御回路の作動に影響を及ぼす基板電流を充
分除去し得るようにした相補装置を提供せんとするにあ
る。 この目的のため、本発明によれば、特定の構成の相補
SOI型横方向絶縁ゲート整流器の構体を用いる。この横
方向絶縁ゲート整流器は高電力スイッチングの用途に好
適な比較的新規な型の装置である。個別の横方向絶縁ゲ
ート整流装置の数個の例は例えばヨーロッパ特許第8311
2186.8号（米国特許願第449,321号）明細書に示されて
いる。このヨーロッパ特許出願から明らかなように別個
の横方向絶縁ゲート整流器の構成は、横方向MOSトラン
ジスタと全く同様であり、且つかかる２個の装置を相補
型集積回路構体に集積化する際の問題も前述した所と全
く同様である。 これらの問題点は上述した同時出願の特定の集積化相
補型横方向絶縁ゲート整流器構体によってほぼ解消する
ことができる。この構体では第１導電型の半導体基板
に、第２の反対導電型の第１及び第２の互に隣接し、且
つ表面まで延在する半導体ウエルを設け、この際基板の
１部分によって２つの隣接ウエルを分離する。次いで２
つの隣接するウエル内に相補型横方向絶縁ゲート整流器
素子を形成し、基板に対する接合分離を半導体ウエルと
その導電型とは逆の導電型の半導体基板と間に形成され
たpn接合によって行っている。かかる装置により形成し
た構体は同等の性能の従来の構体よりも簡単且つ一層容
易に形成し得るが、基板電流を制限するための装置−基
板間の分離を一層簡単且つ容易に行う必要がある。 これらの他の改善は本発明による特定の集積化された
相補SOI型横方向絶縁ゲート整流器構体によって達成す
ることができる。この構体では主表面を有するほぼ絶縁
された基板の上記主表面に単結晶シリコン層を設け、こ
のシリコン層に多数の隣接する共平面のドープ層部分を
形成する。相補SOI型横方向絶縁ゲート構体は、隣接す
る接触層部分により共通ソース領域を有する２つの相補
型横方向絶縁ゲート整流素子を構成することによって得
ることができる。本発明によれば共通ソース領域及び装
置の両ドレイン領域を第１及び第２導電型の領域で構成
する。かようにして、簡単且つ容易に製造し得る平衡の
高性能相補型横方向絶縁ゲート整流器構体を得ることが
できる。 図面につき本発明を説明する。 第１図は、電力回路の用途、特に基板電流を充分に除
去する必要のある用途に用いるに好適なSOI（絶縁体上
に設けたシリコン）型の相補横方向絶縁ゲート整流装置
（LIGR）の構成を示す。第１図において、SOI型横方向
絶縁ゲート整流装置１にはほぼ絶縁された基板10を設け
てその主表面を11で示す。基板材料は、酸化珪素、石英
その他多数の好適な絶縁材料から選択することができ
る。この絶縁基板の主表面11上に単結晶シリコン層12を
設け、この単結晶シリコン層12内に多数の隣接する同一
平面のドープ層部分を形成する。後に更に詳細に説明す
るようにこれら隣接層部分によって横方向絶縁ゲート整
流器装置の能動領域を形成する。このシリコン層12は、
シリコンのレーザ／ランプ再結晶化及び、２つの酸化さ
れたシリコンウエフアを酸化雰囲気中で接着し、次いで
１方のウエフアを適宜の寸法に薄層化する接着／エッチ
バックを含む多数の既知の製造技術の任意の技術によっ
て形成することができる。 単結晶シリコン層12はその厚さを、特定の設計に必要
なパラメータに応じてほぼ1000Å以下から数μまで著し
く変化させることができ、しかもドープされた層部分を
形成する前は不純物がほぼドープされていない材料とす
る。特に層の厚さのような種々のパラメータを広範囲に
亘って選択し得、従って広範囲の用途に好適な基本的な
構成を形成することはSOI技術の特定の利点である。 単結晶シリコン層12には第１導電型（ｐ型）及び第２
導電型（ｎ型）の領域を有する第１層部分13を設け、こ
れら両導電型の領域によって横方向絶縁ゲート整流器装
置を構成する。第１ドレイン領域の構造を第２図の説明
によって以下に詳細に説明する。第１層部分のｐ型及び
ｎ型領域のドーピグレベルを1018原子/cm3とする。 第１導電型（ｐ型）の第２層部分14は第１層部分の種
々の領域に接触させ、これにより横方向絶縁ゲート整流
器装置の第１ドリフト領域を形成する。第２層部分14の
ｐ型材料のドーピングレベルをほぼ1015原子/cm3とす
る。第２導電型の第３層部分16（ｎ型）は第２層部分14
に接触させると共にそのドーピングレベルを約1015原子
/cm3とする。作動時には第３層部分16に第１チヤネル領
域を形成する。上述した所及び以下説明すべき層部分の
全部はほぼ同一の厚さとする。その理由はこれら層部分
の全部が単結晶シリコン層12の種々の部分を適当にドー
プすることによって得られるからである。上述したよう
にこの層の厚さは、製造すべき装置の特定の用途に依存
して1000Å以下から数μまで変化させることができる。 第１導電型（ｐ型）及び第２導電型（ｎ型）の領域を
有する第４層部分20は、第３層部分16と接触し、これに
よって相補型の横方向絶縁ゲート整流器装置の両半部に
対する共通ソース領域を形成する。第４層部分20のｎ型
及びｐ型領域は、双方共そのドーピング濃度レベルをほ
ぼ1018原子/cm3とし、これを第４層部分20の断面で示す
第３図により以下詳細に説明する。 第１図に示す横方向絶縁ゲート整流器装置の第２半
部、即ち、第４層部分20により形成される共通ソース領
域から出発した装置の部分は前述した装置の第１部分の
ほぼ鏡像関係にあるが、各層部分の導電型は逆とする。
これがため、第１導電型（ｐ型）の第５層部分22は第４
層部分20に接触させると共にこの層部分22内に作動中第
２チヤネル領域を形成する。この第５層部分22のドーピ
ング濃度レベルをほぼ1015原子/cm3とすると共にこの層
部分22及び絶縁基板の主表面の残存する層部分は前述し
た層部分と同一の厚さとする。 ほぼ1015原子/cm3のドーピング濃度レベルを有する第
２ドーピング（ｎ型）の第６層部分24は第５層部分22と
接触させると共にこれにより作動中相補横方向絶縁ゲー
ト整流器装置の第２ドリフト領域を形成する。 単結晶シリコン層12に設けた装置構体の最後の部分
を、第１導電型（ｐ型）及び第２導電型（ｎ型）の領域
を有する第７層部分26とする。この第７層部分26は第６
層部分24と接触させると共にこれにより相補型横方向絶
縁ゲート整流器装置の第２ドレイン領域を形成する。こ
の第７層部分26の構成は第２ドレイン領域の断面で示す
第４図につき後に詳細に説明する。 本発明装置の構体は、単結晶シリコン層12の種々の部
分上に絶縁層28を設け、その絶縁層部分28a及び28bによ
って少くとも第３層部分16及び第５層部分22を夫々被覆
することにより、ほぼ完成する。次いでこれら絶縁層部
分28a及び28b上の前記層部分16及び22の上方に第１及び
第２ゲート電極G1及びG2を設ける。次いで第４層部分20
にソース電極Ｓを接続し、且つ第１層部分13及び第７層
部分26に夫々第１ドレイン電極D1及び第２ドレイン電極
D2を接続することにより装置を完成する。 上述したように、相補型装置のドレイン領域を形成す
る層部分13及び26並びに共通ソース領域を形成する層部
分20は種々の異る導電型の複数の領域によって構成す
る。これら層部分13,20及び26の断面を第２図、第３図
及び第４図に夫々示す。第２図から明らかなように第１
層部分13は第１導電型（ｐ型）の領域13cと、その両側
の第２導電型（ｎ型）の１対の領域13a,13bとを具え、
領域13cは領域13a及び13bから僅かだけ埋設する。第２
図には便宜上３領域の構体を示したが、この領域13を実
際上多数のかかる交互の構造で造ることもできる。同様
に第４層部分20も第２導電型（ｎ型）の少くとも１領域
20aと第１導電型（ｐ型）の１領域20bを具えるように構
成することができる。又、第４層部分20は図面では２領
域のみで構成したが、これに交互に異なる導電型の領域
を追加することができることは勿論である。最後に第４
図に示すように第７層部分26は本質的には第２図に示す
第４層部分20の構造と鏡像関係にある構体とするが、こ
の場合２つの領域26a,26bを第１導電型（ｐ型）とし、
これにより囲まれる領域26cを第２導電型（ｎ型）とす
る。第４層部分13の場合と同様に第７層部分26も交互に
異なる導電型の領域を追加し、第４図に示すパターンの
繰返しを設けることができる。これら層部分13,20及び2
6の領域の全部は高濃度にドープすることかでき、この
際、ドーピング濃度をほぼ1018原子/cm3とすることがで
きる。これら層部分13,20および26の交互の異る導電型
の領域は厳しい製造工程は必要としない。その理由はこ
れに層部分を通常のマスク処理により容易に形成し得る
からである。 作動上の観点からすると、第１図に示す装置は２つの
装置の素子を接続する共通のソース領域20を有する２個
の相補型（即ちｐチヤネル）横方向絶縁ゲート整流器装
置とみなすことができる。かかる装置の作動上の利点即
ち平衡化された“オン”抵抗及び製造の容易性は前記同
時出願の米特許願第945,420号の装置の場合と同様であ
る。更にほぼ絶縁された基板上に能動装置の構体を設け
ることにより基板電流をほぼ除去することができ、従っ
てスイッチング特性を高め、且つ同一の基板上の制御回
路からの分離を充分に行うことができる。 ｐ型領域及びｎ型領域の双方を有する本発明指合状ド
レイン構造は上記同時出願の第２図に示す多重ドレイン
領域20,20a及び30,30aと同様であり同一の機能を呈す
る。これがため、ソース及びドレイン間の電流導通レベ
ルが低い場合にはソース及びドレイン間の電流通路の残
部と同一導電型のドレイン領域に電流の全部が流れるよ
うになる。電流が充分に増大してドレイン領域の両端間
の電圧降下が0.7V以上になると、関連するドレイン領域
と相俟ってpn接合を形成するドレインの反対導電型の領
域が順方向にバイアスされて少数電荷を注入し始めるよ
うになる。 更に本発明ではソース領域20も、第３図に示すように
少くとも１個のｐ型領域及び１個のｎ型の領域を有する
指合構造とすることができ、この場合、第１図に示すソ
ース電極Ｓによってｐ型領域及びｎ型領域の双方を接続
し得るようにする。従ってチャネル領域16と接触するソ
ースのｐ型領域によって作動中ｐチャネルを形成する
が、ソースのｐ型領域は装置を経てドレインに流れる正
孔源として作用する。これがため、ドレインのｎ型領域
から流れる電子はｎ型チヤネル領域を流れ、ソース20の
ｎ型領域を経て補足されるようになる。第１図の右側部
分に示す装置の右側素子の作動は極性が反転している以
外、上述した所と全く同様である。 要するに本発明によれば、容易且つ廉価に集積化し
得、且つ同等の“オン”抵抗を有する２つの相補型スイ
ッチング装置を得ることのできる相補SOI型横方向絶縁
ゲート整流器スイッチング装置を提供することができ
る。更に、こりらの利点は、基板電流をほぼ除去する装
置においてソースホロワ回路を必要とすることなく、得
ることができる。 本発明は上述した例にのみ限定されるものではなく、
要旨を変更しない範囲内に種々の変更を加えることがで
る。
【図面の簡単な説明】
第１図は本発明相補SOI型横方向絶縁ゲート整流器装置
の構成を示す断面図、 第2,3及び４図は夫々第１図のII−II線、III−III線及
びIV−IV線上の断面図である。 １……相補横方向絶縁ゲート整流器 10……絶縁基板、11……主表面 12……単結晶シリコン層、13……第１層部分 14……第２層部分、16……第３層部分 20……第４層部分、22……第５層部分 24……第６層部分、26……第７層部分 28……絶縁層、Ｓ……ソース電極 G1,G2……ゲート電極 D1,D2……ドレイン電極
の構成を示す断面図、 第2,3及び４図は夫々第１図のII−II線、III−III線及
びIV−IV線上の断面図である。 １……相補横方向絶縁ゲート整流器 10……絶縁基板、11……主表面 12……単結晶シリコン層、13……第１層部分 14……第２層部分、16……第３層部分 20……第４層部分、22……第５層部分 24……第６層部分、26……第７層部分 28……絶縁層、Ｓ……ソース電極 G1,G2……ゲート電極 D1,D2……ドレイン電極
Claims (1)
- (57)【特許請求の範囲】 １．主表面を有する絶縁基板と、この主表面上に設けら
れ複数の隣接共平面ドープ層部分を有する単結晶シリコ
ン層と、第１及び第２の互に反対の導電型の領域を有し
相補型の横方向絶縁ゲート整流器の第１ドレイン領域を
形成する第１の層部分と、この第１の層部分の第１およ
び第２の互に反対の導電型の領域に接触し、相補型横方
向絶縁ゲート整流器の第１ドリフト領域を有する第１導
電型の第２の層部分と、この第２の層部分に接触し、相
補型横方向絶縁ゲート整流器の第１チヤネル領域を有す
る第２導電型の第３の層部分と、第１及び第２の互に反
対の導電型の領域を有し、これら第１及び第２の互に反
対の導電型の領域が前記第３の層部分に接触するととも
に相補型横方向絶縁ゲート整流器の共通ソース領域を形
成する第４の層部分と、この第４の層部分の第１および
第２の互に反対の導電型の領域に接触し相補型の横方向
絶縁ゲート整流器の第２チヤネル領域を有する第１導電
型の第５の層部分と、この第５の層部分に接触し相補型
の横方向絶縁ゲート整流器の第２ドリフト領域を有する
第２導電型の第６の層部分と、第１及び第２の互に反対
の導電型の領域を有し、これら第１及び第２の互に反対
の導電型の領域が前記第６の層部分に接触するとともに
相補型横方向絶縁ゲート整流器の第２ドレイン領域を形
成する第７の層部分と、前記単結晶シリコン層の部分全
体の上に設けられ少なくとも第３及び第５の層部分を被
覆する絶縁層と、この絶縁層上に設けられ、且つ前記第
３及び第５の層部分上に夫々設けられた第１及び第２の
ゲート電極と、前記第４の層部分に接続されたソース電
極と、第１及び第７の層部分に夫々接続された第１及び
第２ドレイン電極とを具えることを特徴とする相補SOI
型横方向絶縁ゲート整流器。 ２．前記第１の層部分は、第１導電型の少なくとも１つ
の領域及びその両側で水平方向に前記第１導電型の領域
に隣接する第２導電型の領域を具え、第１の層部分のこ
れら第１及び第２の互に反対の導電型の領域の各々は横
方向に延在させて前記第２の層部分に接触させ、前記第
７の層部分は、第２導電型の少なくとも１つの領域及び
その両側で水平方向に第１導電型の領域を具え、第７の
層部分のこれら第１及び第２の互に反対の導電型の領域
の各々は横方向に延在させて前記第６の層部分に接触さ
せ、前記第４の層部分は、第１導電型の少なくとも１つ
の領域及び第２導電型の１つの領域を具え、第４の層部
分のこれら第１及び第２の互に反対の導電型の領域の各
々は前記第３の層部分から前記第５の層部分に向って横
方向に延在させるようにしたことを特徴とする特許請求
の範囲第１項に記載の相補SOI型横方向絶縁ゲート整流
器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US94541786A | 1986-12-22 | 1986-12-22 | |
| US945417 | 1986-12-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63168051A JPS63168051A (ja) | 1988-07-12 |
| JP2713409B2 true JP2713409B2 (ja) | 1998-02-16 |
Family
ID=25483058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62323023A Expired - Fee Related JP2713409B2 (ja) | 1986-12-22 | 1987-12-22 | 相補ｓｏｉ型横方向絶縁ゲート整流器 |
Country Status (8)
| Country | Link |
|---|---|
| EP (1) | EP0272753B1 (ja) |
| JP (1) | JP2713409B2 (ja) |
| KR (1) | KR960015794B1 (ja) |
| CN (1) | CN1009516B (ja) |
| AT (1) | ATE73963T1 (ja) |
| AU (1) | AU8283287A (ja) |
| DE (1) | DE3777576D1 (ja) |
| HU (1) | HU208595B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4712124A (en) * | 1986-12-22 | 1987-12-08 | North American Philips Corporation | Complementary lateral insulated gate rectifiers with matched "on" resistances |
| ATE211306T1 (de) * | 1988-09-22 | 2002-01-15 | Koninkl Philips Electronics Nv | Laterale bipolare transistoranordnungen mit isolierter steuerelektrode mit geteilter anode |
| JPH06151859A (ja) * | 1992-09-15 | 1994-05-31 | Canon Inc | 半導体装置 |
| JPH07297409A (ja) * | 1994-03-02 | 1995-11-10 | Toyota Motor Corp | 電界効果型半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0144654A3 (en) * | 1983-11-03 | 1987-10-07 | General Electric Company | Semiconductor device structure including a dielectrically-isolated insulated-gate transistor |
-
1987
- 1987-12-16 DE DE8787202540T patent/DE3777576D1/de not_active Expired - Lifetime
- 1987-12-16 EP EP87202540A patent/EP0272753B1/en not_active Expired - Lifetime
- 1987-12-16 AT AT87202540T patent/ATE73963T1/de not_active IP Right Cessation
- 1987-12-17 HU HU875748A patent/HU208595B/hu not_active IP Right Cessation
- 1987-12-18 AU AU82832/87A patent/AU8283287A/en not_active Withdrawn
- 1987-12-19 CN CN87101227A patent/CN1009516B/zh not_active Expired
- 1987-12-22 KR KR1019870014664A patent/KR960015794B1/ko not_active IP Right Cessation
- 1987-12-22 JP JP62323023A patent/JP2713409B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| HU208595B (en) | 1993-11-29 |
| CN1009516B (zh) | 1990-09-05 |
| KR880008457A (ko) | 1988-08-31 |
| EP0272753B1 (en) | 1992-03-18 |
| AU8283287A (en) | 1988-06-23 |
| CN87101227A (zh) | 1988-12-21 |
| EP0272753A3 (en) | 1990-03-14 |
| JPS63168051A (ja) | 1988-07-12 |
| EP0272753A2 (en) | 1988-06-29 |
| ATE73963T1 (de) | 1992-04-15 |
| HUT49753A (en) | 1989-10-30 |
| DE3777576D1 (de) | 1992-04-23 |
| KR960015794B1 (ko) | 1996-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6313508B1 (en) | Semiconductor device of high-voltage CMOS structure and method of fabricating same | |
| JP2681192B2 (ja) | 電界効果トランジスタ | |
| US6713794B2 (en) | Lateral semiconductor device | |
| US5616944A (en) | Diode and semiconductor device having a controlled intrinsic or low impurity concentration region between opposite conductivity type semiconductor regions | |
| KR20010015835A (ko) | 반도체 장치 | |
| JPH07183500A (ja) | 絶縁ゲート形電界効果トランジスタ | |
| US4712124A (en) | Complementary lateral insulated gate rectifiers with matched "on" resistances | |
| US5479030A (en) | Compound semiconductor device and electric power converting apparatus using such device | |
| JP2609619B2 (ja) | 半導体装置 | |
| US5691555A (en) | Integrated structure current sensing resistor for power devices particularly for overload self-protected power MOS devices | |
| JP2001507524A (ja) | ハーフブリッジ回路を具える半導体デバイス | |
| US5323041A (en) | High-breakdown-voltage semiconductor element | |
| JPH0645530A (ja) | 双方向導通絶縁ゲート電界効果トランジスタ | |
| JPH06260506A (ja) | 誘電的に絶縁された半導体素子並びにその製造方法 | |
| JP2713409B2 (ja) | 相補ｓｏｉ型横方向絶縁ゲート整流器 | |
| JP3354127B2 (ja) | 高電圧素子及びその製造方法 | |
| US4761679A (en) | Complementary silicon-on-insulator lateral insulated gate rectifiers | |
| SE512661C2 (sv) | Lateral bipolär hybridtransistor med fälteffektmod och förfarande vid densamma | |
| JP3489362B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0888290A (ja) | 半導体装置およびその使用方法 | |
| US5270566A (en) | Insulated gate semiconductor device | |
| KR0136384B1 (ko) | 반도체 소자 | |
| JPH07142731A (ja) | パワーデバイスおよびそれを形成するための方法 | |
| US20230075374A1 (en) | Semiconductor-on-insulator device with lightly doped extension region | |
| JPS5853864A (ja) | 半導体可変容量素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |