JPH0645530A - 双方向導通絶縁ゲート電界効果トランジスタ - Google Patents
双方向導通絶縁ゲート電界効果トランジスタInfo
- Publication number
- JPH0645530A JPH0645530A JP6112191A JP6112191A JPH0645530A JP H0645530 A JPH0645530 A JP H0645530A JP 6112191 A JP6112191 A JP 6112191A JP 6112191 A JP6112191 A JP 6112191A JP H0645530 A JPH0645530 A JP H0645530A
- Authority
- JP
- Japan
- Prior art keywords
- region
- drain
- insulated gate
- effect transistor
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 23
- 230000002457 bidirectional effect Effects 0.000 claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 17
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 239000007943 implant Substances 0.000 claims 4
- 238000002513 implantation Methods 0.000 claims 2
- 239000000758 substrate Substances 0.000 abstract description 9
- 235000012431 wafers Nutrition 0.000 description 57
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 18
- 229920005591 polysilicon Polymers 0.000 description 18
- 108091006146 Channels Proteins 0.000 description 17
- 239000000463 material Substances 0.000 description 15
- 229910052782 aluminium Inorganic materials 0.000 description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000011888 foil Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 235000014676 Phragmites communis Nutrition 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000007787 solid Substances 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 7
- 230000006378 damage Effects 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- -1 phosphorus ions Chemical class 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000005275 alloying Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229920001296 polysiloxane Polymers 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 244000126211 Hericium coralloides Species 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 208000003251 Pruritus Diseases 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 125000002346 iodo group Chemical group I* 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/074—Stacked arrangements of non-apertured devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
- H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electronic Switches (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】 （修正有）
【目的】ＬＥＤによって付勢される光電圧スタックの電
気的な出力でターンオンされる、双方向導通絶縁ゲート
電界効果トランジスタおよび、この双方向導通絶縁ゲー
ト電界効果トランジスタを製作するプロセスを提供す
る。 【構成】双方向導通絶縁ゲート電界効果トランジスタ
は、Ｐ（−）基板内の注入されたＮ（−）領域内に形成
される、２つの横方向電界効果トランジスタからなって
いる。リードリレーと同様の特性を有する固体素子リレ
ー回路を形成すべく、双方向導通絶縁ゲート電界効果ト
ランジスタを収容している同じチップ内に、ダイオー
ド、ＰＮＰトランジスタおよび抵抗が集積化されてい
る。
気的な出力でターンオンされる、双方向導通絶縁ゲート
電界効果トランジスタおよび、この双方向導通絶縁ゲー
ト電界効果トランジスタを製作するプロセスを提供す
る。 【構成】双方向導通絶縁ゲート電界効果トランジスタ
は、Ｐ（−）基板内の注入されたＮ（−）領域内に形成
される、２つの横方向電界効果トランジスタからなって
いる。リードリレーと同様の特性を有する固体素子リレ
ー回路を形成すべく、双方向導通絶縁ゲート電界効果ト
ランジスタを収容している同じチップ内に、ダイオー
ド、ＰＮＰトランジスタおよび抵抗が集積化されてい
る。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、固体素子リレーに使用
される、双方向導通絶縁ゲート電界効果トランジスタに
関する。 【０００２】 【従来の技術および発明が解決しようとする課題】リー
ドリレーは汎用されている電気的リレーである。このよ
うなリレーでは例えば約１００万回のオーダーの限られ
た回数の動作寿命しかなく、しかもかなり大型で高価で
ある。そこでリードリレーを固体素子を用いたリレーで
置き換える努力がなされている。しかし、これらの努力
にも拘らずリードリレーに特性的もしくは経済的に対抗
し得る装置は製作されていない。 【０００３】そして、市販の固体素子リレーの殆どは出
力素子としてサイリスタ（ＳＣＲまたはトライアック）
を用いる。しかし、サイリスタは理想的な電気機械的ス
イッチの類似物に過ぎない。例えばサイリスタは最低で
も０．６Ｖのオン状態電圧降下があり、ターンオフする
には極性を反転させなければならなず、半サイクルのタ
ーンオフ時間を要し、大保持電流および大きな逆漏洩電
流を有する。したがってサイリスタはリードスイッチに
よる一般的な目的の装置のスイッチングのような応用面
には概ね不満足である。逆並列接続されたサイリスタの
使用が米国特許第４，２９６，３３１号に開示されてい
る。 【０００４】サイリスタではなくＭＯＳＦＥＴを用いる
固体素子リレーは、一対の機械的接点の理想的な導通／
阻止特性の、優れた固体素子類似物を形成する。双方向
導通ＭＯＳＦＥＴは交流および直流回路を制御すること
ができ、真の万能接点を形成する。 【０００５】適切なＬＥＤまたは他の放射源によって照
射されて素子のスイッチングを行う出力電流を形成する
光電圧発生器から、トランジスタをスイッチングする入
力エネルギがもたらされる、リレーもまた知られてい
る。このようなリレーは米国特許第４，２２７，０９８
号に示されている。 【０００６】主たる電力スイッチング素子が電力用ＭＯ
ＳＦＥＴであるとき、光電圧源からの入力電力は素子を
ターンオンするために素子のゲート容量を充分に充電し
なければならない。光電圧発生器、一般的には太陽電池
形素子のスタックを用いるとき、このような発生器はＭ
ＯＳＦＥＴゲート容量からの電池出力電流の放散を防止
するため高インピーダンスで動作しなければならない。
高インピーダンスであることにより、光発生器への入力
放射信号がオフとなって光発生器出力電圧が消失したと
きゲート容量の放電を遅らせる。そして、米国特許第
４，２２７，０９８号の回路では、電力ＭＯＳＦＥＴの
ゲート容量を高インピーダンス回路に放電するに要する
時間の長さだけ入力信号が持続した後も、電力ＭＯＳＦ
ＥＴはオンを保つ。米国特許第４，２２７，０９８号の
回路は、大きなｄＶ／ｄｔが電力ＭＯＳＦＥＴのドレイ
ン・ゲート間容量を充電し、入力信号なしでリレーをタ
ーンオンするので、電力ＭＯＳＦＥＴ端子間の大きなｄ
Ｖ／ｄｔによる誤った点弧にも感応してしまう。 【０００７】高速ターンオンのために、このゲート容量
のより速い放電を生じる回路も知られている。しかし、
そのような回路は米国特許第４，３９０，７９０号に示
されているような第２の光電圧源を用いる。第２の光電
圧源は入力信号の有無を検知し入力信号のターンオフで
入力照射がターンオフしたときにデプリション型ＭＯＳ
ＦＥＴをターンオンする。ＭＯＳＦＥＴのゲート容量
は、導通しているデプリション型ＭＯＳＦＥＴを介して
より高速のリレーターンオフ速度を得るよう、より素早
く放電する。 【０００８】光電圧絶縁器は電圧源として動作し、例え
ば１９８０年１０月７日付の米国特許第４，２２７，０
９８号に示された電力用金属酸化物半導体電界効果トラ
ンジスタ（ＭＯＳＦＥＴ）のような電力スイッチング素
子をターンオンできる。このような光電圧絶縁器に用い
られている光電圧発生器はかなり高い出力を有し、ＬＥ
Ｄの付勢に直ちに応動して光電圧スタックから充分に大
きな出力を生じＭＯＳＦＥＴとかバイポーラトランジス
タ等の制御素子のゲートを駆動するに要するゲート電力
を供給するようにしなければならない。 【０００９】光電圧発生器は絶縁支持部材の表面上に離
間され、誘電的に絶縁された一群の光電圧発生器からな
り、電気的に互いに直列接続されたものとして知られて
いる。この形式の光電圧発生器は前記米国特許第４，２
２７，０９８号に示されている。このような素子は市販
されている。電気的に絶縁され、横方向に離間され且つ
直列接続された光発電電池は、発生した小数キャリヤを
集めるために約０．０２５４ｍｍ（１ｍｉｌ）厚の小さ
な体積のものしか使用できず、材料の寿命も短いという
欠点がある。また素子を直列に接続する電極は入射光を
阻止する。したがってこのような素子の出力電流は制限
される。しかも素子はかなり複雑な構造を有し、製作す
るのに経費がかかる。 【００１０】光電圧発生器は直列接続されたウェーファ
素子のスタックからなり各素子は同一の順導通方向に配
されたＰＮ接合を有する。これらの素子は小さなスラブ
に切断され得、このスラブは縁部から照光されてスタッ
クの２つの端部に接続された端子間に出力電圧を形成す
る。この形式の素子はＪ．Ｍ．ゴールト氏に１９６９年
１月２１日付で特許された本願の出願人に譲渡された米
国特許第３，４２２，５２７号に示されている。 【００１１】縁部照光された電池のスタックは、誘電的
に絶縁された電池よりも本質的に優れている。何故なら
ば、光がスラブ中に深く入り込み、形成されたキャリヤ
は例えば収集ジャンクションから０．１２７ｍｍの所で
形成されても収集されるからである。しかも縁部照光さ
れたスラブでは、隣合うユニット間の電気的接点は光路
の外にある。 【００１２】光発生器として用いられる従来の縁部照光
される構成では出力電流電力が制限される。そしてこの
ような素子はＭＯＳＦＥＴゲート容量を速やかに充電し
て極く短時間内にターンオンしきい値電圧に達するほど
には優れていない。一般的に、このような素子の各ウェ
ーファは浅いＰ形拡散層を伴うＮ形層を有し、収集ジャ
ンクションを形成する。またかなり厚いウェーファが用
いられ、最終的なスタックは、スタックの中央部に位置
する単一のＬＥＤによっては等しく照光するのが難しい
ほど非常に大きな高さを有する。 【００１３】 【課題を解決するための手段】本発明に関連する第１の
構成によれば、新規な高電圧双方向出力スイッチ電界効
果トランジスタ（ＢＯＳＦＥＴ）構造が設けられ、この
構造は共通の中央ソース領域を有する２つの横方向に集
積化された電界効果トランジスタを用いるものである。
この素子は光結合器すなわち光電圧絶縁回路の出力によ
って動作する。素子の２つの外側ドレイン領域は各エン
ハンスメント形チャネル領域を介して中央ソース領域に
接続されており、このチャネル領域は２つのドレイン電
極間の比較的低抵抗の導電路を介して２つの外側の離間
されたドレインを接続するように反転されてもよい。例
えば約２Ωよりも低い抵抗路が形成され得る。この抵抗
はリードリレーを用いる殆どの応用例に利用できる値で
ある。 【００１４】新規なジャンクション構成は新規な構成に
よる縮小表面電界を用いる。そして本発明によれば、２
つのチャネル領域が２つのデプリション領域間に対称的
に配置されている。共通のソース接続が分離されたドレ
イン領域間を連絡する。チャネル領域はＰ（−）本体上
に形成された注入Ｎ（−）領域内に配されたＰ領域であ
る。制御回路要素はＢＯＳＦＥＴチップ中に集積化され
ている。ある実施例においては、ダイオードとＰＮＰト
ランジスタがＮ（−）層中に形成され、この場合ダイオ
ードはＰ形井戸中に形成され、一方ＰＮＰトランジスタ
はＮ（−）領域をそのベース領域として用いる。２つの
主ドレイン領域は相互間ならびにＰＮＰトランジスタお
よびダイオード用のＮ（−）領域と深いＰ＋絶縁拡散層
によって絶縁される。 【００１５】素子がオフのときのドレイン領域間の電圧
は１００〜１０００Ｖのオーダーであり、一般のリード
リレー応用例と置換できるリレーを製作することができ
る。このかなり高い電圧は、リレーが交流を制御してい
ようが直流電圧であろうが、高い出力電圧が横方向のＮ
（−）ドリフト領域によって阻止されてゲート酸化膜に
は加わらないために可能となる。したがって素子の出力
電圧が高くても非常に薄いゲート酸化膜を使用してゲー
トを非常に高感度に製作することができ、比較的小さな
電流源による比較的低い入力電圧によって素子をターン
オンすることができる。この結果、素子は後述する光結
合器すなわち光電圧始動器の出力によってターンオンさ
れる。したがって半導体スイッチング素子すなわちＢＯ
ＳＦＥＴは、非常に高感度なゲートターンオン特性を有
する、高電圧で比較的低抵抗の素子である。 【００１６】本発明の素子は通常の応用例に使用でき、
例えば既存のサイリスタまたはトランジスタの直接置換
としても用い得る。この素子はまた、電力スイッチング
素子と共に同一チップ中に集積化された他のリレー要素
を有する固体素子リレーの電力スイッチング要素として
の利用に応用することもできる。 【００１７】新規な固体素子リレー回路はまた、ＢＯＳ
ＦＥＴを導通状態に駆動するための単一の光電圧始動器
出力をかなり高い入力ターンオンインピーダンスを有す
る回路と共に用い、高速ターンオフ時間を提供するため
の光電圧始動器の寸法および低入力ターンオフインピー
ダンスの要求を制限するようになっている。 【００１８】新規な回路はゲート電圧が常に単一の光電
圧発生器出力に直ちに追従することを保証する。予定さ
れた光電圧発生器出力から電力ＭＯＳＦＥＴゲート電圧
を外れさせる２つの条件がある。これらはゲート・ソー
ス間容量ＣISS 上に蓄積された充電電荷および高いｄＶ
／ｄｔの下でドレイン・ゲート間容量ＣD-G を介して流
れる電流で誤ってゲートを充電する電荷である。電力Ｍ
ＯＳＦＥＴのゲートが光電圧発生器に直接接続されたと
き、ゲート信号が光発生器の出力から適切に与えられた
ものか寄生容量ＣISS またはＣD-G の１つの充電の結果
としてなのかを見分けることは不可能であることが知ら
れている。 【００１９】本発明に関連する一構成例によれば、検知
インピーダンスが光発生器と電力ＭＯＳＦＥＴのゲート
との間に接続されており、このインピーダンスは補助回
路を制御して偽のＭＯＳＦＥＴゲート電圧を速やかに消
去するように用いられる。好ましい実施例においては、
検知インピーダンスはダイオードであり、ツェナーダイ
オード、ＭＯＳＦＥＴ、または抵抗のような他の要素も
使用できる。別個の検知インピーダンスを使用すること
により、入力信号がターンオフされたとき第２の光発生
器アレイを用いずに補助回路を制御して容量ＣISS の急
速放電を行うことが可能となる。 【００２０】本発明に関連する好ましい実施例において
は、光電圧源出力から電力ＭＯＳＦＥＴのゲート・ソー
ス回路への充電回路はダイオードが接続されており、こ
のダイオードは光電圧源からゲート容量への電流の流入
を行わせて検知インピーダンスとして動作する。スイッ
チングトランジスタ回路が電力ＭＯＳＦＥＴ素子のゲー
ト容量と並列接続された光電圧源の正出力端子に接続さ
れた入力制御端子から制御され、スイッチングトランジ
スタは光電圧源出力電圧が消失し始めたときにバイアス
される。したがって、リレーは、光電圧源から充分な電
流が生じて電力ＭＯＳＦＥＴのゲート容量を必要な値ま
で充電すると直ちにスイッチングオンする。しかし、回
路がターンオフされるときおよび光電圧源の出力電圧が
所定値より低くなると、スイッチングトランジスタがタ
ーンオンして電力ＭＯＳＦＥＴの両ゲート容量に跨がっ
ておよび光電圧源に跨がって短絡回路を形成し、両ゲー
ト容量ＣISS および光電圧源の出力はスイッチングトラ
ンジスタにより短絡される。したがって、電力ＭＯＳＦ
ＥＴは速やかにターンオフする。 【００２１】また新規な交流クランプ回路も設けられて
おり、これは電力ＭＯＳＦＥＴのゲート・ソース電極に
跨がって接続された他のスイッチングトランジスタを有
する。抵抗−容量微分回路も設けられていて、ｄＶ／ｄ
ｔが所定値を超えたとき、電力ＭＯＳＦＥＴのゲート・
ドレイン間寄生容量ＣD-G を介してのミラー電流をバイ
パスするため第２のスイッチングトランジスタをターン
オンする。この交流回路は上述の検知インピーダンスと
電力ＭＯＳＦＥＴゲート電極との間に接続されている。 【００２２】ＭＯＳＦＥＴと共に単一チップ中に集積化
されたものとして示された新規な固体素子制御回路は通
常のＦＥＴ素子を駆動するためにも用いられる。 【００２３】本発明に関連する新規な固体素子リレー
は、電気機械的リードリレーを含む市場に存在するリレ
ーに対し多くの利点を有する。そして本発明に関連する
回路は交流および直流電圧をスイッチングでき、オフ状
態でＭＯＳＦＥＴ形素子の特性である非常に小さな漏洩
電流を有する。それはまた非常に低い熱オフセット電圧
を有し、閉成されたとき電気機械的干渉放射を生じな
い。それはまたオン状態で完全に抵抗性で最小限の保持
電流または出力電圧を有する。それはアナログ信号を正
確に送出することができる。しかもオン状態を保つのに
１〜２ｍＷの小電力しか要しない。そらにこの素子は数
マイクロ秒内にターンオンおよびターンオフし、リード
リレーとか通常の固体素子リレーが動作に要していたミ
リ秒とは対照的である。本発明の素子の負荷電流容量は
チップ寸法およびジャンクション構成のみによって制限
され、通常のリードリレーの負荷電流定格を満足するに
は５００〜１０００ｍＡのオーダーでよい。またそれは
１兆回を超える動作ができる非常に長い動作寿命を有す
る。全体装置は現在リードリレーとか他の通常の固体素
子リレーに用いられているものと同様の例えば１６ピン
ＤＩＰ容器のような何らかのパッケージ中に収容され
る。 【００２４】新規な光電圧スタックが設けられ、この光
電圧スタックは、スタック中のウェーファ数を少なくし
て比較的高さの低いスタックを製作したにも拘らず、非
常に大きな出力電圧および電流を有する。本発明の一実
施例によれば、高抵抗Ｐ形本体が用いられている。この
本体上の薄いＮ＋層が本体中に収集ジャンクションを形
成する。収集ジャンクションを形成するために薄いＮ＋
層を有するＰ形本体を用いることにより、Ｐ形本体中の
小数キャリヤは電子である。このようなキャリヤは通常
のＮ形本体における小数キャリヤであるホールよりも高
い移動度を有する。 【００２５】好ましくは本体の材料が約５Ω・ｃｍより
大きな抵抗率、例えば３０〜５０Ω・ｃｍのフロートゾ
ーン引上げ結晶インゴットから形成された材料がよい。
しかし、通常のＰ形太陽電池に用いられている１〜５Ω
・ｃｍの低抵抗率材料も使用できる。低抵抗率材料の使
用は高出力電圧を形成するものとしては知られている
が、本発明の応用では高抵抗率材料の使用により得られ
る大短絡電流のために出力電圧を減らすことができる。 【００２６】ここで、各半導体ウェーファは取扱い中に
壊れない範囲で可能な限り薄い方がよい。新規な行程
は、スタックに応力を与えるウェーファ研削は合金化工
程前の最終工程であるので、そのような薄いウェーファ
の使用を可能にする。実際、ウェーファはウェーファ中
に形成されたキャリヤの拡散長より薄くされる。ＰＮ接
合によって既に集められた小数キャリヤを反射する反射
層として作用する新規なＰ＋層がＰ（−）本体上に離間
されているので、これは行われ得る。 【００２７】また、非常に高い高導電率のＮ＋層がＰ
（−）本体の一側上に用いられている。非常に高度にド
ープされたＮ＋層の使用によりＮ＋層をＰ形領域に変換
することなくスタックを合金化するために、アルミニウ
ム・シリコン低融点箔のアルミニウムを使用することが
できる。Ｎ＋拡散はリン不純物と共に行われるのが好ま
しい。リンはウェーファ内で金属イオン用のゲッタとし
て働き材料の寿命を更に増す。 【００２８】上述の反射Ｐ＋層およびＮ＋層は、ＰＯＣ
ｌ3 およびＢＮによる前付着を用いるもののような周知
の良好に置換された拡散工程によって形成されるのが好
ましい。 【００２９】上述のように、スタックは、薄いアルミニ
ウムまたはアルミニウム低融点箔の合金化により、隣合
うウェーファ間が接合されて接続される。しかし所望で
あれば、金属注入エポキシまたはポリアミドを、スタッ
クを一緒に接続するために使用してもよい。これはより
浅いジャンクションの使用を可能にし且つスタックの高
さを低くする。 【００３０】シリコン単結晶ウェーファの端板もまたス
タックに用いられて充分に長いスタンドオフ距離を形成
して、ジャンクションを損うことなく、鋸代を持たせ且
つ導電率エポキシを使用して、ウェーファのジャンクシ
ョンを短絡することなく、スタック端部を離間した導線
に固着することを可能にする。 【００３１】上述のようにウェーファが処理されたと
き、それらの独立した出力は充分に高く、約２０素子よ
り少ない、好ましくは約１０素子からなるスタックで電
力ＭＯＳＦＥＴを速やかにターンオンするに充分なだけ
大きい適切な出力電流および電圧を形成することができ
る。 【００３２】 【実施例】図１には本発明に係るＢＯＳＦＥＴおよび本
発明に関連する制御回路を用いる固体素子リレーを製作
するために用いられる回路の一実施例が示されている。
光絶縁器すなわち光結合器が図１のとじた破線２０内に
示されている。光電圧絶縁器２０はリレー入力端子２２
および２３に接続されたＬＥＤ２１ならびにＬＥＤ２１
によって照光されたときに出力電流を形成する光電圧ダ
イオード１９のスタックからなる。ＬＥＤ２１またはそ
の変形例は端子２２，２３への交流または直流によって
励起される。図示実施例においては、直流入力源がＬＥ
Ｄ２１をターンオンおよびターンオフするために端子２
２および２３に接続される。例えば入力回路はＬＥＤを
励起するためにＬＥＤ２１に約１０ｍＡの電流を与える
ように構成されている。 【００３３】図１の回路の残りは、出力端子２５および
２６を有する新規なＢＯＳＦＥＴ２４をターンオンおよ
びターンオフするための固体素子リレー要素を有する。
素子２４は高電圧素子であるが双方向導通特性を有する
から出力端子２５および２６は交流または直流回路に接
続される。そしてＢＯＳＦＥＴ２４は端子２５と２６と
の間に接続されたものとして図２に示されている２つの
直列接続された高電圧ＭＯＳＦＥＴ３０および３１の回
路と等価である。通常のＭＯＳＦＥＴ３０および３１は
端子３２と３３との間に与えられるゲート・基板間制御
電圧によってターンオンおよびターンオフされる。ＢＯ
ＳＦＥＴ２４の製造のための構造および方法は後に詳述
する。 【００３４】ＢＯＳＦＥＴ２４用の図１の制御要素はダ
イオード３５、ＰＮＰトランジスタ３６および入力抵抗
３７を有する。抵抗３７は非常に高いインピーダンスを
有し、５ＭΩ程度の抵抗である。 【００３５】図１の固体素子回路が後述のように用いら
れたときの特性は現在汎用されている通常の固体素子リ
レーとかリードリレーの特性に似ている。例えば回路特
性は端子２５，２６間に約２００ｍＡの最大負荷電流で
４００Ｖに耐えることができるものである。端子２５と
２６との間の抵抗は最大で２５Ωである。素子の入力容
量は約６０〜８０ｐＦであり、出力容量は約４０ｐＦで
ある。入出力回路間の容量は約２ｐＦである。５ＭΩの
抵抗を有する回路のターンオン時間は１０ｍＡの駆動電
流で約５０マイクロ秒であり、ターンオフ時間は約９０
マイクロ秒である。検出感度は入力インピーダンスを増
すことにより増すことができ、入力インピーダンスを減
らしてターンオフ速度を増すこともできる。 【００３６】光電圧絶縁器２０の特性は図３に誇張され
て示されている。図３に示すように、約５ＭΩの入力イ
ンピーダンスを用いたとき、ＬＥＤ２１がターンオンし
てから約４マイクロ秒でスタック１９の出力電圧が約３
Ｖまで上昇する。図３の特性を形成するためのＬＥＤの
駆動電流は約１０ｍＡである。オン時間はより、高い入
力インピーダンス３７をもちいるかまたはＬＥＤ駆動電
流を増すかにより短縮される。スタック１９の出力電圧
は、ＬＥＤ２１のターンオフにより直ちに減衰し始め
る。この減衰は図３の破線に示すように通常はかなり長
い時間を要する。それは、新規なダイオード３５および
ＰＮＰトランジスタ３６を用いない従来回路ではＢＯＳ
ＦＥＴ２４のゲート容量が緩慢に放電するからである。
しかし、本発明に関連する回路では、スタック１９の出
力電圧がＭＯＳＦＥＴのゲート電圧よりも約０．６Ｖ低
くなると、ＰＮＰトランジスタ３６が導通し始める。こ
れにより回路の入力インピーダンスはトランジスタの利
得によって低下する。そして図３に示すように、速やか
なターンオンのために、高入力インピーダンスが用いら
れていてもスタック電圧およびＢＯＳＦＥＴ２４のゲー
ト電圧は急速に消滅してかなり高速のターンオフが得ら
れる。 【００３７】ダイオード３５はＢＯＳＦＥＴ２４のゲー
ト回路への低インピーダンス充電路を形成し、抵抗３７
の全入力インピーダンスによっても素子を高速でターン
オンできることに注目すべきである。ダイオード３５は
検知インピーダンスであり、他のインピーダンスで置き
換えてもよい。 【００３８】図１の回路は次のように動作する。 【００３９】リレーをターンオンするために、ＬＥＤ２
１が励起されてスタック１９から充電電流が流れる。こ
の充電電流はダイオード３５を介して流れ、ＢＯＳＦＥ
Ｔ２４のゲート容量を充電する。ＢＯＳＦＥＴ２４ゲー
ト容量のしきい値電圧（約１．０Ｖ）が超えられたと
き、新規なＢＯＳＦＥＴはターンオンし約２．０〜２．
５Ｖで完全にオンに移行する。これにより端子２５と２
６との間に導電路が形成される。ＢＯＳＦＥＴ２４に対
する電流および電圧の要求が小さいものであるため、か
なり小さな光絶縁器１９でもＢＯＳＦＥＴ２４をターン
オンできる。 【００４０】抵抗３７で定まる高入力インピーダンス回
路に光電圧スタック１９の電流が与えられるので、非常
に高速の応答が得られる。通常の状況では、ＢＯＳＦＥ
Ｔをターンオフするために同一のインピーダンスを通し
てゲート容量を放電する必要があるので、この同一の高
入力インピーダンスは素子の急速ターンオフを妨げる。
しかし本発明に関連する回路では、高利得特性を有する
例えば静電誘導トランジスタ（ＳＩＴ）の非常な高性能
でターンオン速度を２０：１も改善する。後述のよう
に、ＰＮＰトランジスタでＢＯＳＦＥＴ２４の構成に代
替できる。トランジスタ３６は光電圧絶縁器２０を拘束
するために用いられているのではなくその出力電圧に追
従するために用いられていることに特に注目すべきであ
る。スタック１９の出力電圧が一旦ゲート電圧よりも約
０．６Ｖ低くなると、トランジスタ３６がターンオンす
る。この回路の実効入力インピーダンスは、約４００で
あるトランジスタ３６のベータで割算した抵抗３７の抵
抗値である。したがって、実効入力回路はかなり低イン
ピーダンス回路であり、これはＢＯＳＦＥＴ２４のゲー
ト容量をかなり急速に放電してかなり急速にターンオフ
する。 【００４１】図１の回路の電流制御特性が図４に示され
ている。図４において、スタック１９の正出力端子の電
圧からダイオード３５の順方向降下分を差し引いたもの
であるゲート電圧が約１Ｖに達するとＢＯＳＦＥＴ２４
がターンオンする。一旦２Ｖに達すると、素子は殆ど完
全にオンであるそのときの負荷電流は、例えば１００ｍ
Ａに達する。阻止状態から完全オン状態にＢＯＳＦＥＴ
２４を切り換えるに要する実際の電圧は約３Ｖよりも低
く、素子はＴＴＬ回路で動作できる。なお、図４中、１
００ＭＩＬＳは、２．５４ｍｍに相当する。 【００４２】図５〜図１２は、ダイオード３５、トラン
ジスタ３６および抵抗３７を有するシリコンの単一チッ
プを示している。一実施例ではリレー全体につき前述の
定格に対し、チップは０．３８１ｍｍ程度の厚さ、１．
８０３ｍｍ〜２．３３７ｍｍ程度の長さおよび幅を有す
る。もちろん寸法は変え得る。 【００４３】チップの表面は図５に平面図として示さ
れ、これはＢＯＳＦＥＴ２４のソースおよびドレイン用
の金属パターンを示している。言うまでもないが、図５
のチップはかなり大きなウェーファ上に同時に形成され
た多数のチップの１つである。 【００４４】図５、図６および図８によれば、ＢＯＳＦ
ＥＴ素子２４は便宜上クロスハッチングで示された２つ
の主ドレイン電極５０および５１からなる。拡大された
パッド領域５２および５３は、通常のワイヤボンディン
グ技術によりドレイン５０および５１に電気的接続を行
うために用いられる。 【００４５】ドレイン５０および５１は図１の端子２５
および２６に接続されるもので、各々は図８に拡大され
て詳細が示されているドレインフィンガ５４および５５
のような複数の離間した細長いフィンガからなる。図５
の構成は細部が誇張されており、実際の素子では各ドレ
イン領域用に約１５本のフィンガが用いられている。 【００４６】ソースコンタクト５６および５７を含む複
数の細長いソース接点がチップを横方向に横切るように
配され且つ細長いドレインフィンガの離間した対の間に
対称配置される。個々のソースフィンガは垂直中央導体
６５および周りを取り囲む境界６６によって互いに電気
的に接続されている。したがって電路は、例えばドレイ
ン５０からドレイン５１へと画定され、並列接続された
フィンガ５４および５５からソースフィンガ５６へ、そ
してソースフィンガ５６に沿って右へ行きドレインフィ
ンガ５８および５９に至るものとなる。全てのドレイン
およびソースの金属はアルミニウムである。チップの底
面にはソース境界６６に接続された電極が設けられてい
る。基板接続パッド６０が図５の素子の表面に設けられ
ている。 【００４７】上述の新規な噛合い櫛歯形パターンは、後
述のように上記導電路を制御するゲート酸化膜間に高電
圧を与えることなく、ドレイン５０，５１間に高電圧を
使用することを可能にする。図５のドレイン電極および
ソース電極の隣合う対の各々に対して平行導電路が存在
することに注目すべきである。図５の素子の表面には後
述のように素子のゲート回路に簡単なボンド接続を行う
ゲートパッド６１が設けられている。さらに図５の基板
パッド６０はスタック１９の負出力端子に接続されてい
る図１のＢＯＳＦＥＴ２４の基板端子に対応し、ゲート
パッド６１はスタック１９の正出力端子に接続されてい
るダイオード３５のアノードに対応する。 【００４８】図５に示すように、破線領域Ｂ内に示され
たチップ領域は後述するように概略図示されたダイオー
ド３５およびトランジスタ３６の形成のために留保され
ている。チップの表面は図５に示されていないが後述す
るような方法でその外縁周りに抵抗３７を支持する。 【００４９】本発明に用いられるジャンクションパター
ンは図５の領域Ａのジャンクションパターンと関連させ
て図６および図８に示されている。このパターンは図５
の素子の全表面に亘って用いられている。 【００５０】図６および図８を参照すると、チップ７０
の本体は前述のように軽度にドープされたＰ（−）領域
で約０．３８１ｍｍ厚で例えば３０Ω・ｃｍの抵抗率を
有する。主Ｐ（−）領域は素子の主電路と直列ではない
がＢＯＳＦＥＴの破壊電圧を定める。次いで軽度にドー
プされたＮ形ドリフト領域がＰ（−）本体領域の上面に
形成される。しばしばデプリション領域またはドリフト
領域と呼ばれるＮ（−）領域７１は、好ましくは５μｍ
の深さを有し通常のエピタキシャル成長技術で形成され
る。しかし好ましくは層７１はイオン注入により形成さ
れる。Ｎ（−）ドリフト領域７１は素子の動作中横方向
に正しいデプリションを得て素子表面の電界を表面上で
均一に分布されるようにするために正しくドープされな
ければならない。好ましくはＮ（−）領域７１は約１×
１０12イオン／ｃｍ2 のドーズでリンイオン注入を行う
ことにより形成される。前述のように約５μｍの深さま
でリンイオンを拡散させるため、約１２００℃で約１８
時間に亘るドライブイン工程が、注入工程に続く。 【００５１】次いで図５のソース・ストリップの各々の
下に配されるストリップを有するＰ＋領域７２が形成さ
れる。ストリップ７２のようなストリップの横方向側部
は横方向内部よりもより軽度にドープされる。それはこ
れらの領域が後述のように形成されるＭＯＳＦＥＴのチ
ャネルを画定するからである。 【００５２】図６および図８のストリップ７２のような
ストリップを形成するために領域７１の表面にフィール
ド酸化膜が形成され且つ適切な細いストリップが通常の
マスキング、光食刻法およびエッチングによりフィール
ド酸化膜中に開けられる。次いで例えばホウ素イオンを
用いて例えば３×１０14イオン／ｃｍ2 のかなり重度の
ドーズでイオン注入が行われる。このホウ素イオンを５
μｍもしくはそれより深く拡散させるたに、１２００℃
で約１００分間のドライブイン工程が、注入工程に続
く。 【００５３】続いてマスキング酸化膜が約５０００オン
グストロームまで成長する。次いで第２のマスクが酸化
膜表面にかけられ、後述するゲートおよびＮ＋ソースス
トリップ８２および８３を受け入れるための領域上に窓
がエッチングされる。次にゲート酸化膜は露出したシリ
コン表面上に約７００オングストロームの厚さまで成長
する。次いでポリシリコンが全表面に約５０００オング
ストロームの厚さまで付着される。 【００５４】次いでポリシリコン表面に第３のマスクが
かけられ、所望のポリシリコンゲートパターンが光食刻
により素子表面上に形成され、マスクによって露光され
たポリシリコンがゲート酸化膜まで食刻される。露出し
たゲート酸化膜も食刻され、例えば３×１０13イオン／
ｃｍ2 程度のかなり低いイオンドーズが与えられ、Ｐ＋
ストリップ７２の両側およびゲート酸化膜の下方に、よ
り軽度ドープされたＰ形領域７２ａおよび７２ｂを形成
する。次いで約１１２５℃で１２０分間、軽度にドープ
された領域を２．５〜３μｍまで拡散させ、マスク酸化
膜を約１５００オングストロームにする。このマスク酸
化膜は、制御回路要素の形成時に用いられ、軽度にドー
プされたＰ領域を拡散させる一方、同じ窓にＮ＋領域が
後に形成されるのを防止することを可能にする。軽度に
ドープされたＰ形領域７２ａおよび７２ｂの使用によ
り、後述するようにＢＯＳＦＥＴのしきい値電圧は低下
する。 【００５５】第４のマスク形成および光食刻操作が行わ
れ、ドレイン領域８０および８１上のストリップをフィ
ールド酸化膜に開ける。第５のマスキングおよび光食刻
も行われてソース領域８２および８３の上ならびに制御
回路の選択された領域上に、１５００オングストローム
のマスク酸化膜にストリップが開けられる。次いで拡散
によりＮ＋領域８０，８１，８２および８３が形成され
る。領域８０および８１はドレイン接点フィンガ５４お
よび５５の下に配されるＮ＋ストリップである。しか
し、一般にＮ＋領域８０および８１は図５のドレイン電
極５４の形状を有する櫛歯状パターンの部分である。言
うまでもないがドレイン電極５１の下に同様のパターン
が同時に形成される。図８のＮ＋領域８２および８３は
ソースフィンガ５６の下に配される細いストリップであ
る。この後素子表面に保護酸化膜がかけられ、マスキン
グ操作でソースおよびドレイン接点を含む必要な金属用
の窓を開ける。ソース接触フィンガ５６はＮ＋領域８２
および８３をＰ＋領域７２の中心に接続する。明らかに
他の同様のストリップが他のソースストリップの下方に
配され、領域７２のような対応するＰ形領域内に形成さ
れる。Ｎ＋ストリップ８２および８３はチャネル領域７
２ａおよび７２ｂを画定し、これら領域はエンハンスメ
ント形ＭＯＳＦＥＴ動作用のＮ形チャネルを形成すべく
反転されてもよい。 【００５６】図８にポリシリコンゲート９０および９１
として示された細長いポリシリコンゲートはそれぞれチ
ャネル領域７２ａおよび７２ｂ上に配される。チャネル
７２ａ，７２ｂの上の活性ポリシリコンゲート領域の下
の酸化膜の厚さは非常に薄く約７００オングストローム
であり、素子のしきい値電圧を実質的に低下させる。ポ
リシリコンゲート９０および９１は図５のゲートパッド
６１に適切に接続されており、導電性ポリシリコンゲー
ト９０および９１をソース金属ストリップ５６から絶縁
するシロックスまたはガラス絶縁層の各層１００および
１０１によって覆われる。 【００５７】上述の点から、新規な工程はソースおよび
チャネル領域がポリシリコンゲートと自己整合させられ
るＤＭＯＳ工程であることが分るであろう。実際、仮に
初期（−）領域７１をも含めるならば、その工程は三重
拡散工程である。 【００５８】図９に示すように、ポリシリコン層９１は
領域８１のようなドレイン領域の端部を包み込む。本発
明によれば領域７２ｂのようなチャネルおよびドレイン
領域の上のゲート酸化膜はポリシリコンゲート９１がそ
の曲り始める点の少し手前で終わる。これはアバランシ
ェ降伏においてゲート酸化膜が熱キャリヤに曝されるの
を防止する。このアバランシェ降伏はジャンクション曲
線のこの領域で生じる。これによりゲート酸化膜の損傷
は避けられる。 【００５９】図８には素子の全表面を横切って延び且つ
例えば１．２μｍの厚さを有する通常のフィールド酸化
物層もある。通常の処理技術を用いることにより酸化物
層は適切に開口され、ドレインフィンガ５４および５５
ならびにソース電極ストリップ５６を有するドレイン電
極が図示のように付着される。単一の金属シートが素子
の表面上に形成されてマスク酸化膜の窓に露出されるチ
ップ表面領域に接点を形成し、この金属は次いでマスク
されて例えば図５および図８に示すように最終の所望パ
ターンに切断される。 【００６０】こうして得られた電界効果トランジスタ
は、ドレイン５０および５１の間にかなりの高電圧が接
続され得る新規な横形双方向導通電界効果トランジスタ
（ＢＯＳＦＥＴ）である。小電流源から適切な低電圧が
ポリシリコンゲート９０および９１に与えられると、図
５のチップの全領域上のチャネル７２ａおよび７２ｂは
反転され、電流はドレイン５０から反転されたチャネル
領域を介してソースフィンガ５６のようなソースフィン
ガに流れる。電流は次いで素子の他の半分上のソースフ
ィンガ５６から外方に反転されたチャネルを再び介して
ドレイン５１のフィンガに至り、２つのドレイン電極間
に導電路を形成する。ポリシリコンゲート９０および９
１と基板基準電圧に固定されたフィンガ５６のようなソ
ースフィンガとの間には非常に小さな電圧差しかないか
らこの素子は高電圧素子である。したがって、ドレイン
電極５０，５１間に非常に高い電圧が現れても、チャネ
ル領域７２ａおよび７２ｂ上の薄い酸化膜には数Ｖしか
生じない。 【００６１】したがって本発明の新規な素子は交流また
は直流スイッチング電力ＭＯＳＦＥＴとしての一般的な
応用ができる。勿論素子の電流定格はチャネル７２ａお
よび７２ｂの有効幅によってのみ制限され、図２に示し
た寸法１．８０３ｍｍ×２．３１１ｍｍの素子の場合、
その定格電流は約２００ｍＡである。素子のしきい値電
圧は、薄いゲート酸化膜によって非常に低く、２Ｖと
２．５Ｖとの間で生じる完全ターンオンで約１Ｖであ
る。素子のオン抵抗もかなり低く、例えば約２５Ωより
低い。 【００６２】図示実施例におけるドレインフィンガ５４
および５５のようなドレインフィンガ間の間隔は中心間
で０．２０３ｍｍである。Ｐ＋領域７２の幅は約０．０
２５４ｍｍである。この形式の構成では領域８１または
８０のような何れかのドレイン領域からＰ＋領域７２の
間の横方向電界はフィールド酸化膜９３の直ぐ下のウェ
ーファの表面に沿って非常に良好に分布している。すな
わち表面に沿う等電位曲線は均等に分布している。した
がって表面における局部的な電界による局部破壊は避け
られる。 【００６３】新規なＢＯＳＦＥＴはこの点に関しては図
５の領域Ｂに集積化されたダイオード３５およびＰＮＰ
トランジスタ３６を有し非常によく構成されている。領
域Ｂに用いられているジャンクションパターンは図７お
よび図１０に詳細に示されている。図７および図１０に
よれば、Ｎ（−）領域７１はＰ＋拡散層７２が形成され
たのと同時に形成された拡大Ｐ＋拡散層１１０を有す
る。図７において、Ｐ＋拡散層７２は図８のソーススト
リップ５６の下にあるものと同一であるが、図５の領域
Ｂの両側の長さの短いソースストリップの下にある図７
のものとは異なるＮ＋ストリップ８２および８３を有す
る。Ｐ形拡散層７２ａおよび７２ｂが形成されるとき、
Ｐ形拡散層１１１および１１２の形成も図７のＰ＋矩形
リング１１０内に露出されたＮ（−）フレーム内で行わ
れる。Ｎ＋コンタクト領域１１３およびＮ＋領域１１４
もＮ＋領域８２および８３が形成されたときに形成され
る。 【００６４】図７に示される回路およびジャンクション
パターンは図１０に示されている。そしてダイオード３
５はＰ領域１１１とＮ＋領域１１４との間に形成された
ＰＮジャンクションによって画定される。Ｎ＋領域１１
４は図５のゲートパッド６１に接続されているポリシリ
コンゲートラチスに電気的に接続されている。ダイオー
ド３５のアノードはＮ＋領域１１３に電気的に接続さ
れ、次いでリレーへの入力回路の正端子に接続されてい
る。 【００６５】非常に高利得のＰＮＰトランジスタ３６
は、Ｐ領域１１２、Ｎ（−）本体７１およびＰ（−）本
体７０で形成されている。コレクタ電極は図示のように
Ｐ（−）本体に接続されているＰ＋リング１１０を介し
て接続されている。領域１１０は次に基板電極に電気的
に接続され且つ光スタック入力の負端子に接続されてい
る。ＰＮＰトランジスタの形成はＢＯＳＦＥＴ素子を形
成するために用いられている工程に理想的に適合してお
り、非常に高利得のトランジスタが形成されることに注
目すべきである。 【００６６】図１の抵抗３７は何らかの所望の方法でチ
ップ上に設けられる。好ましくは図１１に示すように抵
抗は図５のチップの外縁を取り囲み、例えば２．５４ｍ
ｍ〜５．０８ｍｍの長さを有して１〜５ＭΩの抵抗を有
するものである。抵抗端子は、好ましくはゲートパッド
６１の下で、Ｐ＋領域７２の形成と共に形成されるＰ＋
周縁領域１３０中に形成される。 【００６７】図１１は破線１３１内にＮ（−）ストリッ
プ領域１３２の平面を示し、この領域１３２はチップ周
縁周りに延び且つ図１２に示すようにＰ＋領域１３０に
より離間された端部を有する。ストリップ１３２は例え
ば１５μｍの幅を有する。チップ内の適切な電位点に接
続された適切な端子１３５および１３６に対しそれぞれ
接続されたＮ＋端部パッド１３３および１３４（図１
２）が設けられている。Ｐ＋領域１３０に対するＮ＋領
域１３３および１３４は１０〜１２Ｖの降伏電圧を有す
るツェナーダイオード１４０（図１２）を画定する。 【００６８】本発明の新規なＢＯＳＦＥＴ構造は他の方
法でも構成できる。図１３および図１４はＢＯＳＦＥＴ
を構成するために用いられ得るジャンクションパターン
の第２実施例を示す。図１３および図１４のジャンクシ
ョンパターンは図８と対比されるべきもので同一の符号
は同様要素を示している。図８の構成と図１３および図
１４の構成との基本的相違は、ドレインＤ１およびＤ２
が完全な噛合い櫛歯形かどうかである。図８のＰ＋領域
７２は図１４の２つの独立し横方向に離間した部分１５
０および１５１として形成され、これら２つの部分の中
央には単一のＮ＋領域１５２が配され、ソースストリッ
プ５６に接続されている。次いでＰ形領域１５０および
１５１内にはＮ＋領域１６０および１６１が形成され、
Ｐ領域１５０および１５１の各々の中にポリシリコンゲ
ートの対１６２および１６３ならびに１６４および１６
５と協働する２つのチャネルを画定する。ゲート１６２
および１６３ならびにゲート１６４および１６５は、ゲ
ート金属ストリップ１７０および１７１にそれぞれ周期
的に接続されている。 【００６９】図１５は前述のＢＯＳＦＥＴチップに組み
込まれ得る回路を示しており、この回路は図１の回路に
対しターンオフ速度が増し、予期しないｄＶ／ｄｔター
ンオンの対策がなされた点で特徴を有する。図１の要素
と同様の要素には図１５でも同一の符号が与えられてい
る。 【００７０】図１５の高速ターンオフ回路は、ＮＰＮト
ランジスタ２００、ＰチャネルＭＯＳＦＥＴ２０１およ
び抵抗２０２からなる。これら要素は、ＬＥＤ２１がタ
ーンオフしたときゲート・基板間寄生容量ＣISS 上の電
圧がスタック１９の電圧に追従する、実際には同電圧を
引き下げることを確実に行う再生的ターンオフ回路を形
成する。スタック電圧が素子２４のゲート電圧よりも約
０．５Ｖ低くなると、ＰチャネルＭＯＳＦＥＴ２０１が
ターンオンし、ＣISS がＭＯＳＦＥＴ２０１およびＮＰ
Ｎトランジスタ２００のベース・エミッタ回路を介して
放電する。これはトランジスタ２００をターンオンさせ
てスタック１９を放電させ、放電中はＭＯＳＦＥＴ２０
１をターンオンさせ続ける。要素３５，２００，２０１
および２０２は簡単にＢＯＳＦＥＴチップ中に組み込め
るものである。 【００７１】図１５のスイッチング回路のスイッチング
オフ速度は、４７０ＫΩの抵抗３７を有する図１の回路
のスイッチング速度に等しい。図１５の回路は放電抵抗
３７用の低い値を要せず、したがって光電圧要素に多く
の負荷を負わせない。これは回路の検出感度、ターンオ
ン速度およびターンオフ速度を改善する。 【００７２】図１５はまたｄＶ／ｄｔ抑制のためのダイ
ナミック交流クランプ回路を示している。そしてドレイ
ン・ゲート間の分布寄生容量ＣD-G は端子２５と２６と
の間の充分に大きなｄＶ／ｄｔの下で充分に大きなパル
ス電流が流れることを可能にし、端子２２および２３に
入力信号がないときでもＭＯＳＦＥＴ２４をターンオン
させる。この抑制回路は抵抗２１０、コンデンサ２１１
およびＮＰＮトランジスタ２１３を有し、これら要素の
全てが電力ＭＯＳＦＥＴチップに集積化される。抵抗−
容量分圧器は、端子２５，２６間のｄＶ／ｄｔが所定値
を超えるとトランジスタ２１２をターンオンさせて容量
ＣISS とＣD-G との間の接続点を接地する。 【００７３】図１５の回路において、抵抗２０２および
２１０はそれぞれ１ＭΩであり、コンデンサ２１１は２
０ｐＦである。 【００７４】図１６および図１７によれば、スタックに
用いられる光発生ウェーファを製作するための出発ウェ
ーファが示されている。図１６および図１７ならびにこ
れから出てくる図のウェーファの寸法は、明瞭化のため
に比例関係を無視して誇張して示されている。図１６の
ウェーファは高抵抗率ｐ形材料であり、ウェーファはで
きる限り薄いが注意深く取り扱えば破壊することのない
程度の強度を有するものである。例えば、図１６および
図１７のウェーファはフロートゾーン結晶成長法で形成
されたインゴットから切り出され、約５０Ω・ｃｍの抵
抗率を有するｐ形である。これが概ね実用的最高値であ
るが、１〜５Ω・ｃｍ等の通常のＰ形太陽電池に用いら
れている値のものも使用できる。高抵抗率材料の使用に
より、ウェーファから終局的に製作される各セルの出力
電圧は減じるが、より大きな短絡電流が得られる。 【００７５】使用されたウェーファは直径約５０．８ｍ
ｍで、厚さ約０．１９ｍｍのもので、これは過大な破壊
を起こさずに工業的工程で取り扱い得る最も薄いもので
ある。ウェーファ直径を例えば７６．２ｍｍにすること
もできるが、それに応じてウェーファ厚を例えば０．２
３ｍｍと厚くしなければならない。 【００７６】図１６および図１７のウェーファ３２０の
頂面および底面は、約０．４μｍ厚の成長酸化物層３２
１および３２２によって酸化される。次いで通常のフォ
トレジストマスク層３２３が、図１８の酸化物層３２２
上に形成される。ウェーファは通常マスクされていない
酸化物層をエッチング除去し、一方図１９に示すように
酸化物層３２１はそのまま残す。 【００７７】この後ホウ素を含むキャリヤが図１９の少
なくともウェーファの底面の露出していない面に付着さ
れ、次いでホウ素はウェーファ中にドライブインされて
図２０に示されるＰ＋領域３３０を形成する。この処理
は１２５０℃で１０時間であり、ホウ素が約０．０２５
４ｍｍの深さまで拡散するまで行う。図２０のドライブ
インは表面抵抗率が約５０Ω／□に達するまで行われ
る。酸化物層３２１はホウ素プレデポジションおよびド
ライブイン処理中マスクとして働く。またホウ素をドラ
イブインする間、厚さ約１μｍの酸化物層が図２０のウ
ェーファの底部表面上で成長する。 【００７８】この後図２１に示されるように、フォトレ
ジスト層３３２が酸化物層３３１の表面に施され、マス
クされていない酸化物層３２１は図２１のウェーファの
上面から除去される。 【００７９】その後、ＰＯＣｌ3 源を用いた、非常に重
度のＮ＋プレデポジションおよびドライブインが行わ
れ、マスクされていない表面にＮ＋領域３３３を形成す
る。ウェーファ３２０の上面にＮ＋領域３３３を拡散さ
せるために、面積抵抗が約０．８Ω／□となるまで、１
１２５℃で２時間に亘りリン材料がウェーファ上にプレ
デポジションされる。この後、不純物は約１２００℃で
１０時間ドライブインされる。これはＮ＋領域３３３に
約０．０２５４ｍｍの深さまで行われる。このドライブ
インはウェーファのＮ＋表面の抵抗率が約０．５Ω／□
になるまで中止される。表面抵抗率が０．５Ω／□と非
常に高いものであり、ウェーファ表面で約１×１０20リ
ンイオン／ｃｍ3 より大なるときに得られるものであ
る。実際、リンイオン濃度は固体溶解限度である２×１
０20イオン／ｃｍ3 まで上げ得る。 【００８０】この新規なＮ＋拡散層はＰ（−）領域３２
０の寿命を延ばす。それはリンイオンがシリコン本体中
の金属イオンに対してゲッタとして働くからである。し
かも非常に重度にドープされたＮ＋領域３３３を形成す
る工程は、ジャンクションパターンを形成するための最
終工程であり、多数のウェーファを合金化してスタック
にするための手段として、アルミニウム箔またはアルミ
ニウム低融点材料を用いることを許容する。すなわち、
アルミニウムはＮ＋層をＰ形電導性に反転することはな
い。この後図２３に示すように、６：１水酸化フッ素化
合物エッチ材料の使用により、図２２のウェーファから
全ての酸化物が除去される。 【００８１】工程の次の段階は図２４に示すようなスタ
ックの形成であり、ウェーファ３４０，３４１および３
４２を含む１０枚のウェーファが０．０２５４ｍｍ厚の
箔３４３を間に挟んで積み重ねられる。ウェーファの数
は変え得る。箔３４３はアルミニウム８８重量％および
シリコン１２重量％のアルミニウム・シリコン低融点材
料である。０．２０３ｍｍ厚の純粋アルミニウムの端板
３４４および３４５がスタックの両端に重ねられる。仮
に端板３４４および３４５がアルミニウム・シリコン低
融点材料であると、端板３４４および３４５に直ぐ隣合
う箔は省略できる。また端板３４４および３４５はシリ
コン製でもよい。 【００８２】次に全スタックは適切な方法で軽い圧力が
かけられ、スタックを合金化するための適切な装置中に
置かれる。例えばスタックは窒素ガス洗浄を用いるベル
ト炉中に置かれる。この炉はオーブン通過時間が約４５
分であるときピークが約８００℃で５分間となるものと
すべきである。通常の合金化炉も使用できる。 【００８３】スタックが合金化された後、スタックは所
望寸法のスラブに切断される。このスラブはスタックを
その軸に平行な方向に切断することによって形成され
る。図２５は図２４のスタックから形成されたスラブを
示し、このスタックは適切な通常の単一または多数の刃
を有する鋸によって切断される。図２５のスラブは約
０．５０８ｍｍ幅で１．５２４ｍｍ長の寸法を有する。
スラブの高さは１０枚のシリコンウェーファおよび結合
箔の全高さによって決まり、約２．５４ｍｍ（１００ｍ
ｉｌｓ）である。幅および長さならびにスタック当りの
ウェーファ数は変え得る。したがって１０．２ｍｍ×
０．３８ｍｍのスラブ素子も用い得る。１０枚のウェー
ファによって形成される２．５４ｍｍの高さは小さく、
スラブの中心から０．７６ｍｍの位置にある照光ＬＥＤ
からの距離はスラブの何れかのウェーファ素子から非常
に異なって離間されたものではない。 【００８４】図２５の光電圧スラブは図２６および図２
７に示される光電圧絶縁器に組み込まれる。そして図２
６および図２７において、頂部電極３４５および底部電
極３４４からそれぞれ延びる電極３５２および３５３を
有する図２５のスラブ３５１を適切に支持する支持ベー
ス３５０が示されている。電極３６１および３６２を有
する通常のＬＥＤ３６０は、好ましくは赤外線出力のＬ
ＥＤであり支持ベース３５０上に置かれ且つ概ねスラブ
の中心に置かれるが充分な距離例えば０．７６ｍｍだけ
スラブから離間されてＬＥＤ電極とスタック電極との間
に所望の絶縁構造（３７５０Ｖ）を形成する。図２６お
よび図２７において、容器の高さは約１．５２４ｍｍよ
り若干大きく、直径は約１．５２４ｍｍより若干大き
く、容器の頂部の直径は約３．１７５ｍｍである。 【００８５】この組み上がったものは次いでＬＥＤ照光
に透過性の透明絶縁シリコーン本体３７０で覆われる。
シリコーン本体３７０は反射性被膜３７１で覆われる。
好ましくは被膜３７１は本体３７０と同一組成のシリコ
ーンで構成するが、例えば二酸化チタン粉末のような白
い反射性材料を含むものとする。この粉末入りシリコー
ンの使用は、シリコーン本体３７０への被膜３７１の接
着を確実なものにする。 【００８６】図２８は図２５、図２６および図２７のス
タックの詳細を示し且つ端板３４４および３４５におけ
る切断鋸による損傷がどのようなものかを示している。
特に端板は、端板３４４における端部４０１および４０
４のように荒く斜面状にされ且つ荒く形成された端部を
有する。端板３４４および３４５は全ての鋸損傷を受け
入れるに充分なだけ厚く、鋸損傷は端板に隣合ったウェ
ーファ中にジャンクションまで達しない。端板３４４お
よび３４５はまた充分な厚さすなわち導電エポキシ塊４
１０および４１１を受け入れるスタンドオフを有する。
このスタンドオフは、スタックを、離間したリードフレ
ーム要素すなわち他の電極４１２および４１３の端部
に、端板に隣合う活性ジャンクション間を短絡する危険
なく固着させるために用いられる。
される、双方向導通絶縁ゲート電界効果トランジスタに
関する。 【０００２】 【従来の技術および発明が解決しようとする課題】リー
ドリレーは汎用されている電気的リレーである。このよ
うなリレーでは例えば約１００万回のオーダーの限られ
た回数の動作寿命しかなく、しかもかなり大型で高価で
ある。そこでリードリレーを固体素子を用いたリレーで
置き換える努力がなされている。しかし、これらの努力
にも拘らずリードリレーに特性的もしくは経済的に対抗
し得る装置は製作されていない。 【０００３】そして、市販の固体素子リレーの殆どは出
力素子としてサイリスタ（ＳＣＲまたはトライアック）
を用いる。しかし、サイリスタは理想的な電気機械的ス
イッチの類似物に過ぎない。例えばサイリスタは最低で
も０．６Ｖのオン状態電圧降下があり、ターンオフする
には極性を反転させなければならなず、半サイクルのタ
ーンオフ時間を要し、大保持電流および大きな逆漏洩電
流を有する。したがってサイリスタはリードスイッチに
よる一般的な目的の装置のスイッチングのような応用面
には概ね不満足である。逆並列接続されたサイリスタの
使用が米国特許第４，２９６，３３１号に開示されてい
る。 【０００４】サイリスタではなくＭＯＳＦＥＴを用いる
固体素子リレーは、一対の機械的接点の理想的な導通／
阻止特性の、優れた固体素子類似物を形成する。双方向
導通ＭＯＳＦＥＴは交流および直流回路を制御すること
ができ、真の万能接点を形成する。 【０００５】適切なＬＥＤまたは他の放射源によって照
射されて素子のスイッチングを行う出力電流を形成する
光電圧発生器から、トランジスタをスイッチングする入
力エネルギがもたらされる、リレーもまた知られてい
る。このようなリレーは米国特許第４，２２７，０９８
号に示されている。 【０００６】主たる電力スイッチング素子が電力用ＭＯ
ＳＦＥＴであるとき、光電圧源からの入力電力は素子を
ターンオンするために素子のゲート容量を充分に充電し
なければならない。光電圧発生器、一般的には太陽電池
形素子のスタックを用いるとき、このような発生器はＭ
ＯＳＦＥＴゲート容量からの電池出力電流の放散を防止
するため高インピーダンスで動作しなければならない。
高インピーダンスであることにより、光発生器への入力
放射信号がオフとなって光発生器出力電圧が消失したと
きゲート容量の放電を遅らせる。そして、米国特許第
４，２２７，０９８号の回路では、電力ＭＯＳＦＥＴの
ゲート容量を高インピーダンス回路に放電するに要する
時間の長さだけ入力信号が持続した後も、電力ＭＯＳＦ
ＥＴはオンを保つ。米国特許第４，２２７，０９８号の
回路は、大きなｄＶ／ｄｔが電力ＭＯＳＦＥＴのドレイ
ン・ゲート間容量を充電し、入力信号なしでリレーをタ
ーンオンするので、電力ＭＯＳＦＥＴ端子間の大きなｄ
Ｖ／ｄｔによる誤った点弧にも感応してしまう。 【０００７】高速ターンオンのために、このゲート容量
のより速い放電を生じる回路も知られている。しかし、
そのような回路は米国特許第４，３９０，７９０号に示
されているような第２の光電圧源を用いる。第２の光電
圧源は入力信号の有無を検知し入力信号のターンオフで
入力照射がターンオフしたときにデプリション型ＭＯＳ
ＦＥＴをターンオンする。ＭＯＳＦＥＴのゲート容量
は、導通しているデプリション型ＭＯＳＦＥＴを介して
より高速のリレーターンオフ速度を得るよう、より素早
く放電する。 【０００８】光電圧絶縁器は電圧源として動作し、例え
ば１９８０年１０月７日付の米国特許第４，２２７，０
９８号に示された電力用金属酸化物半導体電界効果トラ
ンジスタ（ＭＯＳＦＥＴ）のような電力スイッチング素
子をターンオンできる。このような光電圧絶縁器に用い
られている光電圧発生器はかなり高い出力を有し、ＬＥ
Ｄの付勢に直ちに応動して光電圧スタックから充分に大
きな出力を生じＭＯＳＦＥＴとかバイポーラトランジス
タ等の制御素子のゲートを駆動するに要するゲート電力
を供給するようにしなければならない。 【０００９】光電圧発生器は絶縁支持部材の表面上に離
間され、誘電的に絶縁された一群の光電圧発生器からな
り、電気的に互いに直列接続されたものとして知られて
いる。この形式の光電圧発生器は前記米国特許第４，２
２７，０９８号に示されている。このような素子は市販
されている。電気的に絶縁され、横方向に離間され且つ
直列接続された光発電電池は、発生した小数キャリヤを
集めるために約０．０２５４ｍｍ（１ｍｉｌ）厚の小さ
な体積のものしか使用できず、材料の寿命も短いという
欠点がある。また素子を直列に接続する電極は入射光を
阻止する。したがってこのような素子の出力電流は制限
される。しかも素子はかなり複雑な構造を有し、製作す
るのに経費がかかる。 【００１０】光電圧発生器は直列接続されたウェーファ
素子のスタックからなり各素子は同一の順導通方向に配
されたＰＮ接合を有する。これらの素子は小さなスラブ
に切断され得、このスラブは縁部から照光されてスタッ
クの２つの端部に接続された端子間に出力電圧を形成す
る。この形式の素子はＪ．Ｍ．ゴールト氏に１９６９年
１月２１日付で特許された本願の出願人に譲渡された米
国特許第３，４２２，５２７号に示されている。 【００１１】縁部照光された電池のスタックは、誘電的
に絶縁された電池よりも本質的に優れている。何故なら
ば、光がスラブ中に深く入り込み、形成されたキャリヤ
は例えば収集ジャンクションから０．１２７ｍｍの所で
形成されても収集されるからである。しかも縁部照光さ
れたスラブでは、隣合うユニット間の電気的接点は光路
の外にある。 【００１２】光発生器として用いられる従来の縁部照光
される構成では出力電流電力が制限される。そしてこの
ような素子はＭＯＳＦＥＴゲート容量を速やかに充電し
て極く短時間内にターンオンしきい値電圧に達するほど
には優れていない。一般的に、このような素子の各ウェ
ーファは浅いＰ形拡散層を伴うＮ形層を有し、収集ジャ
ンクションを形成する。またかなり厚いウェーファが用
いられ、最終的なスタックは、スタックの中央部に位置
する単一のＬＥＤによっては等しく照光するのが難しい
ほど非常に大きな高さを有する。 【００１３】 【課題を解決するための手段】本発明に関連する第１の
構成によれば、新規な高電圧双方向出力スイッチ電界効
果トランジスタ（ＢＯＳＦＥＴ）構造が設けられ、この
構造は共通の中央ソース領域を有する２つの横方向に集
積化された電界効果トランジスタを用いるものである。
この素子は光結合器すなわち光電圧絶縁回路の出力によ
って動作する。素子の２つの外側ドレイン領域は各エン
ハンスメント形チャネル領域を介して中央ソース領域に
接続されており、このチャネル領域は２つのドレイン電
極間の比較的低抵抗の導電路を介して２つの外側の離間
されたドレインを接続するように反転されてもよい。例
えば約２Ωよりも低い抵抗路が形成され得る。この抵抗
はリードリレーを用いる殆どの応用例に利用できる値で
ある。 【００１４】新規なジャンクション構成は新規な構成に
よる縮小表面電界を用いる。そして本発明によれば、２
つのチャネル領域が２つのデプリション領域間に対称的
に配置されている。共通のソース接続が分離されたドレ
イン領域間を連絡する。チャネル領域はＰ（−）本体上
に形成された注入Ｎ（−）領域内に配されたＰ領域であ
る。制御回路要素はＢＯＳＦＥＴチップ中に集積化され
ている。ある実施例においては、ダイオードとＰＮＰト
ランジスタがＮ（−）層中に形成され、この場合ダイオ
ードはＰ形井戸中に形成され、一方ＰＮＰトランジスタ
はＮ（−）領域をそのベース領域として用いる。２つの
主ドレイン領域は相互間ならびにＰＮＰトランジスタお
よびダイオード用のＮ（−）領域と深いＰ＋絶縁拡散層
によって絶縁される。 【００１５】素子がオフのときのドレイン領域間の電圧
は１００〜１０００Ｖのオーダーであり、一般のリード
リレー応用例と置換できるリレーを製作することができ
る。このかなり高い電圧は、リレーが交流を制御してい
ようが直流電圧であろうが、高い出力電圧が横方向のＮ
（−）ドリフト領域によって阻止されてゲート酸化膜に
は加わらないために可能となる。したがって素子の出力
電圧が高くても非常に薄いゲート酸化膜を使用してゲー
トを非常に高感度に製作することができ、比較的小さな
電流源による比較的低い入力電圧によって素子をターン
オンすることができる。この結果、素子は後述する光結
合器すなわち光電圧始動器の出力によってターンオンさ
れる。したがって半導体スイッチング素子すなわちＢＯ
ＳＦＥＴは、非常に高感度なゲートターンオン特性を有
する、高電圧で比較的低抵抗の素子である。 【００１６】本発明の素子は通常の応用例に使用でき、
例えば既存のサイリスタまたはトランジスタの直接置換
としても用い得る。この素子はまた、電力スイッチング
素子と共に同一チップ中に集積化された他のリレー要素
を有する固体素子リレーの電力スイッチング要素として
の利用に応用することもできる。 【００１７】新規な固体素子リレー回路はまた、ＢＯＳ
ＦＥＴを導通状態に駆動するための単一の光電圧始動器
出力をかなり高い入力ターンオンインピーダンスを有す
る回路と共に用い、高速ターンオフ時間を提供するため
の光電圧始動器の寸法および低入力ターンオフインピー
ダンスの要求を制限するようになっている。 【００１８】新規な回路はゲート電圧が常に単一の光電
圧発生器出力に直ちに追従することを保証する。予定さ
れた光電圧発生器出力から電力ＭＯＳＦＥＴゲート電圧
を外れさせる２つの条件がある。これらはゲート・ソー
ス間容量ＣISS 上に蓄積された充電電荷および高いｄＶ
／ｄｔの下でドレイン・ゲート間容量ＣD-G を介して流
れる電流で誤ってゲートを充電する電荷である。電力Ｍ
ＯＳＦＥＴのゲートが光電圧発生器に直接接続されたと
き、ゲート信号が光発生器の出力から適切に与えられた
ものか寄生容量ＣISS またはＣD-G の１つの充電の結果
としてなのかを見分けることは不可能であることが知ら
れている。 【００１９】本発明に関連する一構成例によれば、検知
インピーダンスが光発生器と電力ＭＯＳＦＥＴのゲート
との間に接続されており、このインピーダンスは補助回
路を制御して偽のＭＯＳＦＥＴゲート電圧を速やかに消
去するように用いられる。好ましい実施例においては、
検知インピーダンスはダイオードであり、ツェナーダイ
オード、ＭＯＳＦＥＴ、または抵抗のような他の要素も
使用できる。別個の検知インピーダンスを使用すること
により、入力信号がターンオフされたとき第２の光発生
器アレイを用いずに補助回路を制御して容量ＣISS の急
速放電を行うことが可能となる。 【００２０】本発明に関連する好ましい実施例において
は、光電圧源出力から電力ＭＯＳＦＥＴのゲート・ソー
ス回路への充電回路はダイオードが接続されており、こ
のダイオードは光電圧源からゲート容量への電流の流入
を行わせて検知インピーダンスとして動作する。スイッ
チングトランジスタ回路が電力ＭＯＳＦＥＴ素子のゲー
ト容量と並列接続された光電圧源の正出力端子に接続さ
れた入力制御端子から制御され、スイッチングトランジ
スタは光電圧源出力電圧が消失し始めたときにバイアス
される。したがって、リレーは、光電圧源から充分な電
流が生じて電力ＭＯＳＦＥＴのゲート容量を必要な値ま
で充電すると直ちにスイッチングオンする。しかし、回
路がターンオフされるときおよび光電圧源の出力電圧が
所定値より低くなると、スイッチングトランジスタがタ
ーンオンして電力ＭＯＳＦＥＴの両ゲート容量に跨がっ
ておよび光電圧源に跨がって短絡回路を形成し、両ゲー
ト容量ＣISS および光電圧源の出力はスイッチングトラ
ンジスタにより短絡される。したがって、電力ＭＯＳＦ
ＥＴは速やかにターンオフする。 【００２１】また新規な交流クランプ回路も設けられて
おり、これは電力ＭＯＳＦＥＴのゲート・ソース電極に
跨がって接続された他のスイッチングトランジスタを有
する。抵抗−容量微分回路も設けられていて、ｄＶ／ｄ
ｔが所定値を超えたとき、電力ＭＯＳＦＥＴのゲート・
ドレイン間寄生容量ＣD-G を介してのミラー電流をバイ
パスするため第２のスイッチングトランジスタをターン
オンする。この交流回路は上述の検知インピーダンスと
電力ＭＯＳＦＥＴゲート電極との間に接続されている。 【００２２】ＭＯＳＦＥＴと共に単一チップ中に集積化
されたものとして示された新規な固体素子制御回路は通
常のＦＥＴ素子を駆動するためにも用いられる。 【００２３】本発明に関連する新規な固体素子リレー
は、電気機械的リードリレーを含む市場に存在するリレ
ーに対し多くの利点を有する。そして本発明に関連する
回路は交流および直流電圧をスイッチングでき、オフ状
態でＭＯＳＦＥＴ形素子の特性である非常に小さな漏洩
電流を有する。それはまた非常に低い熱オフセット電圧
を有し、閉成されたとき電気機械的干渉放射を生じな
い。それはまたオン状態で完全に抵抗性で最小限の保持
電流または出力電圧を有する。それはアナログ信号を正
確に送出することができる。しかもオン状態を保つのに
１〜２ｍＷの小電力しか要しない。そらにこの素子は数
マイクロ秒内にターンオンおよびターンオフし、リード
リレーとか通常の固体素子リレーが動作に要していたミ
リ秒とは対照的である。本発明の素子の負荷電流容量は
チップ寸法およびジャンクション構成のみによって制限
され、通常のリードリレーの負荷電流定格を満足するに
は５００〜１０００ｍＡのオーダーでよい。またそれは
１兆回を超える動作ができる非常に長い動作寿命を有す
る。全体装置は現在リードリレーとか他の通常の固体素
子リレーに用いられているものと同様の例えば１６ピン
ＤＩＰ容器のような何らかのパッケージ中に収容され
る。 【００２４】新規な光電圧スタックが設けられ、この光
電圧スタックは、スタック中のウェーファ数を少なくし
て比較的高さの低いスタックを製作したにも拘らず、非
常に大きな出力電圧および電流を有する。本発明の一実
施例によれば、高抵抗Ｐ形本体が用いられている。この
本体上の薄いＮ＋層が本体中に収集ジャンクションを形
成する。収集ジャンクションを形成するために薄いＮ＋
層を有するＰ形本体を用いることにより、Ｐ形本体中の
小数キャリヤは電子である。このようなキャリヤは通常
のＮ形本体における小数キャリヤであるホールよりも高
い移動度を有する。 【００２５】好ましくは本体の材料が約５Ω・ｃｍより
大きな抵抗率、例えば３０〜５０Ω・ｃｍのフロートゾ
ーン引上げ結晶インゴットから形成された材料がよい。
しかし、通常のＰ形太陽電池に用いられている１〜５Ω
・ｃｍの低抵抗率材料も使用できる。低抵抗率材料の使
用は高出力電圧を形成するものとしては知られている
が、本発明の応用では高抵抗率材料の使用により得られ
る大短絡電流のために出力電圧を減らすことができる。 【００２６】ここで、各半導体ウェーファは取扱い中に
壊れない範囲で可能な限り薄い方がよい。新規な行程
は、スタックに応力を与えるウェーファ研削は合金化工
程前の最終工程であるので、そのような薄いウェーファ
の使用を可能にする。実際、ウェーファはウェーファ中
に形成されたキャリヤの拡散長より薄くされる。ＰＮ接
合によって既に集められた小数キャリヤを反射する反射
層として作用する新規なＰ＋層がＰ（−）本体上に離間
されているので、これは行われ得る。 【００２７】また、非常に高い高導電率のＮ＋層がＰ
（−）本体の一側上に用いられている。非常に高度にド
ープされたＮ＋層の使用によりＮ＋層をＰ形領域に変換
することなくスタックを合金化するために、アルミニウ
ム・シリコン低融点箔のアルミニウムを使用することが
できる。Ｎ＋拡散はリン不純物と共に行われるのが好ま
しい。リンはウェーファ内で金属イオン用のゲッタとし
て働き材料の寿命を更に増す。 【００２８】上述の反射Ｐ＋層およびＮ＋層は、ＰＯＣ
ｌ3 およびＢＮによる前付着を用いるもののような周知
の良好に置換された拡散工程によって形成されるのが好
ましい。 【００２９】上述のように、スタックは、薄いアルミニ
ウムまたはアルミニウム低融点箔の合金化により、隣合
うウェーファ間が接合されて接続される。しかし所望で
あれば、金属注入エポキシまたはポリアミドを、スタッ
クを一緒に接続するために使用してもよい。これはより
浅いジャンクションの使用を可能にし且つスタックの高
さを低くする。 【００３０】シリコン単結晶ウェーファの端板もまたス
タックに用いられて充分に長いスタンドオフ距離を形成
して、ジャンクションを損うことなく、鋸代を持たせ且
つ導電率エポキシを使用して、ウェーファのジャンクシ
ョンを短絡することなく、スタック端部を離間した導線
に固着することを可能にする。 【００３１】上述のようにウェーファが処理されたと
き、それらの独立した出力は充分に高く、約２０素子よ
り少ない、好ましくは約１０素子からなるスタックで電
力ＭＯＳＦＥＴを速やかにターンオンするに充分なだけ
大きい適切な出力電流および電圧を形成することができ
る。 【００３２】 【実施例】図１には本発明に係るＢＯＳＦＥＴおよび本
発明に関連する制御回路を用いる固体素子リレーを製作
するために用いられる回路の一実施例が示されている。
光絶縁器すなわち光結合器が図１のとじた破線２０内に
示されている。光電圧絶縁器２０はリレー入力端子２２
および２３に接続されたＬＥＤ２１ならびにＬＥＤ２１
によって照光されたときに出力電流を形成する光電圧ダ
イオード１９のスタックからなる。ＬＥＤ２１またはそ
の変形例は端子２２，２３への交流または直流によって
励起される。図示実施例においては、直流入力源がＬＥ
Ｄ２１をターンオンおよびターンオフするために端子２
２および２３に接続される。例えば入力回路はＬＥＤを
励起するためにＬＥＤ２１に約１０ｍＡの電流を与える
ように構成されている。 【００３３】図１の回路の残りは、出力端子２５および
２６を有する新規なＢＯＳＦＥＴ２４をターンオンおよ
びターンオフするための固体素子リレー要素を有する。
素子２４は高電圧素子であるが双方向導通特性を有する
から出力端子２５および２６は交流または直流回路に接
続される。そしてＢＯＳＦＥＴ２４は端子２５と２６と
の間に接続されたものとして図２に示されている２つの
直列接続された高電圧ＭＯＳＦＥＴ３０および３１の回
路と等価である。通常のＭＯＳＦＥＴ３０および３１は
端子３２と３３との間に与えられるゲート・基板間制御
電圧によってターンオンおよびターンオフされる。ＢＯ
ＳＦＥＴ２４の製造のための構造および方法は後に詳述
する。 【００３４】ＢＯＳＦＥＴ２４用の図１の制御要素はダ
イオード３５、ＰＮＰトランジスタ３６および入力抵抗
３７を有する。抵抗３７は非常に高いインピーダンスを
有し、５ＭΩ程度の抵抗である。 【００３５】図１の固体素子回路が後述のように用いら
れたときの特性は現在汎用されている通常の固体素子リ
レーとかリードリレーの特性に似ている。例えば回路特
性は端子２５，２６間に約２００ｍＡの最大負荷電流で
４００Ｖに耐えることができるものである。端子２５と
２６との間の抵抗は最大で２５Ωである。素子の入力容
量は約６０〜８０ｐＦであり、出力容量は約４０ｐＦで
ある。入出力回路間の容量は約２ｐＦである。５ＭΩの
抵抗を有する回路のターンオン時間は１０ｍＡの駆動電
流で約５０マイクロ秒であり、ターンオフ時間は約９０
マイクロ秒である。検出感度は入力インピーダンスを増
すことにより増すことができ、入力インピーダンスを減
らしてターンオフ速度を増すこともできる。 【００３６】光電圧絶縁器２０の特性は図３に誇張され
て示されている。図３に示すように、約５ＭΩの入力イ
ンピーダンスを用いたとき、ＬＥＤ２１がターンオンし
てから約４マイクロ秒でスタック１９の出力電圧が約３
Ｖまで上昇する。図３の特性を形成するためのＬＥＤの
駆動電流は約１０ｍＡである。オン時間はより、高い入
力インピーダンス３７をもちいるかまたはＬＥＤ駆動電
流を増すかにより短縮される。スタック１９の出力電圧
は、ＬＥＤ２１のターンオフにより直ちに減衰し始め
る。この減衰は図３の破線に示すように通常はかなり長
い時間を要する。それは、新規なダイオード３５および
ＰＮＰトランジスタ３６を用いない従来回路ではＢＯＳ
ＦＥＴ２４のゲート容量が緩慢に放電するからである。
しかし、本発明に関連する回路では、スタック１９の出
力電圧がＭＯＳＦＥＴのゲート電圧よりも約０．６Ｖ低
くなると、ＰＮＰトランジスタ３６が導通し始める。こ
れにより回路の入力インピーダンスはトランジスタの利
得によって低下する。そして図３に示すように、速やか
なターンオンのために、高入力インピーダンスが用いら
れていてもスタック電圧およびＢＯＳＦＥＴ２４のゲー
ト電圧は急速に消滅してかなり高速のターンオフが得ら
れる。 【００３７】ダイオード３５はＢＯＳＦＥＴ２４のゲー
ト回路への低インピーダンス充電路を形成し、抵抗３７
の全入力インピーダンスによっても素子を高速でターン
オンできることに注目すべきである。ダイオード３５は
検知インピーダンスであり、他のインピーダンスで置き
換えてもよい。 【００３８】図１の回路は次のように動作する。 【００３９】リレーをターンオンするために、ＬＥＤ２
１が励起されてスタック１９から充電電流が流れる。こ
の充電電流はダイオード３５を介して流れ、ＢＯＳＦＥ
Ｔ２４のゲート容量を充電する。ＢＯＳＦＥＴ２４ゲー
ト容量のしきい値電圧（約１．０Ｖ）が超えられたと
き、新規なＢＯＳＦＥＴはターンオンし約２．０〜２．
５Ｖで完全にオンに移行する。これにより端子２５と２
６との間に導電路が形成される。ＢＯＳＦＥＴ２４に対
する電流および電圧の要求が小さいものであるため、か
なり小さな光絶縁器１９でもＢＯＳＦＥＴ２４をターン
オンできる。 【００４０】抵抗３７で定まる高入力インピーダンス回
路に光電圧スタック１９の電流が与えられるので、非常
に高速の応答が得られる。通常の状況では、ＢＯＳＦＥ
Ｔをターンオフするために同一のインピーダンスを通し
てゲート容量を放電する必要があるので、この同一の高
入力インピーダンスは素子の急速ターンオフを妨げる。
しかし本発明に関連する回路では、高利得特性を有する
例えば静電誘導トランジスタ（ＳＩＴ）の非常な高性能
でターンオン速度を２０：１も改善する。後述のよう
に、ＰＮＰトランジスタでＢＯＳＦＥＴ２４の構成に代
替できる。トランジスタ３６は光電圧絶縁器２０を拘束
するために用いられているのではなくその出力電圧に追
従するために用いられていることに特に注目すべきであ
る。スタック１９の出力電圧が一旦ゲート電圧よりも約
０．６Ｖ低くなると、トランジスタ３６がターンオンす
る。この回路の実効入力インピーダンスは、約４００で
あるトランジスタ３６のベータで割算した抵抗３７の抵
抗値である。したがって、実効入力回路はかなり低イン
ピーダンス回路であり、これはＢＯＳＦＥＴ２４のゲー
ト容量をかなり急速に放電してかなり急速にターンオフ
する。 【００４１】図１の回路の電流制御特性が図４に示され
ている。図４において、スタック１９の正出力端子の電
圧からダイオード３５の順方向降下分を差し引いたもの
であるゲート電圧が約１Ｖに達するとＢＯＳＦＥＴ２４
がターンオンする。一旦２Ｖに達すると、素子は殆ど完
全にオンであるそのときの負荷電流は、例えば１００ｍ
Ａに達する。阻止状態から完全オン状態にＢＯＳＦＥＴ
２４を切り換えるに要する実際の電圧は約３Ｖよりも低
く、素子はＴＴＬ回路で動作できる。なお、図４中、１
００ＭＩＬＳは、２．５４ｍｍに相当する。 【００４２】図５〜図１２は、ダイオード３５、トラン
ジスタ３６および抵抗３７を有するシリコンの単一チッ
プを示している。一実施例ではリレー全体につき前述の
定格に対し、チップは０．３８１ｍｍ程度の厚さ、１．
８０３ｍｍ〜２．３３７ｍｍ程度の長さおよび幅を有す
る。もちろん寸法は変え得る。 【００４３】チップの表面は図５に平面図として示さ
れ、これはＢＯＳＦＥＴ２４のソースおよびドレイン用
の金属パターンを示している。言うまでもないが、図５
のチップはかなり大きなウェーファ上に同時に形成され
た多数のチップの１つである。 【００４４】図５、図６および図８によれば、ＢＯＳＦ
ＥＴ素子２４は便宜上クロスハッチングで示された２つ
の主ドレイン電極５０および５１からなる。拡大された
パッド領域５２および５３は、通常のワイヤボンディン
グ技術によりドレイン５０および５１に電気的接続を行
うために用いられる。 【００４５】ドレイン５０および５１は図１の端子２５
および２６に接続されるもので、各々は図８に拡大され
て詳細が示されているドレインフィンガ５４および５５
のような複数の離間した細長いフィンガからなる。図５
の構成は細部が誇張されており、実際の素子では各ドレ
イン領域用に約１５本のフィンガが用いられている。 【００４６】ソースコンタクト５６および５７を含む複
数の細長いソース接点がチップを横方向に横切るように
配され且つ細長いドレインフィンガの離間した対の間に
対称配置される。個々のソースフィンガは垂直中央導体
６５および周りを取り囲む境界６６によって互いに電気
的に接続されている。したがって電路は、例えばドレイ
ン５０からドレイン５１へと画定され、並列接続された
フィンガ５４および５５からソースフィンガ５６へ、そ
してソースフィンガ５６に沿って右へ行きドレインフィ
ンガ５８および５９に至るものとなる。全てのドレイン
およびソースの金属はアルミニウムである。チップの底
面にはソース境界６６に接続された電極が設けられてい
る。基板接続パッド６０が図５の素子の表面に設けられ
ている。 【００４７】上述の新規な噛合い櫛歯形パターンは、後
述のように上記導電路を制御するゲート酸化膜間に高電
圧を与えることなく、ドレイン５０，５１間に高電圧を
使用することを可能にする。図５のドレイン電極および
ソース電極の隣合う対の各々に対して平行導電路が存在
することに注目すべきである。図５の素子の表面には後
述のように素子のゲート回路に簡単なボンド接続を行う
ゲートパッド６１が設けられている。さらに図５の基板
パッド６０はスタック１９の負出力端子に接続されてい
る図１のＢＯＳＦＥＴ２４の基板端子に対応し、ゲート
パッド６１はスタック１９の正出力端子に接続されてい
るダイオード３５のアノードに対応する。 【００４８】図５に示すように、破線領域Ｂ内に示され
たチップ領域は後述するように概略図示されたダイオー
ド３５およびトランジスタ３６の形成のために留保され
ている。チップの表面は図５に示されていないが後述す
るような方法でその外縁周りに抵抗３７を支持する。 【００４９】本発明に用いられるジャンクションパター
ンは図５の領域Ａのジャンクションパターンと関連させ
て図６および図８に示されている。このパターンは図５
の素子の全表面に亘って用いられている。 【００５０】図６および図８を参照すると、チップ７０
の本体は前述のように軽度にドープされたＰ（−）領域
で約０．３８１ｍｍ厚で例えば３０Ω・ｃｍの抵抗率を
有する。主Ｐ（−）領域は素子の主電路と直列ではない
がＢＯＳＦＥＴの破壊電圧を定める。次いで軽度にドー
プされたＮ形ドリフト領域がＰ（−）本体領域の上面に
形成される。しばしばデプリション領域またはドリフト
領域と呼ばれるＮ（−）領域７１は、好ましくは５μｍ
の深さを有し通常のエピタキシャル成長技術で形成され
る。しかし好ましくは層７１はイオン注入により形成さ
れる。Ｎ（−）ドリフト領域７１は素子の動作中横方向
に正しいデプリションを得て素子表面の電界を表面上で
均一に分布されるようにするために正しくドープされな
ければならない。好ましくはＮ（−）領域７１は約１×
１０12イオン／ｃｍ2 のドーズでリンイオン注入を行う
ことにより形成される。前述のように約５μｍの深さま
でリンイオンを拡散させるため、約１２００℃で約１８
時間に亘るドライブイン工程が、注入工程に続く。 【００５１】次いで図５のソース・ストリップの各々の
下に配されるストリップを有するＰ＋領域７２が形成さ
れる。ストリップ７２のようなストリップの横方向側部
は横方向内部よりもより軽度にドープされる。それはこ
れらの領域が後述のように形成されるＭＯＳＦＥＴのチ
ャネルを画定するからである。 【００５２】図６および図８のストリップ７２のような
ストリップを形成するために領域７１の表面にフィール
ド酸化膜が形成され且つ適切な細いストリップが通常の
マスキング、光食刻法およびエッチングによりフィール
ド酸化膜中に開けられる。次いで例えばホウ素イオンを
用いて例えば３×１０14イオン／ｃｍ2 のかなり重度の
ドーズでイオン注入が行われる。このホウ素イオンを５
μｍもしくはそれより深く拡散させるたに、１２００℃
で約１００分間のドライブイン工程が、注入工程に続
く。 【００５３】続いてマスキング酸化膜が約５０００オン
グストロームまで成長する。次いで第２のマスクが酸化
膜表面にかけられ、後述するゲートおよびＮ＋ソースス
トリップ８２および８３を受け入れるための領域上に窓
がエッチングされる。次にゲート酸化膜は露出したシリ
コン表面上に約７００オングストロームの厚さまで成長
する。次いでポリシリコンが全表面に約５０００オング
ストロームの厚さまで付着される。 【００５４】次いでポリシリコン表面に第３のマスクが
かけられ、所望のポリシリコンゲートパターンが光食刻
により素子表面上に形成され、マスクによって露光され
たポリシリコンがゲート酸化膜まで食刻される。露出し
たゲート酸化膜も食刻され、例えば３×１０13イオン／
ｃｍ2 程度のかなり低いイオンドーズが与えられ、Ｐ＋
ストリップ７２の両側およびゲート酸化膜の下方に、よ
り軽度ドープされたＰ形領域７２ａおよび７２ｂを形成
する。次いで約１１２５℃で１２０分間、軽度にドープ
された領域を２．５〜３μｍまで拡散させ、マスク酸化
膜を約１５００オングストロームにする。このマスク酸
化膜は、制御回路要素の形成時に用いられ、軽度にドー
プされたＰ領域を拡散させる一方、同じ窓にＮ＋領域が
後に形成されるのを防止することを可能にする。軽度に
ドープされたＰ形領域７２ａおよび７２ｂの使用によ
り、後述するようにＢＯＳＦＥＴのしきい値電圧は低下
する。 【００５５】第４のマスク形成および光食刻操作が行わ
れ、ドレイン領域８０および８１上のストリップをフィ
ールド酸化膜に開ける。第５のマスキングおよび光食刻
も行われてソース領域８２および８３の上ならびに制御
回路の選択された領域上に、１５００オングストローム
のマスク酸化膜にストリップが開けられる。次いで拡散
によりＮ＋領域８０，８１，８２および８３が形成され
る。領域８０および８１はドレイン接点フィンガ５４お
よび５５の下に配されるＮ＋ストリップである。しか
し、一般にＮ＋領域８０および８１は図５のドレイン電
極５４の形状を有する櫛歯状パターンの部分である。言
うまでもないがドレイン電極５１の下に同様のパターン
が同時に形成される。図８のＮ＋領域８２および８３は
ソースフィンガ５６の下に配される細いストリップであ
る。この後素子表面に保護酸化膜がかけられ、マスキン
グ操作でソースおよびドレイン接点を含む必要な金属用
の窓を開ける。ソース接触フィンガ５６はＮ＋領域８２
および８３をＰ＋領域７２の中心に接続する。明らかに
他の同様のストリップが他のソースストリップの下方に
配され、領域７２のような対応するＰ形領域内に形成さ
れる。Ｎ＋ストリップ８２および８３はチャネル領域７
２ａおよび７２ｂを画定し、これら領域はエンハンスメ
ント形ＭＯＳＦＥＴ動作用のＮ形チャネルを形成すべく
反転されてもよい。 【００５６】図８にポリシリコンゲート９０および９１
として示された細長いポリシリコンゲートはそれぞれチ
ャネル領域７２ａおよび７２ｂ上に配される。チャネル
７２ａ，７２ｂの上の活性ポリシリコンゲート領域の下
の酸化膜の厚さは非常に薄く約７００オングストローム
であり、素子のしきい値電圧を実質的に低下させる。ポ
リシリコンゲート９０および９１は図５のゲートパッド
６１に適切に接続されており、導電性ポリシリコンゲー
ト９０および９１をソース金属ストリップ５６から絶縁
するシロックスまたはガラス絶縁層の各層１００および
１０１によって覆われる。 【００５７】上述の点から、新規な工程はソースおよび
チャネル領域がポリシリコンゲートと自己整合させられ
るＤＭＯＳ工程であることが分るであろう。実際、仮に
初期（−）領域７１をも含めるならば、その工程は三重
拡散工程である。 【００５８】図９に示すように、ポリシリコン層９１は
領域８１のようなドレイン領域の端部を包み込む。本発
明によれば領域７２ｂのようなチャネルおよびドレイン
領域の上のゲート酸化膜はポリシリコンゲート９１がそ
の曲り始める点の少し手前で終わる。これはアバランシ
ェ降伏においてゲート酸化膜が熱キャリヤに曝されるの
を防止する。このアバランシェ降伏はジャンクション曲
線のこの領域で生じる。これによりゲート酸化膜の損傷
は避けられる。 【００５９】図８には素子の全表面を横切って延び且つ
例えば１．２μｍの厚さを有する通常のフィールド酸化
物層もある。通常の処理技術を用いることにより酸化物
層は適切に開口され、ドレインフィンガ５４および５５
ならびにソース電極ストリップ５６を有するドレイン電
極が図示のように付着される。単一の金属シートが素子
の表面上に形成されてマスク酸化膜の窓に露出されるチ
ップ表面領域に接点を形成し、この金属は次いでマスク
されて例えば図５および図８に示すように最終の所望パ
ターンに切断される。 【００６０】こうして得られた電界効果トランジスタ
は、ドレイン５０および５１の間にかなりの高電圧が接
続され得る新規な横形双方向導通電界効果トランジスタ
（ＢＯＳＦＥＴ）である。小電流源から適切な低電圧が
ポリシリコンゲート９０および９１に与えられると、図
５のチップの全領域上のチャネル７２ａおよび７２ｂは
反転され、電流はドレイン５０から反転されたチャネル
領域を介してソースフィンガ５６のようなソースフィン
ガに流れる。電流は次いで素子の他の半分上のソースフ
ィンガ５６から外方に反転されたチャネルを再び介して
ドレイン５１のフィンガに至り、２つのドレイン電極間
に導電路を形成する。ポリシリコンゲート９０および９
１と基板基準電圧に固定されたフィンガ５６のようなソ
ースフィンガとの間には非常に小さな電圧差しかないか
らこの素子は高電圧素子である。したがって、ドレイン
電極５０，５１間に非常に高い電圧が現れても、チャネ
ル領域７２ａおよび７２ｂ上の薄い酸化膜には数Ｖしか
生じない。 【００６１】したがって本発明の新規な素子は交流また
は直流スイッチング電力ＭＯＳＦＥＴとしての一般的な
応用ができる。勿論素子の電流定格はチャネル７２ａお
よび７２ｂの有効幅によってのみ制限され、図２に示し
た寸法１．８０３ｍｍ×２．３１１ｍｍの素子の場合、
その定格電流は約２００ｍＡである。素子のしきい値電
圧は、薄いゲート酸化膜によって非常に低く、２Ｖと
２．５Ｖとの間で生じる完全ターンオンで約１Ｖであ
る。素子のオン抵抗もかなり低く、例えば約２５Ωより
低い。 【００６２】図示実施例におけるドレインフィンガ５４
および５５のようなドレインフィンガ間の間隔は中心間
で０．２０３ｍｍである。Ｐ＋領域７２の幅は約０．０
２５４ｍｍである。この形式の構成では領域８１または
８０のような何れかのドレイン領域からＰ＋領域７２の
間の横方向電界はフィールド酸化膜９３の直ぐ下のウェ
ーファの表面に沿って非常に良好に分布している。すな
わち表面に沿う等電位曲線は均等に分布している。した
がって表面における局部的な電界による局部破壊は避け
られる。 【００６３】新規なＢＯＳＦＥＴはこの点に関しては図
５の領域Ｂに集積化されたダイオード３５およびＰＮＰ
トランジスタ３６を有し非常によく構成されている。領
域Ｂに用いられているジャンクションパターンは図７お
よび図１０に詳細に示されている。図７および図１０に
よれば、Ｎ（−）領域７１はＰ＋拡散層７２が形成され
たのと同時に形成された拡大Ｐ＋拡散層１１０を有す
る。図７において、Ｐ＋拡散層７２は図８のソーススト
リップ５６の下にあるものと同一であるが、図５の領域
Ｂの両側の長さの短いソースストリップの下にある図７
のものとは異なるＮ＋ストリップ８２および８３を有す
る。Ｐ形拡散層７２ａおよび７２ｂが形成されるとき、
Ｐ形拡散層１１１および１１２の形成も図７のＰ＋矩形
リング１１０内に露出されたＮ（−）フレーム内で行わ
れる。Ｎ＋コンタクト領域１１３およびＮ＋領域１１４
もＮ＋領域８２および８３が形成されたときに形成され
る。 【００６４】図７に示される回路およびジャンクション
パターンは図１０に示されている。そしてダイオード３
５はＰ領域１１１とＮ＋領域１１４との間に形成された
ＰＮジャンクションによって画定される。Ｎ＋領域１１
４は図５のゲートパッド６１に接続されているポリシリ
コンゲートラチスに電気的に接続されている。ダイオー
ド３５のアノードはＮ＋領域１１３に電気的に接続さ
れ、次いでリレーへの入力回路の正端子に接続されてい
る。 【００６５】非常に高利得のＰＮＰトランジスタ３６
は、Ｐ領域１１２、Ｎ（−）本体７１およびＰ（−）本
体７０で形成されている。コレクタ電極は図示のように
Ｐ（−）本体に接続されているＰ＋リング１１０を介し
て接続されている。領域１１０は次に基板電極に電気的
に接続され且つ光スタック入力の負端子に接続されてい
る。ＰＮＰトランジスタの形成はＢＯＳＦＥＴ素子を形
成するために用いられている工程に理想的に適合してお
り、非常に高利得のトランジスタが形成されることに注
目すべきである。 【００６６】図１の抵抗３７は何らかの所望の方法でチ
ップ上に設けられる。好ましくは図１１に示すように抵
抗は図５のチップの外縁を取り囲み、例えば２．５４ｍ
ｍ〜５．０８ｍｍの長さを有して１〜５ＭΩの抵抗を有
するものである。抵抗端子は、好ましくはゲートパッド
６１の下で、Ｐ＋領域７２の形成と共に形成されるＰ＋
周縁領域１３０中に形成される。 【００６７】図１１は破線１３１内にＮ（−）ストリッ
プ領域１３２の平面を示し、この領域１３２はチップ周
縁周りに延び且つ図１２に示すようにＰ＋領域１３０に
より離間された端部を有する。ストリップ１３２は例え
ば１５μｍの幅を有する。チップ内の適切な電位点に接
続された適切な端子１３５および１３６に対しそれぞれ
接続されたＮ＋端部パッド１３３および１３４（図１
２）が設けられている。Ｐ＋領域１３０に対するＮ＋領
域１３３および１３４は１０〜１２Ｖの降伏電圧を有す
るツェナーダイオード１４０（図１２）を画定する。 【００６８】本発明の新規なＢＯＳＦＥＴ構造は他の方
法でも構成できる。図１３および図１４はＢＯＳＦＥＴ
を構成するために用いられ得るジャンクションパターン
の第２実施例を示す。図１３および図１４のジャンクシ
ョンパターンは図８と対比されるべきもので同一の符号
は同様要素を示している。図８の構成と図１３および図
１４の構成との基本的相違は、ドレインＤ１およびＤ２
が完全な噛合い櫛歯形かどうかである。図８のＰ＋領域
７２は図１４の２つの独立し横方向に離間した部分１５
０および１５１として形成され、これら２つの部分の中
央には単一のＮ＋領域１５２が配され、ソースストリッ
プ５６に接続されている。次いでＰ形領域１５０および
１５１内にはＮ＋領域１６０および１６１が形成され、
Ｐ領域１５０および１５１の各々の中にポリシリコンゲ
ートの対１６２および１６３ならびに１６４および１６
５と協働する２つのチャネルを画定する。ゲート１６２
および１６３ならびにゲート１６４および１６５は、ゲ
ート金属ストリップ１７０および１７１にそれぞれ周期
的に接続されている。 【００６９】図１５は前述のＢＯＳＦＥＴチップに組み
込まれ得る回路を示しており、この回路は図１の回路に
対しターンオフ速度が増し、予期しないｄＶ／ｄｔター
ンオンの対策がなされた点で特徴を有する。図１の要素
と同様の要素には図１５でも同一の符号が与えられてい
る。 【００７０】図１５の高速ターンオフ回路は、ＮＰＮト
ランジスタ２００、ＰチャネルＭＯＳＦＥＴ２０１およ
び抵抗２０２からなる。これら要素は、ＬＥＤ２１がタ
ーンオフしたときゲート・基板間寄生容量ＣISS 上の電
圧がスタック１９の電圧に追従する、実際には同電圧を
引き下げることを確実に行う再生的ターンオフ回路を形
成する。スタック電圧が素子２４のゲート電圧よりも約
０．５Ｖ低くなると、ＰチャネルＭＯＳＦＥＴ２０１が
ターンオンし、ＣISS がＭＯＳＦＥＴ２０１およびＮＰ
Ｎトランジスタ２００のベース・エミッタ回路を介して
放電する。これはトランジスタ２００をターンオンさせ
てスタック１９を放電させ、放電中はＭＯＳＦＥＴ２０
１をターンオンさせ続ける。要素３５，２００，２０１
および２０２は簡単にＢＯＳＦＥＴチップ中に組み込め
るものである。 【００７１】図１５のスイッチング回路のスイッチング
オフ速度は、４７０ＫΩの抵抗３７を有する図１の回路
のスイッチング速度に等しい。図１５の回路は放電抵抗
３７用の低い値を要せず、したがって光電圧要素に多く
の負荷を負わせない。これは回路の検出感度、ターンオ
ン速度およびターンオフ速度を改善する。 【００７２】図１５はまたｄＶ／ｄｔ抑制のためのダイ
ナミック交流クランプ回路を示している。そしてドレイ
ン・ゲート間の分布寄生容量ＣD-G は端子２５と２６と
の間の充分に大きなｄＶ／ｄｔの下で充分に大きなパル
ス電流が流れることを可能にし、端子２２および２３に
入力信号がないときでもＭＯＳＦＥＴ２４をターンオン
させる。この抑制回路は抵抗２１０、コンデンサ２１１
およびＮＰＮトランジスタ２１３を有し、これら要素の
全てが電力ＭＯＳＦＥＴチップに集積化される。抵抗−
容量分圧器は、端子２５，２６間のｄＶ／ｄｔが所定値
を超えるとトランジスタ２１２をターンオンさせて容量
ＣISS とＣD-G との間の接続点を接地する。 【００７３】図１５の回路において、抵抗２０２および
２１０はそれぞれ１ＭΩであり、コンデンサ２１１は２
０ｐＦである。 【００７４】図１６および図１７によれば、スタックに
用いられる光発生ウェーファを製作するための出発ウェ
ーファが示されている。図１６および図１７ならびにこ
れから出てくる図のウェーファの寸法は、明瞭化のため
に比例関係を無視して誇張して示されている。図１６の
ウェーファは高抵抗率ｐ形材料であり、ウェーファはで
きる限り薄いが注意深く取り扱えば破壊することのない
程度の強度を有するものである。例えば、図１６および
図１７のウェーファはフロートゾーン結晶成長法で形成
されたインゴットから切り出され、約５０Ω・ｃｍの抵
抗率を有するｐ形である。これが概ね実用的最高値であ
るが、１〜５Ω・ｃｍ等の通常のＰ形太陽電池に用いら
れている値のものも使用できる。高抵抗率材料の使用に
より、ウェーファから終局的に製作される各セルの出力
電圧は減じるが、より大きな短絡電流が得られる。 【００７５】使用されたウェーファは直径約５０．８ｍ
ｍで、厚さ約０．１９ｍｍのもので、これは過大な破壊
を起こさずに工業的工程で取り扱い得る最も薄いもので
ある。ウェーファ直径を例えば７６．２ｍｍにすること
もできるが、それに応じてウェーファ厚を例えば０．２
３ｍｍと厚くしなければならない。 【００７６】図１６および図１７のウェーファ３２０の
頂面および底面は、約０．４μｍ厚の成長酸化物層３２
１および３２２によって酸化される。次いで通常のフォ
トレジストマスク層３２３が、図１８の酸化物層３２２
上に形成される。ウェーファは通常マスクされていない
酸化物層をエッチング除去し、一方図１９に示すように
酸化物層３２１はそのまま残す。 【００７７】この後ホウ素を含むキャリヤが図１９の少
なくともウェーファの底面の露出していない面に付着さ
れ、次いでホウ素はウェーファ中にドライブインされて
図２０に示されるＰ＋領域３３０を形成する。この処理
は１２５０℃で１０時間であり、ホウ素が約０．０２５
４ｍｍの深さまで拡散するまで行う。図２０のドライブ
インは表面抵抗率が約５０Ω／□に達するまで行われ
る。酸化物層３２１はホウ素プレデポジションおよびド
ライブイン処理中マスクとして働く。またホウ素をドラ
イブインする間、厚さ約１μｍの酸化物層が図２０のウ
ェーファの底部表面上で成長する。 【００７８】この後図２１に示されるように、フォトレ
ジスト層３３２が酸化物層３３１の表面に施され、マス
クされていない酸化物層３２１は図２１のウェーファの
上面から除去される。 【００７９】その後、ＰＯＣｌ3 源を用いた、非常に重
度のＮ＋プレデポジションおよびドライブインが行わ
れ、マスクされていない表面にＮ＋領域３３３を形成す
る。ウェーファ３２０の上面にＮ＋領域３３３を拡散さ
せるために、面積抵抗が約０．８Ω／□となるまで、１
１２５℃で２時間に亘りリン材料がウェーファ上にプレ
デポジションされる。この後、不純物は約１２００℃で
１０時間ドライブインされる。これはＮ＋領域３３３に
約０．０２５４ｍｍの深さまで行われる。このドライブ
インはウェーファのＮ＋表面の抵抗率が約０．５Ω／□
になるまで中止される。表面抵抗率が０．５Ω／□と非
常に高いものであり、ウェーファ表面で約１×１０20リ
ンイオン／ｃｍ3 より大なるときに得られるものであ
る。実際、リンイオン濃度は固体溶解限度である２×１
０20イオン／ｃｍ3 まで上げ得る。 【００８０】この新規なＮ＋拡散層はＰ（−）領域３２
０の寿命を延ばす。それはリンイオンがシリコン本体中
の金属イオンに対してゲッタとして働くからである。し
かも非常に重度にドープされたＮ＋領域３３３を形成す
る工程は、ジャンクションパターンを形成するための最
終工程であり、多数のウェーファを合金化してスタック
にするための手段として、アルミニウム箔またはアルミ
ニウム低融点材料を用いることを許容する。すなわち、
アルミニウムはＮ＋層をＰ形電導性に反転することはな
い。この後図２３に示すように、６：１水酸化フッ素化
合物エッチ材料の使用により、図２２のウェーファから
全ての酸化物が除去される。 【００８１】工程の次の段階は図２４に示すようなスタ
ックの形成であり、ウェーファ３４０，３４１および３
４２を含む１０枚のウェーファが０．０２５４ｍｍ厚の
箔３４３を間に挟んで積み重ねられる。ウェーファの数
は変え得る。箔３４３はアルミニウム８８重量％および
シリコン１２重量％のアルミニウム・シリコン低融点材
料である。０．２０３ｍｍ厚の純粋アルミニウムの端板
３４４および３４５がスタックの両端に重ねられる。仮
に端板３４４および３４５がアルミニウム・シリコン低
融点材料であると、端板３４４および３４５に直ぐ隣合
う箔は省略できる。また端板３４４および３４５はシリ
コン製でもよい。 【００８２】次に全スタックは適切な方法で軽い圧力が
かけられ、スタックを合金化するための適切な装置中に
置かれる。例えばスタックは窒素ガス洗浄を用いるベル
ト炉中に置かれる。この炉はオーブン通過時間が約４５
分であるときピークが約８００℃で５分間となるものと
すべきである。通常の合金化炉も使用できる。 【００８３】スタックが合金化された後、スタックは所
望寸法のスラブに切断される。このスラブはスタックを
その軸に平行な方向に切断することによって形成され
る。図２５は図２４のスタックから形成されたスラブを
示し、このスタックは適切な通常の単一または多数の刃
を有する鋸によって切断される。図２５のスラブは約
０．５０８ｍｍ幅で１．５２４ｍｍ長の寸法を有する。
スラブの高さは１０枚のシリコンウェーファおよび結合
箔の全高さによって決まり、約２．５４ｍｍ（１００ｍ
ｉｌｓ）である。幅および長さならびにスタック当りの
ウェーファ数は変え得る。したがって１０．２ｍｍ×
０．３８ｍｍのスラブ素子も用い得る。１０枚のウェー
ファによって形成される２．５４ｍｍの高さは小さく、
スラブの中心から０．７６ｍｍの位置にある照光ＬＥＤ
からの距離はスラブの何れかのウェーファ素子から非常
に異なって離間されたものではない。 【００８４】図２５の光電圧スラブは図２６および図２
７に示される光電圧絶縁器に組み込まれる。そして図２
６および図２７において、頂部電極３４５および底部電
極３４４からそれぞれ延びる電極３５２および３５３を
有する図２５のスラブ３５１を適切に支持する支持ベー
ス３５０が示されている。電極３６１および３６２を有
する通常のＬＥＤ３６０は、好ましくは赤外線出力のＬ
ＥＤであり支持ベース３５０上に置かれ且つ概ねスラブ
の中心に置かれるが充分な距離例えば０．７６ｍｍだけ
スラブから離間されてＬＥＤ電極とスタック電極との間
に所望の絶縁構造（３７５０Ｖ）を形成する。図２６お
よび図２７において、容器の高さは約１．５２４ｍｍよ
り若干大きく、直径は約１．５２４ｍｍより若干大き
く、容器の頂部の直径は約３．１７５ｍｍである。 【００８５】この組み上がったものは次いでＬＥＤ照光
に透過性の透明絶縁シリコーン本体３７０で覆われる。
シリコーン本体３７０は反射性被膜３７１で覆われる。
好ましくは被膜３７１は本体３７０と同一組成のシリコ
ーンで構成するが、例えば二酸化チタン粉末のような白
い反射性材料を含むものとする。この粉末入りシリコー
ンの使用は、シリコーン本体３７０への被膜３７１の接
着を確実なものにする。 【００８６】図２８は図２５、図２６および図２７のス
タックの詳細を示し且つ端板３４４および３４５におけ
る切断鋸による損傷がどのようなものかを示している。
特に端板は、端板３４４における端部４０１および４０
４のように荒く斜面状にされ且つ荒く形成された端部を
有する。端板３４４および３４５は全ての鋸損傷を受け
入れるに充分なだけ厚く、鋸損傷は端板に隣合ったウェ
ーファ中にジャンクションまで達しない。端板３４４お
よび３４５はまた充分な厚さすなわち導電エポキシ塊４
１０および４１１を受け入れるスタンドオフを有する。
このスタンドオフは、スタックを、離間したリードフレ
ーム要素すなわち他の電極４１２および４１３の端部
に、端板に隣合う活性ジャンクション間を短絡する危険
なく固着させるために用いられる。
【図面の簡単な説明】
【図１】単一チップに組み込まれた本発明に関連する第
１実施例の回路図である。 【図２】図１に示される双方向性出力半導体電界効果ト
ランジスタの等価回路図である。 【図３】図１の光電圧絶縁回路用時間関数としての特性
出力電圧を示す図である。 【図４】図１のリレー回路の電流制御特性を示す図であ
る。 【図５】図１の出力回路を含む単一チップの平面を示
し、特にドレインおよびソース金属パターンを示す図で
ある。 【図６】図５における円で囲まれた部分Ａのウェーファ
表面およびそこに形成されるジャンクションの拡大図で
ある。 【図７】図５の破線で囲まれた部分Ｂのジャンクション
パターンを拡大して示すと共にチップ表面に組み込まれ
た図１の回路のＰＮＰトランジスタおよびダイオードジ
ャンクションを示す図である。 【図８】図５および図６の８−８線に沿う図６の断面を
示すと共にＢＯＳＦＥＴ素子に用いられる基本ジャンク
ションパターンを示す図である。 【図９】ゲート酸化膜がポリシリコンゲートの曲線の領
域の終端された短絡であることを示す図である。 【図１０】図７の１０−１０線に沿う断面を示すと共に
図１のトランジスタおよびダイオード用のジャンクショ
ンパターンを示す図である。 【図１１】図１のチップの縁部の一部の頂面図である。 【図１２】図１１の１２−１２線に沿う断面図である。 【図１３】本発明に係る第２実施例の平面図である。 【図１４】図１３の１４−１４線に沿う断面図である。 【図１５】図５、図６、図８、図１３および図１４のチ
ップに組み込まれる第２実施例を示す図である。 【図１６】本発明に関連する光発生スタックに用いられ
る単結晶シリコンの単一のウェーファの頂面図である。 【図１７】図１６の１７−１７線に沿う断面図である。 【図１８】表面を酸化した後で一表面上にフォトレジス
トマスクを形成した後の図１７のウェーファを示す図で
ある。 【図１９】ウェーファの一表面から酸化膜層を除去した
後の図１８のウェーファを示す図である。 【図２０】図１９のマスクされていない表面内へのＰ形
拡散後の図１９のウェーファを示す図である。 【図２１】一表面にフォトレジストマスクが形成され且
つ他の面から酸化膜層が除去された後の図２０のウェー
ファを示す図である。 【図２２】図２１のウェーファの露出面に非常に高濃度
のＮ＋領域を形成した後のウェーファの状態を示す図で
ある。 【図２３】ウェーファから全ての酸化物が除去された後
の図２１のウェーファを示す図である。 【図２４】それぞれが図２３のウェーファと同じウェー
ファで介挿されたアルミニウム箔およびアルミニウム接
点と共に形成されたスタックを示す図である。 【図２５】スタックが合金化アロ後、図２４のスタック
から切断された平行六面体状の単一の従来のスラブすな
わちスタックを示す図である。 【図２６】プラスチックハウジング内に収容された図２
５の光電圧絶縁器の頂面図である。 【図２７】図２６の２７−２７線に沿う断面図である。 【図２８】図２５のスタックの断面を示すと共に切断後
の鋸損傷の様子を示す図である。 【符号の説明】 １９ 光電圧ダイオード ２０ 光電圧絶縁器 ２１ ＬＥＤ ２４ ＢＯＳＦＥＴ ３０ ＭＯＳＦＥＴ ３１ ＭＯＳＦＥＴ ３７ 入力抵抗 ５０ ドレイン ５１ ドレイン ５４ ドレインフィンガ ５５ ドレインフィンガ ５６ ソースフィンガ ５８ ドレインフィンガ ６０ 基板パッド ６１ ゲートパッド ７２ａ チャネル領域 ７２ｂ チャネル領域 ８０ ドレイン ８１ ドレイン ８２ Ｎ＋領域 ８３ Ｎ＋領域 ９０ ポリシリコンゲート ９１ ポリシリコンゲート １１１ Ｐ形拡散層 １１２ Ｐ形拡散層 １１３ Ｎ＋領域 １１４ Ｎ＋領域 １３０ Ｐ＋領域 １３３ Ｎ＋領域 １３４ Ｎ＋領域 ２００ ＮＰＮトランジスタ ２０１ ＰチャネルＭＯＳＦＥＴ ２０２ 抵抗 ３２１ 酸化膜 ３３１ 酸化膜 ３３２ フォトレジスト層 ３４０ ウェーファ ３４１ ウェーファ ３４２ ウェーファ ３４４ 電極 ３４５ 電極 ３５１ スラブ ３５２ 電極 ３５３ 電極 ３６０ ＬＥＤ ３６１ 電極 ３６２ 電極 ４０１ 端部 ４０２ 端部 ４１０ エポキシ塊 ４１１ エポキシ塊
１実施例の回路図である。 【図２】図１に示される双方向性出力半導体電界効果ト
ランジスタの等価回路図である。 【図３】図１の光電圧絶縁回路用時間関数としての特性
出力電圧を示す図である。 【図４】図１のリレー回路の電流制御特性を示す図であ
る。 【図５】図１の出力回路を含む単一チップの平面を示
し、特にドレインおよびソース金属パターンを示す図で
ある。 【図６】図５における円で囲まれた部分Ａのウェーファ
表面およびそこに形成されるジャンクションの拡大図で
ある。 【図７】図５の破線で囲まれた部分Ｂのジャンクション
パターンを拡大して示すと共にチップ表面に組み込まれ
た図１の回路のＰＮＰトランジスタおよびダイオードジ
ャンクションを示す図である。 【図８】図５および図６の８−８線に沿う図６の断面を
示すと共にＢＯＳＦＥＴ素子に用いられる基本ジャンク
ションパターンを示す図である。 【図９】ゲート酸化膜がポリシリコンゲートの曲線の領
域の終端された短絡であることを示す図である。 【図１０】図７の１０−１０線に沿う断面を示すと共に
図１のトランジスタおよびダイオード用のジャンクショ
ンパターンを示す図である。 【図１１】図１のチップの縁部の一部の頂面図である。 【図１２】図１１の１２−１２線に沿う断面図である。 【図１３】本発明に係る第２実施例の平面図である。 【図１４】図１３の１４−１４線に沿う断面図である。 【図１５】図５、図６、図８、図１３および図１４のチ
ップに組み込まれる第２実施例を示す図である。 【図１６】本発明に関連する光発生スタックに用いられ
る単結晶シリコンの単一のウェーファの頂面図である。 【図１７】図１６の１７−１７線に沿う断面図である。 【図１８】表面を酸化した後で一表面上にフォトレジス
トマスクを形成した後の図１７のウェーファを示す図で
ある。 【図１９】ウェーファの一表面から酸化膜層を除去した
後の図１８のウェーファを示す図である。 【図２０】図１９のマスクされていない表面内へのＰ形
拡散後の図１９のウェーファを示す図である。 【図２１】一表面にフォトレジストマスクが形成され且
つ他の面から酸化膜層が除去された後の図２０のウェー
ファを示す図である。 【図２２】図２１のウェーファの露出面に非常に高濃度
のＮ＋領域を形成した後のウェーファの状態を示す図で
ある。 【図２３】ウェーファから全ての酸化物が除去された後
の図２１のウェーファを示す図である。 【図２４】それぞれが図２３のウェーファと同じウェー
ファで介挿されたアルミニウム箔およびアルミニウム接
点と共に形成されたスタックを示す図である。 【図２５】スタックが合金化アロ後、図２４のスタック
から切断された平行六面体状の単一の従来のスラブすな
わちスタックを示す図である。 【図２６】プラスチックハウジング内に収容された図２
５の光電圧絶縁器の頂面図である。 【図２７】図２６の２７−２７線に沿う断面図である。 【図２８】図２５のスタックの断面を示すと共に切断後
の鋸損傷の様子を示す図である。 【符号の説明】 １９ 光電圧ダイオード ２０ 光電圧絶縁器 ２１ ＬＥＤ ２４ ＢＯＳＦＥＴ ３０ ＭＯＳＦＥＴ ３１ ＭＯＳＦＥＴ ３７ 入力抵抗 ５０ ドレイン ５１ ドレイン ５４ ドレインフィンガ ５５ ドレインフィンガ ５６ ソースフィンガ ５８ ドレインフィンガ ６０ 基板パッド ６１ ゲートパッド ７２ａ チャネル領域 ７２ｂ チャネル領域 ８０ ドレイン ８１ ドレイン ８２ Ｎ＋領域 ８３ Ｎ＋領域 ９０ ポリシリコンゲート ９１ ポリシリコンゲート １１１ Ｐ形拡散層 １１２ Ｐ形拡散層 １１３ Ｎ＋領域 １１４ Ｎ＋領域 １３０ Ｐ＋領域 １３３ Ｎ＋領域 １３４ Ｎ＋領域 ２００ ＮＰＮトランジスタ ２０１ ＰチャネルＭＯＳＦＥＴ ２０２ 抵抗 ３２１ 酸化膜 ３３１ 酸化膜 ３３２ フォトレジスト層 ３４０ ウェーファ ３４１ ウェーファ ３４２ ウェーファ ３４４ 電極 ３４５ 電極 ３５１ スラブ ３５２ 電極 ３５３ 電極 ３６０ ＬＥＤ ３６１ 電極 ３６２ 電極 ４０１ 端部 ４０２ 端部 ４１０ エポキシ塊 ４１１ エポキシ塊
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ホワード・ウィリアム・コリンズ
アメリカ合衆国カリフォルニア州サンタ
ナ、サウス・イースト・スカイライン・ド
ライブ12152
Claims (1)
- 【特許請求の範囲】 (１) 一方の導電形式の高抵抗率本体を有する双方向導
通絶縁ゲート電界効果トランジスタにおいて、 前記本体への注入およびドライブインにより形成された
他方の導電形式の浅い高抵抗率注入領域と、 この注入領域に形成された前記他方の導電形式の第１お
よび第２の横方向に配されたドレイン領域と、 前記注入領域中に形成され、前記ドレイン領域の中央に
それらから離間して配され、前記注入領域を貫通して延
びる前記一方の導電形式の中央領域と、 この中央領域の表面に形成される前記他方の導電形式の
ソース領域手段であって、前記一方の導電形式から前記
他方の導電形式に反転され得るチャネルを前記中央領域
内に画成するものと、 前記注入領域の表面上に配され且つ前記チャネルおよび
このチャネル上に配されたゲート絶縁層と整合させられ
た絶縁ゲートと、 前記第１および第２のドレイン領域にそれぞれ接続され
た第１および第２のドレイン電極と、 前記ソース領域手段および前記中央領域に接続されたソ
ース電極であって、前記絶縁ゲートに隣合って配されて
いるが、該絶縁ゲートとは絶縁されているものと、 をそなえ、 前記絶縁ゲート上の電圧により前記チャネルが反転され
たとき、前記ドレイン電極間を、前記ソース電極を介し
て双方向に電流が流れ得る、双方向導通絶縁ゲート電界
効果トランジスタ。 (２) 前記一方の導電形式がＰ形であり、前記他方の導
電形式がＮ形である特許請求の範囲第１記載の双方向導
通絶縁ゲート電界効果トランジスタ。 (３) 前記注入領域が約５μｍの深さである特許請求の
範囲第１項または第２項記載の双方向導通絶縁ゲート電
界効果トランジスタ。 (４) 前記ゲート絶縁層が約７００オングストロームの
厚さを有する特許請求の範囲第１項、第２項または第３
項記載の双方向導通絶縁ゲート電界効果トランジスタ。 (５) 前記ソース領域手段が、前記中央領域中に第１お
よび第２のそれぞれのチャネルを画成する２つの離間し
たソース領域を有する特許請求の範囲第１項、第２項、
第３項または第４項記載の双方向導通絶縁ゲート電界効
果トランジスタ。 (６) 前記中央領域の低導電率部の横方向縁部が、前記
ソース領域手段と同じ拡散窓によって画成され、もって
前記ソース領域手段に自己整合させられる特許請求の範
囲第５項記載の双方向導通絶縁ゲート電界効果トランジ
スタ。 (７) 前記ドレイン領域、前記中央領域および前記ソー
ス領域手段が、互いに離間された平行な細長いストリッ
プを有する特許請求の範囲第１項〜第６項のいずれか１
項に記載の双方向導通絶縁ゲート電界効果トランジス
タ。 (８) 前記中央領域の両側に配され前記第１および第２
のドレイン領域から軸方向に変位させられている第３お
よび第４のドレイン領域であって、前記中央領域および
その前記ソース領域手段は、前記第１および第２のドレ
イン領域間に配された前記中央領域の一端から延びる第
１の部分ならびに前記第３および第４のドレイン領域間
に配されたそれらの他端から延びる第２の部分を有する
ものと、この第３および第４のドレイン領域に接続され
た第３および第４のドレイン電極とをそなえ、前記第１
および第２のドレイン電極は互いに接続されて第１の共
通の電力端子を形成し、前記第３および第４のドレイン
領域が互いに接続されて第２の共通の電力端子を形成
し、もって、前記チャネルが反転したとき、前記第１お
よび第２の電力端子間に双方向性電流が流れる特許請求
の範囲第７項記載の双方向導通絶縁ゲート電界効果トラ
ンジスタ。 (９) 前記第１および第２のドレイン領域が、前記第１
および第２のドレイン領域と断面において実質的に同一
の複数のフィンガを有する第１の櫛歯形ドレイン領域の
要素であり、前記第３および第４のドレイン領域が、前
記第３および第４のドレイン領域と実質的に同一の複数
のフィンガを有する第２の櫛歯形ドレイン領域の要素で
あり、且つ、それぞれの中央領域、ソース領域手段およ
びチャネルが、前記第１および第２の櫛歯形ドレイン領
域のフィンガのそれぞれの対の間に配される特許請求の
範囲第８項記載の双方向導通絶縁ゲート電界効果トラン
ジスタ。 (10) 前記本体中に集積化されたダイオードおよびＰＮ
Ｐトランジスタをそなえ、前記ダイオードは前記注入領
域内に形成されたＰ形ダイオード領域および前記Ｐ形ダ
イオード領域内に形成されたＮ形領域を有し、前記ＰＮ
Ｐトランジスタは前記注入領域内に形成されたＰ形トラ
ンジスタエミッタ領域、前記注入領域からなる前記ＰＮ
Ｐトランジスタのベース領域およびＰ形の前記本体から
なる前記ＰＮＰトランジスタのコレクタ領域を有する特
許請求の範囲第１項〜第９項のいずれか一項に記載の双
方向導通絶縁ゲート電界効果トランジスタ。 (11) 前記本体に集積化された抵抗をそなえ、前記抵抗
は前記本体の表面外縁の少なくとも一部の周りに延びる
絶縁された高抵抗率ストリップからなる特許請求の範囲
第１０項記載の双方向導通絶縁ゲート電界効果トランジ
スタ。 (12) 一方の導電形式の高抵抗率の本体と、 この本体の頂部上の他方の導電形式の浅い高抵抗率のデ
プリション層と、 隣合う端部が互いに離間されて前記デプリション層の表
面中に形成された前記他方の導電形式の第１および第２
の細長いドレイン領域と、 前記デプリション層の表面に形成され前記第１および第
２のドレイン領域に平行に且つ該ドレイン領域から横方
向に離間して延び、一方の該ドレイン領域を他方のそれ
から分割する前記一方の導電形式の細長い中央領域と、 前記中央領域の表面に形成され、同一面上に延びる前記
一方の導電形式のソース領域手段と、 前記中央領域の縁部から離間されている前記ソース領域
手段の縁部であって、前記他方の導電形式から前記一方
の導電形式へ反転され得る細長いチャネルを画成するも
のと、 前記本体の表面上で前記細長いチャネルを覆う、頂部に
ゲート電極を有するゲート絶縁層と、 前記第１および第２のドレイン領域に接続された第１お
よび第２のドレイン電極と、 をそなえ、 前記チャネルが反転したとき、前記第１および第２のド
レイン電極間を双方向に電流が流れ得る、双方向導通絶
縁ゲート電界効果トランジスタ。 (13) 前記ソース電極手段に接続された細長いソース電
極をそなえ、このソース電極は前記ゲート電極に隣合っ
て配されてはいるが該ゲート電極とは絶縁されている特
許請求の範囲第１２項記載の双方向導通絶縁ゲート電界
効果トランジスタ。 (14) 前記第１および第２のドレイン領域が、各々が前
記第１および第２のドレイン領域に断面で同一の複数の
平行フィンガを有する、第１および第２の櫛歯形ドレイ
ン領域の要素であり、前記中央領域および前記中央領域
と同一のソース領域および前記ソース領域手段は、前記
第１および第２の櫛歯形ドレイン領域の各々におけるド
レイン領域フィンガの隣合う対の間に配されてなる特許
請求の範囲第１２項記載の双方向導通絶縁ゲート電界効
果トランジスタ。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US57330584A | 1984-01-23 | 1984-01-23 | |
| US58178584A | 1984-02-21 | 1984-02-21 | |
| US581784 | 1984-02-21 | ||
| US581785 | 1984-02-21 | ||
| US573305 | 1984-02-21 | ||
| US06/581,784 US4777387A (en) | 1984-02-21 | 1984-02-21 | Fast turn-off circuit for photovoltaic driven MOSFET |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645530A true JPH0645530A (ja) | 1994-02-18 |
Family
ID=27416151
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6112191A Pending JPH0645530A (ja) | 1984-01-23 | 1991-03-01 | 双方向導通絶縁ゲート電界効果トランジスタ |
| JP6112291A Pending JPH0613648A (ja) | 1984-01-23 | 1991-03-01 | 光電圧絶縁器および光電圧スタック |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6112291A Pending JPH0613648A (ja) | 1984-01-23 | 1991-03-01 | 光電圧絶縁器および光電圧スタック |
Country Status (5)
| Country | Link |
|---|---|
| JP (2) | JPH0645530A (ja) |
| KR (1) | KR900000829B1 (ja) |
| DE (2) | DE3502180A1 (ja) |
| GB (3) | GB2154820B (ja) |
| IT (1) | IT1183281B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61224548A (ja) * | 1985-03-28 | 1986-10-06 | Toshiba Corp | 電話機 |
| FR2590750B1 (fr) * | 1985-11-22 | 1991-05-10 | Telemecanique Electrique | Dispositif de commutation de puissance a semi-conducteurs et son utilisation a la realisation d'un relais statique en courant alternatif |
| CA1285033C (en) * | 1985-12-04 | 1991-06-18 | Shigeki Kobayashi | Solid state relay having a thyristor discharge circuit |
| US4804866A (en) * | 1986-03-24 | 1989-02-14 | Matsushita Electric Works, Ltd. | Solid state relay |
| US4859875A (en) * | 1987-08-28 | 1989-08-22 | Siemens Aktiengesellschaft | Optocoupler for power FET |
| JPS6481522A (en) * | 1987-09-24 | 1989-03-27 | Agency Ind Science Techn | Optical control circuit and semiconductor device constituting said circuit |
| US4864126A (en) * | 1988-06-17 | 1989-09-05 | Hewlett-Packard Company | Solid state relay with optically controlled shunt and series enhancement circuit |
| DE4005835C2 (de) * | 1989-02-23 | 1996-10-10 | Agency Ind Science Techn | Verfahren zum Betrieb eines photoelektrischen Wandlers und photoelektrischen Wandler zur Durchführung des Verfahrens |
| DE4206393C2 (de) * | 1992-02-29 | 1995-05-18 | Smi Syst Microelect Innovat | Halbleiterrelais und Verfahren zu seiner Herstellung |
| JP2001053597A (ja) * | 1999-08-06 | 2001-02-23 | Matsushita Electric Works Ltd | 照度センサおよび電子式自動点滅器 |
| KR100864918B1 (ko) | 2001-12-26 | 2008-10-22 | 엘지디스플레이 주식회사 | 액정표시장치의 데이터 구동 장치 |
| US9214935B2 (en) * | 2012-05-17 | 2015-12-15 | Rockwell Automation Technologies, Inc. | Output module for industrial control with sink and source capability and low heat dissipation |
| US10411150B2 (en) * | 2016-12-30 | 2019-09-10 | Texas Instruments Incorporated | Optical isolation systems and circuits and photon detectors with extended lateral P-N junctions |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4826083A (ja) * | 1971-08-04 | 1973-04-05 | ||
| JPS49134281A (ja) * | 1973-04-25 | 1974-12-24 | ||
| JPS5284982A (en) * | 1976-01-06 | 1977-07-14 | Sharp Corp | High dielectric strength field effect semiconductor device |
| JPS5615079A (en) * | 1979-07-16 | 1981-02-13 | Mitsubishi Electric Corp | Insulated gate field effect transistor couple |
| JPS5683076A (en) * | 1979-12-10 | 1981-07-07 | Sharp Corp | High tension mos field-effect transistor |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3422527A (en) * | 1965-06-21 | 1969-01-21 | Int Rectifier Corp | Method of manufacture of high voltage solar cell |
| GB1254302A (en) * | 1968-03-11 | 1971-11-17 | Associated Semiconductor Mft | Improvements in insulated gate field effect transistors |
| JPS4936515B1 (ja) * | 1970-06-10 | 1974-10-01 | ||
| FR2311452A1 (fr) * | 1975-05-16 | 1976-12-10 | Thomson Csf | Dispositif a semi-conducteur pour commutation rapide de puissance et appareil comportant un tel dispositif |
| JPS5289083A (en) * | 1976-01-19 | 1977-07-26 | Matsushita Electric Ind Co Ltd | Production of semiconductor photoelectric converting element |
| GB1602889A (en) * | 1978-05-30 | 1981-11-18 | Lidorenko N S | Semiconductor photovoltaic generator and a method of manufacturing same |
| JPS554948A (en) * | 1978-06-28 | 1980-01-14 | Hitachi Ltd | Mis resistance circuit |
| US4227098A (en) * | 1979-02-21 | 1980-10-07 | General Electric Company | Solid state relay |
| US4296331A (en) * | 1979-08-09 | 1981-10-20 | Theta-Corporation | Optically coupled electric power relay |
| US4390790A (en) * | 1979-08-09 | 1983-06-28 | Theta-J Corporation | Solid state optically coupled electrical power switch |
| JPS616711Y2 (ja) * | 1980-05-12 | 1986-02-28 | ||
| US4423341A (en) * | 1981-01-02 | 1983-12-27 | Sperry Corporation | Fast switching field effect transistor driver circuit |
| US4419586A (en) * | 1981-08-27 | 1983-12-06 | Motorola, Inc. | Solid-state relay and regulator |
| JPS5842269A (ja) * | 1981-09-05 | 1983-03-11 | Nippon Telegr & Teleph Corp <Ntt> | Ｍｉｓ型可変抵抗器 |
| US4492883A (en) * | 1982-06-21 | 1985-01-08 | Eaton Corporation | Unpowered fast gate turn-off FET |
| US4500801A (en) * | 1982-06-21 | 1985-02-19 | Eaton Corporation | Self-powered nonregenerative fast gate turn-off FET |
| US4481434A (en) * | 1982-06-21 | 1984-11-06 | Eaton Corporation | Self regenerative fast gate turn-off FET |
| US4540893A (en) * | 1983-05-31 | 1985-09-10 | General Electric Company | Controlled switching of non-regenerative power semiconductors |
-
1985
- 1985-01-18 GB GB08501283A patent/GB2154820B/en not_active Expired
- 1985-01-19 KR KR1019850000316A patent/KR900000829B1/ko not_active IP Right Cessation
- 1985-01-21 IT IT19170/85A patent/IT1183281B/it active
- 1985-01-23 DE DE19853502180 patent/DE3502180A1/de not_active Ceased
- 1985-01-23 DE DE3546524A patent/DE3546524C2/de not_active Expired - Lifetime
-
1987
- 1987-01-12 GB GB08700583A patent/GB2185164B/en not_active Expired
- 1987-01-12 GB GB08700582A patent/GB2184602B/en not_active Expired
-
1991
- 1991-03-01 JP JP6112191A patent/JPH0645530A/ja active Pending
- 1991-03-01 JP JP6112291A patent/JPH0613648A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4826083A (ja) * | 1971-08-04 | 1973-04-05 | ||
| JPS49134281A (ja) * | 1973-04-25 | 1974-12-24 | ||
| JPS5284982A (en) * | 1976-01-06 | 1977-07-14 | Sharp Corp | High dielectric strength field effect semiconductor device |
| JPS5615079A (en) * | 1979-07-16 | 1981-02-13 | Mitsubishi Electric Corp | Insulated gate field effect transistor couple |
| JPS5683076A (en) * | 1979-12-10 | 1981-07-07 | Sharp Corp | High tension mos field-effect transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| GB8700582D0 (en) | 1987-02-18 |
| IT8519170A1 (it) | 1986-07-21 |
| GB2184602B (en) | 1988-05-25 |
| DE3502180A1 (de) | 1985-08-01 |
| IT1183281B (it) | 1987-10-22 |
| GB8501283D0 (en) | 1985-02-20 |
| DE3546524C2 (ja) | 1991-05-02 |
| GB8700583D0 (en) | 1987-02-18 |
| KR900000829B1 (ko) | 1990-02-17 |
| GB2185164B (en) | 1988-05-25 |
| KR850005737A (ko) | 1985-08-28 |
| GB2184602A (en) | 1987-06-24 |
| GB2185164A (en) | 1987-07-08 |
| GB2154820A (en) | 1985-09-11 |
| IT8519170A0 (it) | 1985-01-21 |
| GB2154820B (en) | 1988-05-25 |
| JPH0613648A (ja) | 1994-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4755697A (en) | Bidirectional output semiconductor field effect transistor | |
| US4721986A (en) | Bidirectional output semiconductor field effect transistor and method for its maufacture | |
| JP3573674B2 (ja) | 半導体集積回路の入出力保護装置とその保護方法 | |
| JPH05198800A (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JPH0645530A (ja) | 双方向導通絶縁ゲート電界効果トランジスタ | |
| JP3337493B2 (ja) | 過電圧保護半導体スイッチ | |
| TW200303602A (en) | Self-alignment of seperated regions in a lateral MOSFET structure of an integrated circuit | |
| EP0625797B1 (en) | Integrated structure current sensing resistor for power MOS devices, particularly for overload self-protected power MOS devices | |
| JP2001507524A (ja) | ハーフブリッジ回路を具える半導体デバイス | |
| JPH0786580A (ja) | 高耐圧半導体装置 | |
| JP3249891B2 (ja) | 半導体装置およびその使用方法 | |
| US4761679A (en) | Complementary silicon-on-insulator lateral insulated gate rectifiers | |
| SE512661C2 (sv) | Lateral bipolär hybridtransistor med fälteffektmod och förfarande vid densamma | |
| JPH06350031A (ja) | 集積化構造保護回路 | |
| JPH088422A (ja) | たて型ｍｏｓ半導体装置 | |
| EP0272753B1 (en) | Complementary silicon-on-insulator lateral insulated gate rectifiers | |
| JPS60170322A (ja) | 固体素子リレー回路 | |
| US4688071A (en) | Circuit arrangement comprising a phototransistor | |
| JP2500802B2 (ja) | 半導体装置 | |
| WO1996029744A1 (fr) | Semi-conducteur plan, son procede de fabrication et convertisseur de puissance | |
| JPH1065150A (ja) | Ｄｍｏｓ ｆｅｔ | |
| JP3342944B2 (ja) | 横型高耐圧半導体素子 | |
| JPH09129856A (ja) | 半導体装置及びその製造方法 | |
| CN114866076A (zh) | 半导体装置 | |
| JPH07240510A (ja) | 半導体装置 |