KR100864918B1 - 액정표시장치의 데이터 구동 장치 - Google Patents

Abstract

본 발명은 데이터라인들을 시분할 구동함으로써 데이터 드라이브 집적회로의 수를 줄일 수 있는 액정표시장치의 데이터 구동 장치에 관한 것이다.

본 발명에 따른 액정표시장치의 데이터 구동 장치는 입력된 화소데이터를 화소전압신호로 변환하여 출력하는 데이터 드라이브 집적회로들과; 액정패널 상에 형성되어 그 액정패널 상에 형성된 데이터라인들을 적어도 2개의 구간으로 시분할하여 데이터 드라이브 집적회로부터의 화소전압신호를 선택적으로 공급하는 멀티플렉서 어레이와; 데이터 드라이브 집적회로들과 멀티플렉서 어레이를 제어함과 아울러 디지털-아날로그 변환 집적회로들 각각에 공급될 화소데이터를 재정렬하여 적어도 2개 구간으로 시분할하여 공급하는 타이밍 제어수단을 구비하는 것을 특징으로 한다.

Description

액정표시장치의 데이터 구동 장치{APPARATUS FOR DRIVING DATA OF LIQUID CRYSTAL DISPLAY}

도 1은 종래 액정표시장치를 개략적으로 도시한 도면.

도 2는 도 1에 도시된 데이터 드라이브 집적회로의 상세 구성을 도시한 블록도.

도 3은 본 발명의 실시 예에 따른 데이터 구동장치를 포함하는 액정표시장치를 도시한 평면도.

도 4는 도 3에 도시된 멀티플렉서 어레이의 상세구성을 예를 들어 도시한 도면.

도 5는 도 4에 도시된 박막트랜지스터 구성을 도시한 평면도.

<도면의 주요부분에 대한 설명>

2, 30 : 액정패널

4, 34 : 데이터 테이프 캐리어 패키지

6, 36 : 데이터 드라이브 집적회로

8, 38 : 게이트 테이프 캐리어 패키지

9, 39 : 게이트 드라이브 집적회로 10 : 신호 제어부

12 : 감마 전압부 14 : 쉬프트 레지스터부

16 : 래치부 18 : 디지털-아날로그 변환(DAC)부

20 : P 디코딩부 22 : N 디코딩부

24, 40 : 멀티플렉서 어레이 42 : 멀티플렉서

26 : 출력 버퍼부 44 : 게이트전극

46 : 소스전극 48 : 드레인전극

50 : 액티브층

본 발명은 액정표시장치에 관한 것으로, 특히 데이터라인들을 시분할 구동함으로써 데이터 드라이브 집적회로의 수를 줄일 수 있는 액정표시장치의 데이터 구동 장치에 관한 것이다.

통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다. 액정패널에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 이 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소 전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor)의 소스 및 드레인 단자들을 경유하여 데이터라인들 중 어느 하나에 접속된다. 박막트랜지스터의 게이트단자는 화소전압신호가 1라인분씩의 화소전극들에게 인가되게 하는 게이트라인들 중 어느 하나에 접속된다. 구동회로는 게이트라인들을 구동하기 위한 게이트 드라이버와, 데이터라인들을 구동하기 위한 데이터 드라이버와, 공통전극을 구동하기 위한 공통전압 발생부를 구비한다. 게이트 드라이버는 스캐닝신호를 게이트라인들에 순차적으로 공급하여 액정패널 상의 액정셀들을 1라인분씩 순차적으로 구동한다. 데이터 드라이버는 게이트라인들 중 어느 하나에 게이트신호가 공급될 때마다 데이터라인들 각각에 화소전압신호를 공급한다. 공통전압 발생부는 공통전극에 공통전압신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다. 데이터 드라이버와 게이트 드라이버는 다수개의 집적회로(Integrated Circuit; 이하, IC라 함)로 집적화된다. 집적화된 데이터 드라이브 IC와 게이트 드라이브 IC 각각은 테이프 캐리어 패키지(Tape Carrier Package;이하, TCP라 함) 상에 실장되어 탭(TAB; Tape Automated Bonding) 방식으로 액정패널에 접속되거나, COG(Chip On Glass) 방식으로 액정패널 상에 실장된다.

도 1은 종래 액정표시장치를 개략적으로 도시한 것으로, 데이터 TCP(4)를 통해 액정패널(2)의 데이터라인들에 접속되어진 데이터 드라이브 IC들(6)과, 게이트 TCP(8)을 통해 액정패널(2)의 게이트라인들과 접속되어진 게이트 드라이브 IC들(9)을 구비한다.

게이트 드라이브 IC(9)가 실장된 게이트 TCP(8)는 액정패널(2)의 일측부에 마련된 게이트 패드들과 전기적으로 접속된다. 게이트 드라이브 IC들(9)은 액정패널(2)의 게이트라인들에 스캔신호인 게이트신호를 공급한다.

데이터 드라이브 IC(6)가 실장된 데이터 TCP(4)는 액정패널(2)의 상단부에 마련된 데이터 패드들과 전기적으로 접속된다. 데이터 드라이브 IC들(6)은 디지털 신호상태로 입력된 화소데이터 신호를 아날로그 신호인 화소전압신호로 변환하여 액정패널(2) 상의 데이터라인들에 공급한다.

이를 위하여, 데이터 드라이브 IC들(6) 각각은 도 2에 도시된 바와 같이 순차적인 샘플링신호를 공급하는 쉬프트 레지스터부(14)와, 샘플링신호에 응답하여 화소데이터(VD)를 순차적으로 래치하여 동시에 출력하는 래치부(16)와, 래치부(16)로부터의 화소데이터(VD)를 화소전압신호로 변환하는 디지털-아날로그 변환부(이하, DAC부라 함)(18)와, DAC(18)로부터의 화소전압신호를 완충하여 출력하는 출력 버퍼부(26)를 구비한다. 또한, 데이터 드라이브 IC(6)는 타이밍 제어부(도시하지 않음)로부터 공급되는 각종 제어신호들과 화소데이터(VD)를 중계하는 신호 제어부(10)와, DAC부(18)에서 필요로 하는 정극성 및 부극성 감마전압들을 공급하는 감마 전압부(12)를 추가로 구비한다. 이러한 구성을 가지는 데이터 드라이브 IC들(6) 각각은 n개씩의 데이터라인들(DL1 내지 DLn)을 구동하게 된다.

신호제어부(10)는 타이밍 제어부(도시하지 않음)로부터의 각종 제어신호들(SSP, SSC, SOE, REV, POL 등)과 화소데이터(VD)가 해당 구성요소들로 출력되게 제어한다.

감마전압부(12)는 감마 기준전압 발생부(도시하지 않음)로부터 입력되는 다수개의 감마 기준전압을 그레이별로 세분화하여 출력한다.

쉬프트 레지스터부(14)에 포함된 쉬프트 레지스터들은 신호제어부(10)로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭신호(SSC)에 따라 순차적으로 쉬프트시켜 샘플링신호로 출력한다.

래치부(16)는 쉬프트 레지스터부(14)로부터의 샘플링신호에 응답하여 신호 제어부(10)로부터의 화소데이터(VD)를 일정단위씩 순차적으로 샘플링하여 래치하게 된다. 이를 위하여 래치부는 n개의 화소데이터(VD)를 래치하기 위해 n개의 래치들로 구성되고, 그 래치들 각각은 화소데이터(VD)의 비트수(3비트 또는 6비트)에 대응하는 크기를 갖는다. 이어서, 래치부(16)는 신호 제어부(10)로부터의 소스 출력 이네이블신호(SOE)에 응답하여 래치된 n개의 화소데이터들(VD)을 동시에 출력한다.

DAC부(18)는 래치부(16)로부터의 화소데이터(VD)를 동시에 정극성 및 부극성 화소전압신호로 변환하여 출력하게 된다. 이를 위하여, DAC부(18)는 래치부(16)에 공통 접속된 P(Positive) 디코딩부(20) 및 N(Negative) 디코딩부(22)와, P 디코딩부(20) 및 N 디코딩부(22)의 출력신호를 선택하기 위한 멀티플렉서(MUX; 24)를 구비한다.

P 디코딩부(20)에 포함되는 n개의 P 디코더들은 래치부(16)로부터 동시에 입력되는 n개의 화소데이터들을 감마전압부(12)로부터의 정극성 감마전압들을 이용하여 정극성 화소전압신호로 변환하게 된다. N 디코딩부(22)에 포함되는 n개의 N 디코더들은 래치부(16)로부터 동시에 입력되는 n개의 화소데이터들을 감마 전압부(12)로부터의 부극성 감마전압들을 이용하여 부극성 화소전압신호로 변환하게 된다. 멀티플렉서(24)는 신호제어부(10)로부터의 극성제어신호(POL)에 응답하여 P 디코더(20)로부터의 정극성 화소전압신호 또는 N 디코더(22)로부터의 부극성 화소전압신호를 선택하여 출력하게 된다.

출력버퍼부(26)에 포함되는 n개의 출력버퍼들은 n개의 데이터라인들(DL1 내지 DLn)들에 직렬로 각각 접속되어진 전압추종기(Voltage follower) 등으로 구성된다. 이러한 출력버퍼들은 DAC부(18)로부터의 화소전압신호들을 신호완충하여 데이터라인들(DL1 내지 DLn)에 공급하게 된다.

이와 같이 종래의 데이터 드라이브 IC들(6) 각각은 n개의 데이터라인들(DL1 내지 DLn)을 구동하기 위하여 n개의 래치들, 멀티플렉서들, 출력버퍼 등과 함께 2n개의 디코더들을 필요로 한다. 이 결과, 종래의 데이터 드라이브 IC들(6)은 그 구성이 복잡하여 제조단가가 액정표시모듈 전체 제조단가의 20-30%를 차지할 정도로 높으므로 이의 사용량을 줄여 제조단가를 줄일 수 있는 방안이 요구된다.

따라서, 본 발명의 목적은 데이터라인들을 시분할 구동함으로써 데이터 드라이브 IC의 수를 줄일 수 있는 액정표시장치의 데이터 구동 장치를 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치의 데이터 구동 장치는 입력된 화소데이터를 화소전압신호로 변환하여 출력하는 데이터 드라이브 집적회로들과; 액정패널 상에 형성되어 그 액정패널 상에 형성된 데이터라인들을 적어도 2개의 구간으로 시분할하여 데이터 드라이브 집적회로부터의 화소전압신호를 선택적으로 공급하는 멀티플렉서 어레이와; 데이터 드라이브 집적회로들과 멀티플렉서 어레이를 제어함과 아울러 데이터 드라이브 집적회로들 각각에 공급될 화소데이터를 재정렬하여 적어도 2개 구간으로 시분할하여 공급하는 타이밍 제어수단을 구비하는 것을 특징으로 한다.

여기서 상기 데이터 드라이브 집적회로는 샘플링신호를 순차적으로 발생하기 위한 쉬프트 레지스터부와; 샘플링신호에 응답하여 화소데이터를 소정단위씩 순차적으로 래치하여 동시에 출력하기 위한 래치부와; 화소데이터를 화소전압신호로 변환하기 위한 디지탈-아날로그 변환부와; 디지털-아날로그 변환부로부터 화소전압신호를 신호완충하여 출력하기 위한 출력버퍼부를 구비하는 것을 특징으로 한다.

상기 멀티플렉서 어레이는 데이터라인들을 선택적으로 구동하기 위한 다수개의 스위칭소자를 구비하고, 스위칭소자는 아모퍼스 실리콘형 액티브층에 형성된 핑거형상의 채널부를 구비하는 트랜지스터인 것을 특징으로 한다.

이와 달리, 상기 멀티플렉서 어레이는 데이터라인들을 선택적으로 구동하기 위한 다수개의 스위칭소자를 구비하고, 스위칭소자는 아모퍼스 실리콘형 액티브층에 형성된 핑거형상의 채널부를 구비하는 트랜지스터가 병렬로 다수 연결된 것을 특징으로 한다.

특히 상기 핑거형상의 채널부를 갖는 트랜지스터는 게이트전극과; 게이트전극과 게이트절연막을 사이에 두고 형성된 액티브층과; 액티브층 상에 게이트전극의 외곽을 둘러싸는 사각띠부와, 마주하는 사각띠의 2변에서 안쪽으로 대칭되게 신장된 날개부를 구비하는 소스전극과; 소스전극 안쪽에서 사각띠부 및 날개부와 일정간격을 갖도록 형성되어 액티브층 상에 핑거형상의 채널부가 형성되게 하는 드레인전극을 구비하는 것을 특징으로 한다.

그리고 상기 멀티플렉서 어레이는 액정패널 상에서 데이터 드라이브 집적회로가 실장된 테이프 캐리어 패키지의 부착영역과 화상표시부 사이의 영역에 위치하는 것을 특징으로 한다.

또한 상기 멀티플렉서 어레이는 데이터라인들을 선택적으로 구동하기 위한 다수개의 스위칭소자를 구비하고, 스위칭소자는 폴리 실리콘형 액티브층을 포함하는 적어도 하나 이상의 트랜지스터를 구비하는 것을 특징으로 한다.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 3 내지 도 5를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 3은 본 발명의 실시 예에 따른 데이터 구동장치를 포함하는 액정표시장치를 도시한 것이다.

도 3에 도시된 액정표시장치는 데이터 TCP(34)를 통해 액정패널(30)의 데이터라인들(DL1 내지 DL2n)에 접속되어진 데이터 드라이브 IC들(36)과, 게이트 TCP(38)를 통해 액정패널(30)의 게이트라인들(GL1 내지 GL2m)에 접속된 게이트 드라이브 IC들(39)과, 액정패널(30) 내에 형성되어 데이터 드라이브 IC(36)로부터의 화소전압신호를 데이터라인들(DL1 내지 DL2n)에 시분할하여 공급하기 위한 멀티플렉서 어레이(40)와, 데이터 드라이브 IC들(36)과 게이트 드라이브 IC들(39)의 구동을 제어하기 위한 타이밍 제어부(도시하지 않음)를 구비한다.
멀티플렉서 어레이(40) 각각은 하나의 데이터 드라이브 IC(36)에 의해 구동되는 데이터라인들(DL1 내지 DL2n)을 N(N=2, 3,...)분주하여 구동하게 되므로 데이터 드라이브 IC(36)의 수를 종래대비 1/N로 감소시킬 수 있다. 단, 이하에서는 데이터라인들(DL1 내지 DL2n)이 멀티플렉서 어레이(40)에 의해 2분주되어 구동되는 경우를 예로 들어 설명하기로 한다.

상기 타이밍 제어부는 데이터 드라이브 IC(36)에 화소데이터신호를 공급함과 아울러 게이트 드라이브 IC들(39)과 데이터 드라이브 IC들(36)의 구동을 제어한다. 특히 상기 타이밍 제어부는 하나의 데이터 드라이브 IC(36)를 통해 2n개의 데이터라인들(DL1 내지 DL2n)에 공급되어질 2n개 화소데이터들의 정렬순서를 그 데이터라인들(DL1 내지 DL2n)의 구동순서에 맞게 재정렬한 다음 n개씩 시분할하여 순차적으로 공급한다. 예를 들면, 상기 타이밍 제어부는 하나의 데이터 드라이브 IC(36)에 공급되어질 2n개의 화소데이터들을 기수번째와 우수번째로 분리하여 재정렬한 후 먼저 n개의 기수번째 화소데이터를 데이터 드라이브 IC(36)에 공급한 다음 나머지 n개의 우수번째 화소데이터를 데이터 드라이브 IC(36)에 공급한다.

게이트 드라이브 IC(39)가 실장된 게이트 TCP(38)는 액정패널(30)의 게이트 라인들(GL1 내지 GL2m)로부터 신장된 게이트 패드들과 전기적으로 접속된다. 게이트 드라이브 IC들(39)은 액정패널(30)의 게이트라인들(GL1 내지 GL2m)에 스캔신호인 게이트신호를 공급한다.

데이터 드라이브 IC(36)가 실장된 데이터 TCP(34) 각각은 액정패널(30)의 상단부에 마련된 멀티플렉서 어레이(40)의 입력단 패드들과 전기적으로 접속된다. 데이터 드라이브 IC들(36)은 디지털 형태로 입력되는 화소데이터 신호를 아날로그 신호인 화소전압신호로 변환하여 액정패널(30) 상의 멀티플렉서 어레이(40)에 공급한다. 특히 데이터 드라이브 IC들(36) 각각은 2n개의 데이터라인들(DL1 내지 DL2n)에 공급되어질 2n개의 화소전압신호를 n개씩 멀티플렉서 어레이(40)로 공급한다.

이를 위하여, 데이터 드라이브 IC들(36) 각각은 도 2에 도시된 종래의 데이터 드라이브 IC(6)와 동일한 구성요소들을 구비한다. 구체적으로 데이터 드라이브 IC(36)는 순차적인 샘플링신호를 공급하는 쉬프트 레지스터부(14)와, 샘플링신호에 응답하여 화소데이터(VD)를 순차적으로 래치하여 동시에 출력하는 래치부(16)와, 래치부(16)로부터의 화소데이터(VD)를 화소전압신호로 변환하는 디지털-아날로그 변환부(이하, DAC부라 함)(18)와, DAC(18)로부터의 화소전압신호를 완충하여 출력하는 출력 버퍼부(26)를 구비한다.
또한, 데이터 드라이브 IC(36)는 상기 타이밍 제어부로부터 공급되는 각종 제어신호들과 화소데이터(VD)를 중계하는 신호 제어부(10)와, DAC부(18)에서 필요로 하는 정극성 및 부극성 감마전압들을 공급하는 감마 전압부(12)를 추가로 구비한다.

신호제어부(10)는 상기 타이밍 제어부로부터의 각종 제어신호들(SSP, SSC, SOE, REV, POL 등)과 화소데이터(VD)가 해당 구성요소들로 출력되게 제어한다.

감마전압부(12)는 감마기준전압 발생부(도시하지 않음)로부터 입력되는 다수개의 감마 기준전압을 그레이별로 세분화하여 출력한다.

쉬프트 레지스터부(14)에 포함된 쉬프트 레지스터들은 신호제어부(10)로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭신호(SSC)에 따라 순차적으로 쉬프트시켜 샘플링신호로 출력한다.

래치부(16)는 쉬프트 레지스터부(14)로부터의 샘플링신호에 응답하여 신호 제어부(10)로부터의 화소데이터(VD)를 일정단위씩 순차적으로 샘플링하여 래치한다. 이를 위하여 래치부(16)는 n개의 화소데이터(VD)를 래치하기 위해 n개의 래치들로 구성되고, 그 래치들 각각은 화소데이터(VD)의 비트수(3비트 또는 6비트)에 대응하는 크기를 갖는다. 이어서, 래치부(16)는 신호 제어부(10)로부터의 소스출력인에이블신호(SOE)에 응답하여 래치된 n개의 화소데이터들(VD)을 동시에 출력한다.

DAC부(18)는 래치부(16)로부터의 화소데이터(VD)를 동시에 정극성 및 부극성 화소전압신호로 변환하여 출력하게 된다. 이를 위하여, DAC부(18)는 래치부(16)에 공통 접속된 P(Positive) 디코딩부(20) 및 N(Negative) 디코딩부(22)와, P 디코딩부(20) 및 N 디코딩부(22)의 출력신호를 선택하기 위한 멀티플렉서(MUX; 24)를 구비한다.

P 디코딩부(20)에 포함되는 n개의 P 디코더들은 래치부(16)로부터 동시에 입력되는 n개의 화소데이터들을 감마전압부(12)로부터의 정극성 감마전압들을 이용하여 정극성 화소전압신호로 변환한다. N 디코딩부(22)에 포함되는 n개의 N 디코더들은 래치부(16)로부터 동시에 입력되는 n개의 화소데이터들을 감마 전압부(12)로부터의 부극성 감마전압들을 이용하여 부극성 화소전압신호로 변환한다. 멀티플렉서(24)는 신호제어부(10)로부터의 극성제어신호(POL)에 응답하여 P 디코더(20)로부터의 정극성 화소전압신호 또는 N 디코더(22)로부터의 부극성 화소전압신호를 선택하여 출력한다.

출력버퍼부(26)에 포함되는 n개의 출력버퍼들 각각은 전압추종기(Voltage follower) 등으로 구성된다. 이러한 상기 출력버퍼들은 DAC부(18)로부터 입력된 화소전압신호들을 신호완충하여 액정패널(30) 내의 멀티플렉서 어레이(40)로 공급하게 된다.

이러한 구성을 가지는 데이터 드라이브 IC들(36) 각각은 프레임마다 화소전압신호를 n개씩 2번 출력한다.

멀티플렉서 어레이(40) 각각은 2n개의 데이터라인들(DL1 내지 DL2n)을 2분주하여 데이터 드라이브 IC들(36) 각각으로부터 n개씩 입력되는 화소전압신호를 2n개의 데이터라인들(DL1 내지 DL2n)에 선택적으로 공급한다. 구체적으로, 멀티플렉서 어레이(40) 각각은 도 4에 도시된 바와 같이 데이터 드라이브 IC(36)의 출력단자들(D1 내지 Dn) 각각을 데이터라인들(DL1 내지 DL2n) 중 2개씩에 선택적으로 접속시키는 n개의 멀티플렉서(42)를 구비한다.

멀티플렉서(42) 각각은 타이밍 제어부로부터 공급되는 제어신호(CS)에 응답하여 스위칭 동작을 수행하는 제1 트랜지스터(T1)와, 인버터(INV)에 의해 위상반전된 제어신호(/CS)에 응답하여 스위칭 동작을 수행하는 제2 트랜지스터(T2)를 구비한다. 제1 및 제2 트랜지스터(T1, T2)는 상반된 스위칭 동작을 통해 하나의 화소전압신호를 기수번째 데이터라인 또는 우수번째 데이터라인에 선택적으로 출력한다.

이에 따라, 멀티플렉서 어레이(40)는 2n개의 데이터라인들(DL1 내지 DL2n)을 n개의 기수번째 데이터라인들(DL1, DL3, ..., DL2n-1)과 n개의 우수번째 데이터라인들(DL2, DL4, ..., DL2n)로 2분주하여 구동한다.

이러한 멀티플렉서 어레이(40)는 액정패널(30) 상에 마련되는 것으로 액정패널(30)의 박막트랜지스터(TFT) 어레이와 동시에 형성된다. 액정패널(30)에서 액정셀별 스위칭소자로 사용하는 박막트랜지스터(TFT)는 액티브층으로 아모퍼스(Amorphous) 실리콘을 이용하는 것으로 전도도가 상대적으로 낮은 단점을 가진다. 이에 따라, 박막트랜지스터(TFT)가 갖는 통상적인 채널크기(W/L = 30/6)로는 턴-온저항이 수 MΩ정도로 너무 커서 ㎂ 정도의 전류만 흘릴 수 있게 된다. 그러나, 멀티플렉서 어레이(40)에 구비되는 트랜지스터들(T1, T2)은 데이터 라인들(DL1 내지 DL2n)을 시분할 구동하기 위하여 그의 의 턴-온 저항을 수kΩ정도로 유지하여야 한다. 이렇게 멀티플렉서 어레이(40)에 포함되는 아모퍼스 실리콘형 트랜지스터들(T1, T2)의 턴-온 저항을 수kΩ정도로 감소시키기 위하여 채널폭(W/L)을 최대한 크게 하여야 한다.

이를 위하여, 멀티플렉서 어레이(40)에 포함되는 트랜지스터들(T1, T2)은 도 5에 도시된 바와 같이 핑거형상(Finger Type)의 채널부(52)를 갖도록 형성하게 된다. 도 5를 참조하면 트랜지스터들(T1, T2)은 게이트전극(44)과, 그 게이트전극(44)과 게이트절연막을 사이에 두고 형성되는 액티브층(50)과, 액티브층(50) 위에 형성되며 그 액티브층(50)이 핑거형상의 채널부(52)를 갖게 형성된 소스전극(46) 및 드레인전극(48)을 구비한다. 여기서 소스전극(46)은 액티브층(50)의 외곽을 감싸는 사각띠부와, 그 사각띠부에서 마주보는 2변으로부터 안쪽으로 대칭되게 신장되어진 다수의 날개부들을 구비한다. 드레인전극(48)은 소스전극(46)의 안쪽에 마련된 영역에 그 소스전극(46)의 사각띠부 및 날개부와 일정간격을 갖도록 형성된다. 이에 따라 소스전극(46)과 드레인전극(48) 사이에 위치하는 반도체층(50)에 핑거형상의 채널부(52)가 형성된다.

이렇게 트랜지스터(T1, T2)가 핑거형상의 채널부(52)를 가짐으로써 채널크기가 증대됨에 따라 그의 턴-온 저항을 수kΩ정도로 감소시킬 수 있게 된다. 또한 멀티플렉서 어레이(40)의 트랜지스터(T1, T2) 각각을 핑거형상의 채널부(52)를 가지는 트랜지스터들을 병렬로 다수 연결하여 구성함으로써 전체 채널부(52)의 그의 턴-온 저항을 현저하게 감소시킬 수 있게 된다. 이 결과 멀티플렉서 어레이(40)는 액정패널(30)의 데이터 TCP 부착영역과 화상표시부 사이의 실링영역에 패널면적의 증가없이 형성될 수 있으며, 아모퍼스 박막트랜지스터 어레이 공정의 변경이나 추가없이 그대로 이용할 수 있게 된다.

이와 달리, 멀티플렉서 어레이(40)에 포함되는 트랜지스터(T1, T2)의 턴-온 저항을 감소시키기 위하여 멀티플렉서 어레이(40) 부분만 레이저로 어닐링을 실시 하여 폴리실리콘 액티브층을 형성하는 것도 가능하다.

상술한 바와 같이, 본 발명에 따른 액정표시장치의 데이터 구동 장치는 액정패널에 멀티플렉서 어레이를 형성하여 데이터라인들을 시분할구동함으로써, 데이터 드라이브 IC의 수를 그 데이터라인들의 분주수만큼 감소시키고, 이에 따라 데이터 드라이브 IC의 수가 감소되는만큼 액정표시모듈의 제조단가를 낮출 수 있다.

특히 본 발명에 따른 액정표시장치의 데이터 구동 장치는 액정패널 상의 멀티플렉서 어레이에 구비되는 트랜지스터의 채널부를 핑거형상으로 형성하여 턴-온 저항을 수kΩ정도로 감소시킬 수 있게 된다. 또한 핑거형상의 채널부를 갖는 트랜지스터들을 병렬로 다수 연결하여 멀티플렉서 어레이를 구성함으로써 턴-온 저항을 현저하게 감소시킬 수 있게 된다. 나아가 본 발명에 따른 액정표시장치의 데이터 구동 장치는 멀티플렉서 어레이를 액정패널의 데이터 TCP 부착영역과 화상표시부 사이의 실링영역에 패널면적의 증가없이 형성할 수 있으며, 아모퍼스 박막트랜지스터 어레이 공정의 변경이나 추가없이 그대로 이용할 수 있게 된다.

나아가 본 발명에 따른 액정표시장치의 데이터 구동 장치는 멀티플렉서 어레이 부분만 레이저로 어닐링을 실시하여 폴리실리콘 액티브층을 형성함으로써 멀티플렉서 어레이의 턴-온 저항을 감소시킬 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하 는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (8)

1. 다수의 화소를 각각 구동하는 다수의 제1 박막 트랜지스터와, 상기 다수의 박막 트랜지스터를 구동하는 다수의 게이트 라인 및 데이터 라인을 포함하는 액정 패널과;

   시분할 화소 데이터를 입력하여 래치하고, 래치된 시분할 화소 데이터를 시분할 화소전압신호로 변환하여서 상기 액정 패널로 공급하는 데이터 드라이브 집적회로와;

   상기 액정 패널에 내장되고, 상기 다수의 데이터 라인을 2개의 구간으로 시분할하여서, 상기 시분할된 데이터 라인으로 상기 데이터 드라이브 집적회로로부터의 상기 시분할 화소전압신호를 공급하는 멀티플렉서 어레이와;

   상기 데이터 드라이브 집적회로 및 멀티플렉서 어레이를 제어하고, 상기 다수의 데이터 라인에 각각 대응하는 다수의 화소 데이터를 상기 2개의 구간으로 시분할하여서 상기 시분할 화소 데이터를 상기 데이터 드라이버 집적회로로 공급하는 타이밍 제어부와;

   상기 타이밍 제어부로부터 공급된 제1 제어 신호를 반전시켜서 제2 제어 신호를 공급하는 인버터를 구비하고;

   상기 액정 패널에 형성된 멀티플렉서 어레이는 다수의 스위칭 소자 쌍을 구비하고, 상기 다수의 스위칭 소자 쌍 각각은 상기 제1 및 제2 제어 신호에 각각 응답하여 상기 화소 전압 신호를 2개의 데이터 라인에 선택적으로 공급하는 2개의 스위칭 소자를 구비하며;

   상기 2개의 스위칭 소자 각각은, 상기 제1 또는 제2 제어 신호를 입력하는 게이트 전극과, 상기 게이트 전극과 절연막을 사이에 두고 중첩된 액티브층과, 상기 액티브층과 중첩되고 상기 화소전압신호를 공급하는 소스 전극 및 드레인 전극을 구비하는 제2 박막 트랜지스터로 형성되고;

   상기 액티브층과 중첩된 소스 전극은, 사각띠부와, 상기 사각띠부의 제1 내측면에서 돌출된 다수의 제1 날개부와, 상기 제1 내측면과 마주하는 제2 내측면에서 상기 다수의 제1 날개부와 대칭되게 돌출된 다수의 제2 날개부를 구비하고;

   상기 액티브층과 중첩된 드레인 전극은, 중앙부와, 상기 중앙부의 제1 측면에서 돌출되고 상기 다수의 제1 날개부와 일정 간격을 갖고 교번적으로 배열되어 제1 채널부를 형성하는 다수의 제3 날개부와, 상기 중앙부의 제2 측면에서 돌출되고 상기 다수의 제2 날개부와 일정 간격을 갖고 교번적으로 배열되어서, 상기 제1 채널부와 대칭되면서 연결된 제2 채널부를 형성하는 다수의 제4 날개부를 구비하며;

   상기 제1 및 제2 박막 트랜지스터는 아모퍼스 실리콘층으로 이루어진 액티브층을 포함하여서 동일한 아모퍼스 박막 트랜지스터 어레이 공정으로 상기 액정 패널 내에 형성된 것을 특징으로 하는 액정표시장치의 데이터 구동 장치.
2. 제 1 항에 있어서,

   상기 데이터 드라이브 집적회로는

   샘플링신호를 순차적으로 발생하기 위한 쉬프트 레지스터부와;

   상기 샘플링신호에 응답하여 상기 시분할 화소데이터를 순차적으로 래치하여서 동시에 출력하기 위한 래치부와;

   상기 시분할 화소데이터를 상기 시분할 화소전압신호로 변환하기 위한 디지탈-아날로그 변환부와;

   상기 디지털-아날로그 변환부로부터의 상기 시분할 화소전압신호를 신호완충시켜 출력하기 위한 출력버퍼부를 구비하는 것을 특징으로 하는 액정표시장치의 데이터 구동 장치.
3. 삭제
4. 제 1 항에 있어서,

   상기 각 스위칭 소자는 상기 제1 및 제2 채널부를 갖는 다수의 제2 박막 트랜지스터가 병렬로 연결된 구조를 갖는 특징으로 하는 액정표시장치의 데이터 구동장치.
5. 삭제
6. 삭제
7. 삭제
8. 삭제

Images