CN104102035B - 阵列基板及其驱动方法、显示装置 - Google Patents

阵列基板及其驱动方法、显示装置 Download PDF

Info

Publication number
CN104102035B
CN104102035B CN201410302428.1A CN201410302428A CN104102035B CN 104102035 B CN104102035 B CN 104102035B CN 201410302428 A CN201410302428 A CN 201410302428A CN 104102035 B CN104102035 B CN 104102035B
Authority
CN
China
Prior art keywords
switch pipe
voltage signal
controlling switch
data
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410302428.1A
Other languages
English (en)
Other versions
CN104102035A (zh
Inventor
张子鹤
季斌
唐秀珠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410302428.1A priority Critical patent/CN104102035B/zh
Publication of CN104102035A publication Critical patent/CN104102035A/zh
Priority to US14/540,425 priority patent/US9972272B2/en
Application granted granted Critical
Publication of CN104102035B publication Critical patent/CN104102035B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Multimedia (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种阵列基板及其驱动方法、显示装置，该阵列基板包括：公共电压生成单元、时序控制单元、数据电压生成单元、开关控制单元和像素单元，其中开关控制单元与公共电压生成单元、时序控制单元、数据电压生成单元、公共电压线和数据线连接，开关控制单元用于在当前帧时将公共电压信号加载至公共电压线上，将数据电压信号加载至数据线上，且在下一帧时将公共电压信号加载至数据线上，将数据电压信号加载至公共电压线上，本发明通过设置关控制单元以对数据线和公共电压线中加载的电压信号进行切换，从而实现了显示装置中液晶分子的极性反转需求，同时本发明提供的阵列基板可降低数据电压信号的输出电压的摆幅，从而降低了显示装置功耗。

Description

阵列基板及其驱动方法、显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板及其驱动方法、显示装置。
背景技术
液晶显示器是目前常用的平板显示器，其中薄膜晶体管液晶显示器(Thin FilmTransistor Liquid Crystal Display，简称：TFT-LCD)是液晶显示器中的主流产品。
薄膜晶体管液晶显示器包括：显示区域和非显示区域，在显示区域设置有若干个像素单元，每个像素单元内均包括像素电极、存储电容和薄膜晶体管，存储电容的第一端与数据线以及薄膜晶体管的源极相连，存储电容的第二端与栅线或者公共电压线相连。
以存储电容的第二端与公共电压线相连的情况为例。当像素单元对应的栅线进行扫描时，数据电压信号通过数据线加载至存储电容的第一端，公共电压信号通过公共电压线加载至存储电容的第二端，此时存储电容两端形成电压差，即存储电容充电完毕，存储电容用于在对应行的栅线扫描结束后维持像素单元中像素电极上的电压。
目前，公共电压信号一般为直流信号或者为交流信号。当公共电压信号为交流信号时，数据电压信号的输出电压仅需设置在0～5V之间，即可满足液晶显示器中的液晶分子的极性反转需求；而当公共电压信号为直流信号时，数据电压信号的输出电压则需要设置在-5V～5V之间，才能够实现液晶显示器中的液晶分子的极性反转需求。
由上述内容可见，当公共电压信号为直流信号时，对应的数据电压信号的输出电压的摆幅较大(电压变动范围较大)。而数据电压信号的输出电压的摆幅的增加，则会造成存储电容在充放电过程的功耗上升，从而导致整个液晶显示面板的功耗上升。
发明内容
本发明提供一种阵列基板及其驱动方法、显示装置，在实现极性反转的同时，也能实现数据电压信号的输出电压的摆幅的下降，从而减小了显示装置的功耗。
为实现上述目的，本发明提供一种阵列基板，包括：公共电压生成单元、数据电压生成单元、时序控制单元、若干条栅线、数据线和公共电压线，所述栅线和数据线限定出若干个像素单元，所述像素单元包括：第一显示开关管和存储电容，所述第一显示开关管的控制极与对应行的所述栅线连接，所述第一显示开关管的第一极与对应列的所述数据线连接，所述显示开关管的第二极与所述存储电容的第一端连接，所述存储电容的第二端与对应列的所述公共电压线连接；
所述阵列基板还包括：若干个开关控制单元，所述开关控制单元与所述数据线、所述公共电压线、所述公共电压生成单元、所述数据电压生成单元和所述时序控制单元连接；
所述公共电压生成单元用于生成公共电压信号；
所述数据电压生成单元用于生成数据电压信号；
所述时序控制单元用于生成时序控制信号；
所述开关控制单元用于在所述时序控制信号的控制下，将所述公共电压信号加载至所述公共电压线上，且将所述数据电压信号加载至所述数据线上；或者，将所述公共电压信号加载至所述数据线上，且将所述数据电压信号加载至所述公共电压线上。
可选地，所述开关控制单元包括：第一控制开关管、第二控制开关管、第三控制开关管和第四控制开关管；
所述第一控制开关管、所述第二控制开关管、所述第三控制开关管和所述第四控制开关管的控制极均与所述时序控制单元连接；
所述第一控制开关管的第一极与所述数据电压生成单元连接，所述第一控制开关管的第二极与所述数据线连接；
所述第二控制开关管的第一极与所述数据电压生成单元连接，所述第二控制开关管的第二极与所述公共电压线连接；
所述第三控制开关管的第一极与所述公共电压生成单元连接，所述第三控制开关管的第二极与公共电压线连接；
所述第四控制开关管的第一极与所述公共电压生成单元连接，所述控制开关管的第二极与所述数据线连接。
可选地，所述第一控制开关管、第二控制开关管、第三控制开关管和第四控制开关管均为金属氧化物半导体场效应管。
可选地，所述时序控制单元包括一条时序控制线，所述第一控制开关管、所述第二控制开关管、所述第三控制开关管和所述第四控制开关管的控制极与所述时序控制线连接；
所述第一控制开关管和所述第三控制开关管为N型晶体管，所述第二控制开关管和所述第四控制开关管为P型晶体管；
或者，所述第一控制开关管和所述第三控制开关管为P型晶体管，所述第二控制开关管和所述第四控制开关管为N型晶体管。
可选地，所述时序控制单元包括两条时序控制线，所述第一控制开关管和所述第三控制开关管的控制极连接一条所述时序控制线，所述第二控制开关管和所述第四控制开关管的控制极连接另一条时序控制线，两条所述时序控制线中加载的时序控制信号相反；
所述第一控制开关管、所述第二控制开关管、所述第三控制开关管和所述第四控制开关管均为N型晶体管；
或者，所述第一控制开关管、所述第二控制开关管、所述第三控制开关管和所述第四控制开关管均为P型晶体管。
可选地，还包括：第二显示开关管，所述第二显示开关管的控制极与所述栅线连接，所述第二显示开关管的第一极与所述公共电压线连接，所述第二显示开关管的第二极与所述存储电容的第二端连接。
可选地，所述第二显示开关管为薄膜晶体管。
为实现上述目的，本发明还提供一种显示装置，包括：阵列基板，该阵列基板采用上述的阵列基板。
为实现上述目的，本发明还提供一种阵列基板的驱动方法，所述阵列基板包括：公共电压生成单元、数据电压生成单元、时序控制单元、若干条栅线、数据线和公共电压线，所述栅线和数据线限定出若干个像素单元，所述像素单元包括：第一显示开关管和存储电容，所述第一显示开关管的控制极与对应行的所述栅线连接，所述第一显示开关管的第一极与对应列的所述数据线连接，所述显示开关管的第二极与所述存储电容的第一端连接，所述存储电容的第二端与对应列的所述公共电压线连接；
所述阵列基板还包括：若干个开关控制单元，所述开关控制单元与所述数据线、所述公共电压线、所述公共电压生成单元、所述数据电压生成单元和所述时序控制单元连接；
所述公共电压生成单元用于生成公共电压信号；
所述数据电压生成单元用于生成数据电压信号；
所述时序控制单元用于生成时序控制信号；
所述驱动方法包括：
在一帧中，所述开关控制单元在所述时序控制信号的控制下，将所述公共电压信号加载至所述公共电压线上，且将所述数据电压信号加载至所述数据线上；
在下一帧中，所述开关控制单元在所述时序控制信号的控制下，将将所述公共电压信号加载至所述数据线上，且将所述数据电压信号加载至所述公共电压线上；
或者，在一帧中，所述开关控制单元在所述时序控制信号的控制下，将所述公共电压信号加载至所述数据线上，且将所述数据电压信号加载至所述公共电压线上；
在下一帧中，所述开关控制单元在所述时序控制信号的控制下，将所述公共电压信号加载至所述公共电压线上，且将所述数据电压信号加载至所述数据线上。
本发明具有以下有益效果：
本发明提供了一种阵列基板及其驱动方法、显示装置，其中该阵列基板包括：公共电压生成单元、时序控制单元、若干个数据电压生成单元、开关控制单元和像素单元，开关控制单元与公共电压生成单元、时序控制单元、数据电压生成单元、公共电压线和数据线连接，开关控制单元用于对数据线和公共电压线中加载的电压信号进行切换，从而实现了显示装置中液晶分子的极性反转需求，同时，本发明提供的阵列基板还能有效的降低数据电压信号的输出电压的摆幅，从而达到降低显示装置功耗的目的。
附图说明
图1为本发明实施例一提供的阵列基板的示意图；
图2为图1所示的阵列基板的时序图；
图3为图1中开关控制单元的示意图；
图4为图1所示的阵列基板的又一时序图；
图5为本发明实施例二提供的阵列基板的示意图；
图6为图5所示的阵列基板的时序图；
图7为图5中开关控制单元的示意图；
图8为本发明实施例提供的阵列基板的驱动方法的流程图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的阵列基板及其驱动方法、显示装置进行详细描述。
实施例一
图1为本发明实施例一提供的阵列基板的示意图，图2为图1所示的阵列基板的时序图，图3为图1中开关控制单元的示意图，如图1至图3所示，该阵列基板包括：公共电压生成单元、数据电压生成单元、时序控制单元、若干条栅线、数据线和公共电压线，栅线和数据线限定出若干个像素单元，像素单元包括：第一显示开关管和存储电容，第一显示开关管的控制极与对应行的栅线连接，第一显示开关管的第一极与对应列的数据线连接，显示开关管的第二极与存储电容的第一端连接，存储电容的第二端与对应列的公共电压线连接；该阵列基板还包括：若干个开关控制单元，开关控制单元与数据线、公共电压线、公共电压生成单元、数据电压生成单元和时序控制单元连接；其中，公共电压生成单元用于生成公共电压信号；数据电压生成单元用于生成数据电压信号；时序控制单元用于生成时序控制信号；开关控制单元用于在时序控制信号的控制下，将公共电压信号加载至公共电压线上，且将数据电压信号加载至数据线上；或者，将公共电压信号加载至数据线上，且将数据电压信号加载至公共电压线上。
需要说明的是，本实施例中栅线的数量为n行，数据线的数量为m列，公共电压线的数量为m列，像素单元的数量为n×m，在图1中仅示意性的具体画出了两行栅线(Gate_1和Gate_2)、两列数据线(Data_1和Data_2)、两列公共电压线(Vcom_1和Vcom_2)和四个像素单元(Pixel_1、Pixel_2、Pixel_3和Pixel_4)。本实施例中，处于同一列的全部像素单元对应一个开关控制单元，在图1中仅示意性的具体画出了两个开关控制单元(A和B)。
本发明通过设置开关控制单元，从而使得在连续两帧中数据线和公共电压线中加载的电压信号进行切换，进而实现了显示装置中液晶分子的极性反转需求，同时，本发明还能有效的降低数据电压信号的电压的摆幅，从而达到降低显示装置功耗的目的。
在本实施例中，以开关控制单元A为例，开关控制单元具体包括：第一控制开关管M1、第二控制开关管M2、第三控制开关管M3和第四控制开关管M4，其中，第一控制开关管M1、第二控制开关管M2、第三控制开关管M3和第四控制开关管M4的控制极均与时序控制单元连接；第一控制开关管M1的第一极与数据电压生成单元连接，第一控制开关管M1的第二极与数据线Data_1连接；第二控制开关管M2的第一极与数据电压生成单元连接，第二控制开关管M2的第二极与公共电压线Vcom_1连接；第三控制开关管的第一极与公共电压生成单元连接，第三控制开关管的第二极与公共电压线Vcom_1连接；第四控制开关管的第一极与公共电压生成单元连接，控制开关管的第二极与数据线Data_1连接。在本实施例中，第一控制开关管M1、第二控制开关管M2、第三控制开关管M3和第四控制开关管M4可以为薄膜晶体管(Thin Film Transistor，简称TFT管)，也可以是金属氧化物半导体场效应管(Metal OxideScmiconductor，简称MOS)。但是由于MOS电子迁移率较高，充放电速度快，在作为开关使用时MOS的开/关控制速度快，因此本实施例中优选地，第一控制开关管M1、第二控制开关管M2、第三控制开关管M3和第四控制开关管M4均为MOS，从实现对数据线Data_1和公共电压线Vcom_1中加载的电压信号进行了精准快速的切换。开关控制单元B的具体结构与开关控制单元A的具体结构类似，此处不再赘述。
需要说明的是，本实施例中的开关控制单元A(B)设置在阵列基板的走线区域。
此外，在阵列基板的各像素单元内还设置有第二显示开关管，以像素单元Pixel_1为例，第二显示开关管T2的控制极与栅线Gate_1连接，第二显示开关管T2的第一极与公共电压线连接，第二显示开关管T2的第二极与存储电容C1的第二端连接。本实施例中，第二显示开关管也可以为TFT或MOS。优选地，第二显示开关管为TFT。由于第一显示开关管T1和第二显示开关管T2均位于像素单元内，且两者均为TFT，因此第二显示开关管T2可采用与第一显示开关管T1相同的生产工艺且与第一显示开关管T1同步形成，从而有效的缩短该阵列基板的生产周期，提高产线的生成效率。
采用图2所示的时序，可以实现包括有图1所示的阵列基板的显示装置进行点反转，下面结合附图以实现显示装置点反转的情况进行详细描述。在本实施例中，时序控制单元包括一条时序控制线Clock，第一控制开关管M1(M5)、第二控制开关管M2(M6)、第三控制开关管M3(M7)和第四控制开关管M4(M8)的控制极与时序控制线Clock连接。开关控制单元的数量为两个，且在开关控制单元A中的第一控制开关管M1和第三控制开关管M3为N型MOS，第二控制开关管M2和第四控制开关管M4为P型MOS,在开关控制单元B中的第一控制开关管M5和第三控制开关管M7为P型MOS，第二控制开关管M6和第四控制开关管M8为N型MOS。第一显示开关管T1(T3、T5、T7)和第二显示开关管T2(T4、T6、T8)均为N型TFT。
在第一帧中；
第一行栅线Gate_1开始进行扫描，像素单元Pixel_1中的第一显示开关管T1和第二显示开关管T2处于导通状态，像素单元Pixel_2中的第一显示开关管3和第二显示开关管T4处于导通状态。像素单元Pixel_3中的第一显示开关管T5和第二显示开关管T6处于截止状态，像素单元Pixel_4中的第一显示开关管T7和第二显示开关管T8处于截止状态。
同时，时序控制线Clock中的时序控制信号处于高电平，开关控制单元A中的第一控制开关管M1和第三控制开关管M3处于导通状态，第二控制开关管M2和第四控制开关管M4处于截止状态。开关控制单元B中的第一控制开关管M5和第三控制开关管M7处于截止状态，第二控制开关管M6和第四控制开关管M8处于导通状态。相应地，数据线Data_1中加载了数据电压信号，公共电压线Vcom_1中加载了公共电压信号，数据线Data_2中加载了公共电压信号，公共电压线Vcom_2中加载了数据电压信号。
相应地，像素单元Pixel_1中的存储电容C1的第一端加载了数据电压信号，存储电容C1的第二端加载了公共电压信号，存储电容C1两端的电压差为Vdata-Vvcom；像素单元Pixel_2中的存储电容C2的第一端加载了公共电压信号，存储电容C1的第二端加载了数据电压信号，存储电容C1两端的电压差为Vvcom-Vdata，其中Vdata为数据电压信号的输出电压，Vvcom为公共电压信号的输出电压。
需要说明的是，数据电压信号的输出电压与像素单元的显示灰阶对应，本实施例中的数据电压信号的输出电压取值范围在0V～5V之间，为便于描述，本实施例中假定在第一帧和第二帧中数据电压信号的输出电压都为3V，且公共电压信号的输出电压为OV(本实施例中不考虑馈入电压)。
因此，在栅线Gate_1扫描完成后，像素单元Pixel_1中的存储电容C1两端的电压差为Vdata-Vvcom＝3V-0V＝3V，像素单元Pixel_2中的存储电容C2两端的电压差为Vvcom-Vdata＝0V-3V＝-3V。
第一行栅线Gate_1扫描结束，第二行栅线Gate_2开始扫描。此时像素单元Pixel_1中的第一显示开关管T1和第二显示开关管T2处于截止状态，像素单元Pixel_2中的第一显示开关管3和第二显示开关管T4处于截止状态，像素单元Pixel_3中的第一显示开关管T5和第二显示开关管T6处于导通状态，像素单元Pixel_4中的第一显示开关管T7和第二显示开关管T8处于导通状态。
同时，时序控制线Clock中的时序控制信号处于低电平，开关控制单元A中的第一控制开关管M1和第三控制开关管M3处于截止状态，第二控制开关管M2和第四控制开关管M4处于导通状态。开关控制单元B中的第一控制开关管M5和第三控制开关管M7处于导通状态，第二控制开关管M6和第四控制开关管M8处于截止状态。相应地，数据线Data_1中加载了公共电压信号，公共电压线Vcom_1中加载了数据电压信号，数据线Data_2中加载了数据电压信号，公共电压线Vcom_2中加载了公共电压信号。
由于此时像素单元Pixel_1中的第二显示开关管T2以及像素单元Pixel_2中的第二显示开关管T4均处于截止状态，因此，第一公共电压线Vcom_1中的数据电压信号无法传输到像素单元Pixel_1中存储电容的第二端，第二公共电压线Vcom_2中的公共电压信号无法传输到像素单元Pixel_2中存储电容的第二端，从而有效避免了数据线和公共电压线进行电压信号切换对像素单元中存储电容的影响。
相应地，像素单元Pixel_3中的存储电容C3的第一端加载了公共电压信号，存储电容C3的第二端加载了数据电压信号，存储电容C3两端的电压差为Vvcom-Vdata＝0V-3V＝-3V；像素单元Pixel_4中的存储电容C4的第一端加载了数据电压信号，存储电容C4的第二端加载了公共电压信号，存储电容C4两端的电压差为Vdata-Vvcom＝3V-0V＝3V。
第二行栅线Gate_2扫描结束，第三行栅线Gate_3(图1中未示出)开始扫描。依次类推，直至最后一行栅线Gate_n(图1中未示出)完成扫描，第一帧画面结束。
在第一帧中，存储电容C1两端的电压差为正值，存储电容C2两端的电压差为负值，存储电容C3两端的电压差为负值，存储电容C4两端的电压差为正值。
在第二帧中；
第一行栅线Gate_1开始进行扫描，像素单元Pixel_1中的第一显示开关管T1和第二显示开关管T2处于导通状态，像素单元Pixel_2中的第一显示开关管3和第二显示开关管T4处于导通状态。像素单元Pixel_3中的第一显示开关管T5和第二显示开关管T6处于截止状态，像素单元Pixel_4中的第一显示开关管T7和第二显示开关管T8处于截止状态。
同时，时序控制线Clock中的时序控制信号处于低电平，根据上述对第一帧中的分析可知，此时数据线Data_1中加载了公共电压信号，公共电压线Vcom_1中加载了数据电压信号，数据线Data_2中加载了数据电压信号，公共电压线Vcom_2中加载了公共电压信号。
相应地，像素单元Pixel_1中的存储电容C1的第一端加载了公共电压信号，存储电容C1的第二端加载了数据电压信号，存储电容C1两端的电压差为Vvcom-Vdata＝0V-3V＝-3V；像素单元Pixel_2中的存储电容C2的第一端加载了数据电压信号，存储电容C1的第二端加载了公共电压信号，存储电容C1两端的电压差为Vdata-Vvcom＝3V-0V＝3V。
第一行栅线Gate_1扫描结束，第二行栅线Gate_2开始扫描。此时像素单元Pixel_1中的第一显示开关管T1和第二显示开关管T2处于截止状态，像素单元Pixel_2中的第一显示开关管3和第二显示开关管T4处于截止状态，像素单元Pixel_3中的第一显示开关管T5和第二显示开关管T6处于导通状态，像素单元Pixel_4中的第一显示开关管T7和第二显示开关管T8处于导通状态。
同时，时序控制线Clock中的时序控制信号处于低电平，根据上述对第一帧中的分析可知，此时数据线Data_1中加载了数据电压信号，公共电压线Vcom_1中加载了公共电压信号，数据线Data_2中加载了公共电压信号，公共电压线Vcom_2中加载了数据电压信号。
由于此时像素单元Pixel_1中的第二显示开关管T2以及像素单元Pixel_2中的第二显示开关管T4均处于截止状态，因此，第一公共电压线Vcom_1中的公共电压信号无法传输到像素单元Pixel_1中存储电容的第二端，第二公共电压线Vcom_2中的数据电压信号无法传输到像素单元Pixel_2中存储电容的第二端，从而有效避免了数据线和公共电压线进行电压信号切换对像素单元中存储电容的影响。
相应地，像素单元Pixel_3中的存储电容C3的第一端加载了数据电压信号，存储电容C3的第二端加载了公共电压信号，存储电容C3两端的电压差为Vdata-Vvcom＝3V-0V＝3V；像素单元Pixel_4中的存储电容C4的第一端加载了公共电压信号，存储电容C4的第二端加载了数据电压信号，存储电容C4两端的电压差为Vvcom-Vdata＝0V-3V＝-3V。
第二行栅线Gate_2扫描结束，第三行栅线Gate_3(图1中未示出)开始扫描。依次类推，直至最后一行栅线Gate_n完成扫描，第二帧画面结束。
在第二帧中，存储电容C1两端的电压差为负值，存储电容C2两端的电压差为正值，存储电容C3两端的电压差为正值，存储电容C4两端的电压差为负值。
通过上述过程可知，包括有图1所示的阵列基板的显示装置实现了点反转。此外，在实现点反转的过程中，在公共电压信号为直流信号的情况下将数据电压信号的输出电压维持在0～5V之间，从而降低了数据电压信号的输出电压的摆幅，进而降低了显示装置的功耗。同时，由于阵列基板上的全部开关控制单元仅对应一条时序控制线，因此可有效的减少了阵列基板上走线的设置，从而能有效的显示区域的面积。
需要说明的是，包括有图1所示的阵列基板的显示装置不但能实现点反转，还能实现列反转。图4为图1所示的阵列基板的又一时序图，如图4所示，采用图4所示的时序能实现包括有有图1所示的阵列基板的显示装置的列反转和行反转，图4所示的时序与图2所示的区别在于，在图4中时序控制信号在第一帧内一直保持高电平，在第二帧内一直保持低电平，即每隔一帧的时间序控制信号的电平才进行一次变化。
当图1所示的阵列基板采用图4所示的时序时，在第一帧中，存储电容C1两端的电压差为正值，存储电容C2两端的电压差为负值，存储电容C3两端的电压差为正值，存储电容C4两端的电压差为负值；在第二帧中，存储电容C1两端的电压差为负值，存储电容C2两端的电压差为正值，存储电容C3两端的电压差为负值，存储电容C4两端的电压差为正值，即实现了列反转，具体过程此处不再详细描述。
此外，本发明提供的阵列基板还能实现行反转，假定在图1中，若开关控制单元A中的第一控制开关管M1和第三控制开关管M3为N型MOS，第二控制开关管M2和第四控制开关管M4为P型MOS,且在开关控制单元B中的第一控制开关管M5和第三控制开关管M7为N型MOS,第二控制开关管M6和第四控制开关管M8为P型MOS，即开关控制单元A和开关控制单元B相同。当采用图2所示的时序时，在第一帧中，存储电容C1两端的电压差为正值，存储电容C2两端的电压差为正值，存储电容C3两端的电压差为负值，存储电容C4两端的电压差为负值；在第二帧中，存储电容C1两端的电压差为负值，存储电容C2两端的电压差为负值，存储电容C3两端的电压差为正值，存储电容C4两端的电压差为正值，即实现了行反转，具体过程此处不再详细描述。
本发明实施例一提供了一种阵列基板，该阵列基板包括：公共电压生成单元、时序控制单元、若干个数据电压生成单元、开关控制单元和像素单元，其中开关控制单元与公共电压生成单元、时序控制单元、数据电压生成单元、公共电压线和数据线连接，开关控制单元用于对数据线和公共电压线中加载的电压信号进行切换，从而实现了显示装置中液晶分子的极性反转需求，同时，本发明提供的阵列基板还能有效的降低数据电压信号的输出电压的摆幅，从而达到降低显示装置功耗的目的。
实施例二
图5为本发明实施例二提供的阵列基板的示意图，图6为图5所示的阵列基板的时序图，图7为图5中开关控制单元的示意图，如图5至图7所示，图5所示的阵列基板与图1所示的阵列基板的区别在于，图7所示的阵列基板中的时序控制单元包括两条时序控制线Clock_1(Clock_2)，开关控制单元A中的第一控制开关管M1和第三控制开关管M3连接时序控制线Clock_1，开关控制单元A中的第二控制开关管M2和第四控制开关管M4连接时序控制线Clock_2；开关控制单元B中的第一控制开关管M5和第三控制开关管M7连接时序控制线Clock_1，开关控制单元B中的第二控制开关管M6和第四控制开关管M8连接时序控制线Clock_2，且时序控制线Clock_1和时序控制线Clock_2中加载的时序控制信号相反。
本实施例中，假定开关控制单元A中的第一控制开关管M1、第二控制开关管M2、第三控制开关管M3和第四控制开关管M4均为N型MOS，开关控制单元B中的第一控制开关管M5、第二控制开关管M6、第三控制开关管M7和第四控制开关管M8均为P型MOS。
在第一帧中；
第一行栅线Gate_1开始进行扫描，像素单元Pixel_1中的第一显示开关管T1和第二显示开关管T2处于导通状态，像素单元Pixel_2中的第一显示开关管3和第二显示开关管T4处于导通状态。像素单元Pixel_3中的第一显示开关管T5和第二显示开关管T6处于截止状态，像素单元Pixel_4中的第一显示开关管T7和第二显示开关管T8处于截止状态。
同时，时序控制线Clock_1中的时序控制信号处于高电平，时序控制线Clock_2中的时序控制信号处于低电平。因此，开关控制单元A中的第一控制开关管M1和第三控制开关管M3处于导通状态，第二控制开关管M2和第四控制开关管M4处于截止状态。开关控制单元B中的第一控制开关管M5和第三控制开关管M7处于截止状态，第二控制开关管M6和第四控制开关管M8处于导通状态。相应地，数据线Data_1中加载了数据电压信号，公共电压线Vcom_1中加载了公共电压信号，数据线Data_2中加载了公共电压信号，公共电压线Vcom_2中加载了数据电压信号。
因此，在栅线Gate_1扫描完成后，像素单元Pixel_1中的存储电容C1两端的电压差为Vdata-Vvcom＝3V-0V＝3V，像素单元Pixel_2中的存储电容C2两端的电压差为Vvcom-Vdata＝0V-3V＝-3V。
第一行栅线Gate_1扫描结束，第二行栅线Gate_2开始扫描。此时像素单元Pixel_1中的第一显示开关管T1和第二显示开关管T2处于截止状态，像素单元Pixel_2中的第一显示开关管3和第二显示开关管T4处于截止状态，像素单元Pixel_3中的第一显示开关管T5和第二显示开关管T6处于导通状态，像素单元Pixel_4中的第一显示开关管T7和第二显示开关管T8处于导通状态。
同时，时序控制线Clock_1中的时序控制信号处于低电平，时序控制线Clock_2中的时序控制信号处于高电平。因此，开关控制单元A中的第一控制开关管M1和第三控制开关管M3处于截止状态，第二控制开关管M2和第四控制开关管M4处于导通状态。开关控制单元B中的第一控制开关管M5和第三控制开关管M7处于导通状态，第二控制开关管M6和第四控制开关管M8处于截止状态。相应地，数据线Data_1中加载了公共电压信号，公共电压线Vcom_1中加载了数据电压信号，数据线Data_2中加载了数据电压信号，公共电压线Vcom_2中加载了公共电压信号。
因此，在栅线Gate_2扫描完成后，像素单元Pixel_1中的存储电容C1两端的电压差为Vvcom-Vdata＝0V-3V＝-3V，像素单元Pixel_2中的存储电容C2两端的电压差为Vdata-Vvcom＝3V-0V＝3V。
第二行栅线Gate_2扫描结束，第三行栅线Gate_3(图5中未示出)开始扫描。依次类推，直至最后一行栅线Gate_n(图5中未示出)完成扫描，第一帧画面结束。
在第一帧中，存储电容C1两端的电压差为正值，存储电容C2两端的电压差为负值，存储电容C3两端的电压差为负值，存储电容C4两端的电压差为正值。
在第二帧中；
第一行栅线Gate_1开始进行扫描，像素单元Pixel_1中的第一显示开关管T1和第二显示开关管T2处于导通状态，像素单元Pixel_2中的第一显示开关管3和第二显示开关管T4处于导通状态。像素单元Pixel_3中的第一显示开关管T5和第二显示开关管T6处于截止状态，像素单元Pixel_4中的第一显示开关管T7和第二显示开关管T8处于截止状态。
同时，时序控制线Clock_1中的时序控制信号处于低电平，时序控制线Clock_2中的时序控制信号处于高电平，根据上述对第一帧中的分析可知，此时数据线Data_1中加载了公共电压信号，公共电压线Vcom_1中加载了数据电压信号，数据线Data_2中加载了数据电压信号，公共电压线Vcom_2中加载了公共电压信号。
因此，在栅线Gate_2扫描完成后，像素单元Pixel_1中的存储电容C1两端的电压差为Vvcom-Vdata＝0V-3V＝-3V，像素单元Pixel_2中的存储电容C2两端的电压差为Vdata-Vvcom＝3V-0V＝3V。
第一行栅线Gate_1扫描结束，第二行栅线Gate_2开始扫描。此时像素单元Pixel_1中的第一显示开关管T1和第二显示开关管T2处于截止状态，像素单元Pixel_2中的第一显示开关管3和第二显示开关管T4处于截止状态，像素单元Pixel_3中的第一显示开关管T5和第二显示开关管T6处于导通状态，像素单元Pixel_4中的第一显示开关管T7和第二显示开关管T8处于导通状态。
同时，时序控制线Clock_1中的时序控制信号处于高电平，时序控制线Clock_1中的时序控制信号处于低电平，根据上述对第一帧中的分析可知，此时数据线Data_1中加载了数据电压信号，公共电压线Vcom_1中加载了公共电压信号，数据线Data_2中加载了公共电压信号，公共电压线Vcom_2中加载了数据电压信号。
相应地，像素单元Pixel_3中的存储电容C3的第一端加载了数据电压信号，存储电容C3的第二端加载了公共电压信号，存储电容C3两端的电压差为Vdata-Vvcom＝3V-0V＝3V；像素单元Pixel_4中的存储电容C4的第一端加载了公共电压信号，存储电容C4的第二端加载了数据电压信号，存储电容C4两端的电压差为Vvcom-Vdata＝0V-3V＝-3V。
第二行栅线Gate_2扫描结束，第三行栅线Gate_3(图中未示出)开始扫描。依次类推，直至最后一行栅线Gate_n完成扫描，第二帧画面结束。
在第二帧中，存储电容C1两端的电压差为负值，存储电容C2两端的电压差为正值，存储电容C3两端的电压差为正值，存储电容C4两端的电压差为负值。
通过上述过程可知，包括有图5所示的阵列基板的显示装置实现了点反转。此外，在实现点反转的过程中，在公共电压信号为直流信号的情况下将数据电压信号的输出电压维持在0～5V之间，从而降低了数据电压信号的输出电压的摆幅，进而降低了显示装置的功耗。
本领域技术人员可以理解的是，在实际应用中，本发明中的时序控制单元还可以包括多条时序控制线，多个时序控制线共同完成对开关控制单元内控制开关管的控制。此外，开关控制单元中各个控制开关管的类型(N型/P型)以及时序控制信号也可进行相应的变换，本发明不再一一举例进行说明。
本发明实施例二提供了一种阵列基板，该阵列基板包括：公共电压生成单元、时序控制单元、若干个数据电压生成单元、开关控制单元和像素单元，其中开关控制单元与公共电压生成单元、时序控制单元、数据电压生成单元、公共电压线和数据线连接，开关控制单元用于对数据线和公共电压线中加载的电压信号进行切换，从而实现了显示装置中液晶分子的极性反转需求，同时，本发明提供的阵列基板还能有效的降低数据电压信号的电压的摆幅，从而达到降低显示装置功耗的目的。
实施例三
本发明实施例三提供了一种显示装置，该显示装置包括阵列基板，其中该阵列基板可采用上述实施例一或实施例二中提供的阵列基板，具体内容可参照上述实施例一或实施例二中的描述，此处不再赘述。
本发明实施例三提供了一种显示装置，该显示装置包括：阵列基板，该阵列基板包括：公共电压生成单元、时序控制单元、若干个数据电压生成单元、开关控制单元和像素单元，其中开关控制单元与公共电压生成单元、时序控制单元、数据电压生成单元、公共电压线和数据线连接，开关控制单元用于对数据线和公共电压线中加载的电压信号进行切换，从而实现了显示装置中液晶分子的极性反转需求，同时，本发明提供的阵列基板还能有效的降低数据电压信号的电压的摆幅，从而达到降低显示装置功耗的目的。
实施例四
图8为本发明实施例四提供的阵列基板的驱动方法的流程图,如图8所示，其中该阵列基板采用上述实施例一或实施例二中的阵列基板，具体结构可参见上述实施例一或实施例二中的描述，此处不再赘述，该驱动方法包括：
步骤101：在一帧中，开关控制单元在时序控制信号的控制下，将公共电压信号加载至公共电压线上，且将数据电压信号加载至数据线上。
步骤102：在下一帧中，开关控制单元在时序控制信号的控制下，将将公共电压信号加载至数据线上，且将数据电压信号加载至公共电压线上。
需要说明的是，上述步骤101和步骤102的顺序可以进行交换。
通过执行步骤101和步骤102可使得像素单元中存储电容的电压差的正负性产生交替变化，从而实现该像素单元对应液晶分子的极性反转。基于上述原理，该阵列基板能实现点反转、行反转和列反转，其具体过程可参见上述实施例一或实施例二中的描述，此处不再赘述。
本发明实施例四提供了一种阵列基板的驱动方法，在相邻的两帧中，开关控制单元对数据线和公共电压线中加载的电压信号进行切换，从而实现了显示装置中液晶分子的极性反转需求，同时，本发明提供的驱动方法还能有效的降低数据电压信号的电压的摆幅，从而达到降低显示装置功耗的目的。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (9)

1.一种阵列基板，其特征在于，包括：公共电压生成单元、数据电压生成单元、时序控制单元、若干条栅线、数据线和公共电压线，所述栅线和数据线限定出若干个像素单元，所述像素单元包括：第一显示开关管和存储电容，所述第一显示开关管的控制极与对应行的所述栅线连接，所述第一显示开关管的第一极与对应列的所述数据线连接，所述显示开关管的第二极与所述存储电容的第一端连接，所述存储电容的第二端与对应列的所述公共电压线连接；
所述阵列基板还包括：若干个开关控制单元，所述开关控制单元与所述数据线、所述公共电压线、所述公共电压生成单元、所述数据电压生成单元和所述时序控制单元连接；
所述公共电压生成单元用于生成公共电压信号；
所述数据电压生成单元用于生成数据电压信号；
所述时序控制单元用于生成时序控制信号；
所述开关控制单元用于在所述时序控制信号的控制下，将所述公共电压信号加载至所述公共电压线上，且将所述数据电压信号加载至所述数据线上；或者，将所述公共电压信号加载至所述数据线上，且将所述数据电压信号加载至所述公共电压线上。
2.根据权利要求1所述的阵列基板，其特征在于，所述开关控制单元包括：第一控制开关管、第二控制开关管、第三控制开关管和第四控制开关管；
所述第一控制开关管、所述第二控制开关管、所述第三控制开关管和所述第四控制开关管的控制极均与所述时序控制单元连接；
所述第一控制开关管的第一极与所述数据电压生成单元连接，所述第一控制开关管的第二极与所述数据线连接；
所述第二控制开关管的第一极与所述数据电压生成单元连接，所述第二控制开关管的第二极与所述公共电压线连接；
所述第三控制开关管的第一极与所述公共电压生成单元连接，所述第三控制开关管的第二极与公共电压线连接；
所述第四控制开关管的第一极与所述公共电压生成单元连接，所述控制开关管的第二极与所述数据线连接。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一控制开关管、第二控制开关管、第三控制开关管和第四控制开关管均为金属氧化物半导体场效应管。
4.所述根据权利要求2所述的阵列基板，其特征在于，所述时序控制单元包括一条时序控制线，所述第一控制开关管、所述第二控制开关管、所述第三控制开关管和所述第四控制开关管的控制极与所述时序控制线连接；
所述第一控制开关管和所述第三控制开关管为N型晶体管，所述第二控制开关管和所述第四控制开关管为P型晶体管；
或者，所述第一控制开关管和所述第三控制开关管为P型晶体管，所述第二控制开关管和所述第四控制开关管为N型晶体管。
5.根据权利要求2所述的阵列基板，其特征在于，所述时序控制单元包括两条时序控制线，所述第一控制开关管和所述第三控制开关管的控制极连接一条所述时序控制线，所述第二控制开关管和所述第四控制开关管的控制极连接另一条时序控制线，两条所述时序控制线中加载的时序控制信号相反；
所述第一控制开关管、所述第二控制开关管、所述第三控制开关管和所述第四控制开关管均为N型晶体管；
或者，所述第一控制开关管、所述第二控制开关管、所述第三控制开关管和所述第四控制开关管均为P型晶体管。
6.根据权利要求1所述的阵列基板，其特征在于，还包括：第二显示开关管，所述第二显示开关管的控制极与所述栅线连接，所述第二显示开关管的第一极与所述公共电压线连接，所述第二显示开关管的第二极与所述存储电容的第二端连接。
7.根据权利要求6所述的阵列基板，其特征在于，所述第二显示开关管为薄膜晶体管。
8.一种显示装置，其特征在于，包括:如上述权利要求1-7中任一所述的阵列基板。
9.一种阵列基板的驱动方法，其特征在于，所述阵列基板包括：公共电压生成单元、数据电压生成单元、时序控制单元、若干条栅线、数据线和公共电压线，所述栅线和数据线限定出若干个像素单元，所述像素单元包括：第一显示开关管和存储电容，所述第一显示开关管的控制极与对应行的所述栅线连接，所述第一显示开关管的第一极与对应列的所述数据线连接，所述显示开关管的第二极与所述存储电容的第一端连接，所述存储电容的第二端与对应列的所述公共电压线连接；
所述阵列基板还包括：若干个开关控制单元，所述开关控制单元与所述数据线、所述公共电压线、所述公共电压生成单元、所述数据电压生成单元和所述时序控制单元连接；
所述公共电压生成单元用于生成公共电压信号；
所述数据电压生成单元用于生成数据电压信号；
所述时序控制单元用于生成时序控制信号；
所述驱动方法包括：
在一帧中，所述开关控制单元在所述时序控制信号的控制下，将所述公共电压信号加载至所述公共电压线上，且将所述数据电压信号加载至所述数据线上；
在下一帧中，所述开关控制单元在所述时序控制信号的控制下，将将所述公共电压信号加载至所述数据线上，且将所述数据电压信号加载至所述公共电压线上；
或者，在一帧中，所述开关控制单元在所述时序控制信号的控制下，将所述公共电压信号加载至所述数据线上，且将所述数据电压信号加载至所述公共电压线上；
在下一帧中，所述开关控制单元在所述时序控制信号的控制下，将所述公共电压信号加载至所述公共电压线上，且将所述数据电压信号加载至所述数据线上。
CN201410302428.1A 2014-06-27 2014-06-27 阵列基板及其驱动方法、显示装置 Expired - Fee Related CN104102035B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410302428.1A CN104102035B (zh) 2014-06-27 2014-06-27 阵列基板及其驱动方法、显示装置
US14/540,425 US9972272B2 (en) 2014-06-27 2014-11-13 Array substrate and driving method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410302428.1A CN104102035B (zh) 2014-06-27 2014-06-27 阵列基板及其驱动方法、显示装置

Publications (2)

Publication Number Publication Date
CN104102035A CN104102035A (zh) 2014-10-15
CN104102035B true CN104102035B (zh) 2017-01-18

Family

ID=51670299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410302428.1A Expired - Fee Related CN104102035B (zh) 2014-06-27 2014-06-27 阵列基板及其驱动方法、显示装置

Country Status (2)

Country Link
US (1) US9972272B2 (zh)
CN (1) CN104102035B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110349549A (zh) * 2019-07-17 2019-10-18 京东方科技集团股份有限公司 液晶显示面板的驱动方法、驱动电路及显示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934007A (zh) * 2015-07-06 2015-09-23 合肥京东方光电科技有限公司 数据线驱动方法及单元、源极驱动器、面板驱动装置和显示装置
CN105869599B (zh) * 2016-06-08 2018-07-31 武汉天马微电子有限公司 一种阵列基板及其驱动方法、以及显示面板
CN108922493A (zh) * 2018-09-21 2018-11-30 京东方科技集团股份有限公司 一种驱动电路及其驱动方法、显示装置
CN113299244B (zh) * 2021-05-24 2023-02-07 京东方科技集团股份有限公司 电压控制模组、驱动模组、驱动方法和显示装置
CN113823238A (zh) * 2021-09-26 2021-12-21 惠科股份有限公司 显示面板的驱动电路和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101071240A (zh) * 2006-05-10 2007-11-14 Lg.菲利浦Lcd株式会社 液晶显示板、具有其的液晶显示装置及其驱动方法
CN101334975A (zh) * 2007-06-28 2008-12-31 乐金显示有限公司 液晶显示器及其驱动方法
CN102810304A (zh) * 2012-08-09 2012-12-05 京东方科技集团股份有限公司 一种像素单元、像素结构、显示装置及像素驱动方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100864918B1 (ko) * 2001-12-26 2008-10-22 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치
JP2005157013A (ja) * 2003-11-27 2005-06-16 Hitachi Displays Ltd 表示装置
JP2007140191A (ja) * 2005-11-18 2007-06-07 Epson Imaging Devices Corp アクティブマトリクス型液晶表示装置
KR101843360B1 (ko) * 2010-12-24 2018-03-30 삼성디스플레이 주식회사 어레이 기판, 이를 포함하는 표시 장치 및 표시 장치의 동작 방법
TWI549113B (zh) * 2015-05-29 2016-09-11 鴻海精密工業股份有限公司 顯示裝置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101071240A (zh) * 2006-05-10 2007-11-14 Lg.菲利浦Lcd株式会社 液晶显示板、具有其的液晶显示装置及其驱动方法
CN101334975A (zh) * 2007-06-28 2008-12-31 乐金显示有限公司 液晶显示器及其驱动方法
CN102810304A (zh) * 2012-08-09 2012-12-05 京东方科技集团股份有限公司 一种像素单元、像素结构、显示装置及像素驱动方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110349549A (zh) * 2019-07-17 2019-10-18 京东方科技集团股份有限公司 液晶显示面板的驱动方法、驱动电路及显示装置
CN110349549B (zh) * 2019-07-17 2022-07-05 京东方科技集团股份有限公司 液晶显示面板的驱动方法、驱动电路及显示装置

Also Published As

Publication number Publication date
US20150379966A1 (en) 2015-12-31
US9972272B2 (en) 2018-05-15
CN104102035A (zh) 2014-10-15

Similar Documents

Publication Publication Date Title
CN104102035B (zh) 阵列基板及其驱动方法、显示装置
CN102254503B (zh) 移位寄存器单元、显示器用栅极驱动装置及液晶显示器
CN105869566B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN104318888B (zh) 阵列基板栅极驱动单元、方法、电路和显示装置
JP4126613B2 (ja) 液晶表示装置のゲート駆動装置及び方法
CN105047174B (zh) 移位寄存器单元及其驱动方法、栅极驱动装置以及显示装置
CN103280201B (zh) 栅极驱动装置和显示装置
CN206194295U (zh) 数据线多路分配器、显示基板、显示面板及显示装置
CN105405406A (zh) 栅极驱动电路和使用栅极驱动电路的显示器
CN103293798B (zh) 阵列基板、液晶显示器及其控制方法
WO2016155052A1 (zh) Cmos栅极驱动电路
CN100529860C (zh) 可通过电荷分享来降低能量消耗的液晶显示装置
CN104952406B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
WO2016155157A1 (zh) 显示面板及其驱动方法、液晶显示装置
US8872749B2 (en) Display device
CN103137081A (zh) 一种显示面板栅驱动电路及显示屏
CN105047161B (zh) 像素单元驱动装置、方法和显示装置
CN107016971A (zh) 一种扫描电路单元、栅极驱动电路及扫描信号控制方法
CN105374331A (zh) 栅极驱动电路和使用栅极驱动电路的显示器
WO2016011684A1 (zh) 液晶显示器显示驱动电路及其显示驱动方法
CN103854587B (zh) 栅极驱动电路及其单元和一种显示器
US11328682B2 (en) Display device capable of high-speed charging/discharging and switching scanning order of gate bus lines
US7961170B2 (en) Drive circuit of display device and method for driving the display device
CN108922493A (zh) 一种驱动电路及其驱动方法、显示装置
CN105047155A (zh) 液晶显示装置及其goa扫描电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170118