JPH05198800A - 絶縁ゲートバイポーラトランジスタ - Google Patents
絶縁ゲートバイポーラトランジスタInfo
- Publication number
- JPH05198800A JPH05198800A JP3253687A JP25368791A JPH05198800A JP H05198800 A JPH05198800 A JP H05198800A JP 3253687 A JP3253687 A JP 3253687A JP 25368791 A JP25368791 A JP 25368791A JP H05198800 A JPH05198800 A JP H05198800A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- semiconductor material
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000000463 material Substances 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 25
- 230000005669 field effect Effects 0.000 claims description 3
- 235000015067 sauces Nutrition 0.000 claims 1
- 239000010410 layer Substances 0.000 description 8
- 239000002184 metal Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 ＭＯＳゲートのバイポーラトランジスタを得
ること。 【構成】 本高電圧トランジスタは第１の伝導形の基板
（２）を含み、基板中に第２の伝導形のウエル領域
（３）を含む。第１の伝導形のポケット（６）と、第２
の伝導形のポケット（７）とを含むソース領域が基板中
に形成される。ウエル領域（３）中に、第１の伝導形の
ポケット（１４）と、第２の伝導形のポケット（１５）
とを含むドレイン領域が形成される。ウエル領域中に、
ドレイン領域から分離され、ドレイン領域からソース領
域の方向へ広がる第１の伝導形のトップ領域（１１）が
形成される。トップ領域とソース領域との間のチャネル
領域を覆い、またソース領域とトップ領域の少なくとも
一部分を覆う絶縁層が基板上に取り付けられる。絶縁領
域上に基板から電気的に分離されてゲート電極（１２）
が取り付けられる。
ること。 【構成】 本高電圧トランジスタは第１の伝導形の基板
（２）を含み、基板中に第２の伝導形のウエル領域
（３）を含む。第１の伝導形のポケット（６）と、第２
の伝導形のポケット（７）とを含むソース領域が基板中
に形成される。ウエル領域（３）中に、第１の伝導形の
ポケット（１４）と、第２の伝導形のポケット（１５）
とを含むドレイン領域が形成される。ウエル領域中に、
ドレイン領域から分離され、ドレイン領域からソース領
域の方向へ広がる第１の伝導形のトップ領域（１１）が
形成される。トップ領域とソース領域との間のチャネル
領域を覆い、またソース領域とトップ領域の少なくとも
一部分を覆う絶縁層が基板上に取り付けられる。絶縁領
域上に基板から電気的に分離されてゲート電極（１２）
が取り付けられる。
Description
【０００１】
【産業上の利用分野】本発明はＭＯＳゲートのバイポー
ラトランジスタ（ＭＯＳＧＢＴ）に関する。
ラトランジスタ（ＭＯＳＧＢＴ）に関する。
【０００２】
【従来の技術】高電圧集積回路を構築する場合に、大電
流導通と高電圧を許容しながら、しかも製造費用が少な
くて済み頑丈で電力消費の小さい回路を設計することが
望まれている。
流導通と高電圧を許容しながら、しかも製造費用が少な
くて済み頑丈で電力消費の小さい回路を設計することが
望まれている。
【０００３】高電圧集積回路に関しては数多くの構造が
提案されている。例えば、ＩＥＤＭ、１９８４年の頁２
５８−２６１に発表されたＲ．Ｊａｙａｒａｍａｎ、
Ｖ．Ｒｕｍｅｎｎｉｋ、Ｂ．Ｓｉｎｇｅｒ、Ｅ．Ｈ．Ｓ
ｔｕｐｐによる“電力集積回路用の高電圧装置の比較
（Ｃｏｍｐａｒｉｓｏｎ ｏｆ ｈｉｇｈ Ｖｏｌｔａ
ｇｅ Ｄｅｖｉｃｅｓ ｆｏｒ Ｐｏｗｅｒ Ｉｎｔｅ
ｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ）”を参照されたい。
また、Ａｋｉｏ Ｔａｎａｋａによる米国特許第４，９
６７，２４６号；Ｍｉｃｈａｅｌ Ｓ．Ａｄｌｅｒ他に
よる米国特許第４，９６３，９５１号；Ｋｌａｓ Ｈ．
Ｅｋｌｕｎｄによる米国特許第４，８１１，０７５号；
Ｂａｒｒｙ Ｍ．Ｓｉｎｇｅｒ他による米国特許第４，
９２６，０７４号；Ｂａｒｒｙ Ｍ．Ｓｉｎｇｅｒ他に
よる米国特許第４，９３９，５６６号；も参照された
い。
提案されている。例えば、ＩＥＤＭ、１９８４年の頁２
５８−２６１に発表されたＲ．Ｊａｙａｒａｍａｎ、
Ｖ．Ｒｕｍｅｎｎｉｋ、Ｂ．Ｓｉｎｇｅｒ、Ｅ．Ｈ．Ｓ
ｔｕｐｐによる“電力集積回路用の高電圧装置の比較
（Ｃｏｍｐａｒｉｓｏｎ ｏｆ ｈｉｇｈ Ｖｏｌｔａ
ｇｅ Ｄｅｖｉｃｅｓ ｆｏｒ Ｐｏｗｅｒ Ｉｎｔｅ
ｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ）”を参照されたい。
また、Ａｋｉｏ Ｔａｎａｋａによる米国特許第４，９
６７，２４６号；Ｍｉｃｈａｅｌ Ｓ．Ａｄｌｅｒ他に
よる米国特許第４，９６３，９５１号；Ｋｌａｓ Ｈ．
Ｅｋｌｕｎｄによる米国特許第４，８１１，０７５号；
Ｂａｒｒｙ Ｍ．Ｓｉｎｇｅｒ他による米国特許第４，
９２６，０７４号；Ｂａｒｒｙ Ｍ．Ｓｉｎｇｅｒ他に
よる米国特許第４，９３９，５６６号；も参照された
い。
【０００４】
【発明の概要】本発明の好適実施例に従えば、進歩した
高電圧トランジスタが提供される。本高電圧トランジス
タは、例えばｐ伝導形の、第１の伝導形を有する基板を
含んでいる。前記基板中に、例えばｎ伝導形の、第２の
伝導形のウエル領域がある。このウエル領域は典型的に
は、平方センチメートル当たり２×１０12個以上のドー
ズにドープされている。
高電圧トランジスタが提供される。本高電圧トランジス
タは、例えばｐ伝導形の、第１の伝導形を有する基板を
含んでいる。前記基板中に、例えばｎ伝導形の、第２の
伝導形のウエル領域がある。このウエル領域は典型的に
は、平方センチメートル当たり２×１０12個以上のドー
ズにドープされている。
【０００５】この基板中にソース領域があり、それは基
板表面に隣接している。このソース領域は、前記第１の
伝導形の半導体材料のポケットと、前記第２の伝導形の
半導体材料のポケットとを含んでいる。
板表面に隣接している。このソース領域は、前記第１の
伝導形の半導体材料のポケットと、前記第２の伝導形の
半導体材料のポケットとを含んでいる。
【０００６】このウエル領域中にドレイン領域が配置さ
れており、それは基板表面に隣接している。このドレイ
ン領域も前記第１の伝導形の半導体材料のポケットと、
前記第２の伝導形の半導体材料のポケットとを含んでい
る。好適実施例では、前記ドレイン領域中において、前
記第１の伝導形の半導体材料のポケットと前記第２の伝
導形の半導体材料のポケットとが交互に並んでいる。
れており、それは基板表面に隣接している。このドレイ
ン領域も前記第１の伝導形の半導体材料のポケットと、
前記第２の伝導形の半導体材料のポケットとを含んでい
る。好適実施例では、前記ドレイン領域中において、前
記第１の伝導形の半導体材料のポケットと前記第２の伝
導形の半導体材料のポケットとが交互に並んでいる。
【０００７】ソースコンタクトがソース領域へ電気的に
つながれている。ドレインコンタクトがドレイン領域へ
電気的につながれている。前記第１の伝導形のトップ領
域は前記ウエル中で前記ドレイン領域から分離されてあ
り、ドレイン領域からソース領域の方向へ広がってい
る。このトップ領域はアースへつながれている。前記基
板上に絶縁層が取り付けられ、前記トップ領域と前記ソ
ース領域との間のチャネル領域を覆っており、また前記
ソース領域と前記トップ領域の少なくとも一部分を覆っ
ている。前記絶縁層上に、前記基板から電気的に絶縁さ
れて、ゲート電極が取り付けられる。このゲート電極は
チャネル中の電流を電界効果によって制御する。
つながれている。ドレインコンタクトがドレイン領域へ
電気的につながれている。前記第１の伝導形のトップ領
域は前記ウエル中で前記ドレイン領域から分離されてあ
り、ドレイン領域からソース領域の方向へ広がってい
る。このトップ領域はアースへつながれている。前記基
板上に絶縁層が取り付けられ、前記トップ領域と前記ソ
ース領域との間のチャネル領域を覆っており、また前記
ソース領域と前記トップ領域の少なくとも一部分を覆っ
ている。前記絶縁層上に、前記基板から電気的に絶縁さ
れて、ゲート電極が取り付けられる。このゲート電極は
チャネル中の電流を電界効果によって制御する。
【０００８】この高電圧トランジスタは、付加的に、第
１の伝導形で前記ソース領域を取り囲むパンチスルー領
域を含むことができる。更に、基板は、ｐ＋材料上のｐ
−材料で作られることもできる。
１の伝導形で前記ソース領域を取り囲むパンチスルー領
域を含むことができる。更に、基板は、ｐ＋材料上のｐ
−材料で作られることもできる。
【０００９】ここに述べた高電圧トランジスタは、動作
時には、両極性の導通電流が支配的であり、電流はドレ
イン中の前記第１の伝導形の半導体材料のポケット、前
記ウエル領域、そして前記基板を経由して、前記ドレイ
ンコンタクトとアース（基板コンタクト）との間に流れ
る。電流はまた、前記ドレイン中の前記第１の伝導形の
半導体材料のポケット、前記ウエル領域、そして前記ソ
ース中の前記第１の伝導形の半導体材料のポケットを経
由して、前記ソースコンタクトと前記ドレインコンタク
トとの間にも流れる。
時には、両極性の導通電流が支配的であり、電流はドレ
イン中の前記第１の伝導形の半導体材料のポケット、前
記ウエル領域、そして前記基板を経由して、前記ドレイ
ンコンタクトとアース（基板コンタクト）との間に流れ
る。電流はまた、前記ドレイン中の前記第１の伝導形の
半導体材料のポケット、前記ウエル領域、そして前記ソ
ース中の前記第１の伝導形の半導体材料のポケットを経
由して、前記ソースコンタクトと前記ドレインコンタク
トとの間にも流れる。
【００１０】
【実施例】図１は本発明の好適実施例に従うＭＯＳゲー
トのバイポーラトランジスタ（ＭＯＳＧＢＴ）構造の断
面図を示す。図１において、２つのトランジスタの構造
が分割線４に関して鏡像的に示されている。これらのト
ランジスタはｐ−形の基板２上に構築されている。Ｐ−
形基板２はＰ＋形基板１の上に置かれている。これらの
基板の厚さとドーピング量とは、それらのトランジスタ
のドレイン−ソース間の電圧（ＶＤＳ）を含む種々の因
子に依存している。例えばｐ＋形基板１は５００ミクロ
ンの厚さと、立方センチメートル当たり１０19の高濃度
のドーピングを有することができる。ｐ−形基板２は、
例えば、４００ボルトのＶＤＳに対して、３５ないし４
０ミクロンの厚さと、立方センチメートル当たり１０15
のドーピングを有することができ、また、８００ボルト
のＶＤＳに対しては、７５−８０ミクロンの厚さと、立
方センチメートル当たり１０14のドーピングを有するこ
とができる。ｐ＋形の基板１はアースへ接続される。
トのバイポーラトランジスタ（ＭＯＳＧＢＴ）構造の断
面図を示す。図１において、２つのトランジスタの構造
が分割線４に関して鏡像的に示されている。これらのト
ランジスタはｐ−形の基板２上に構築されている。Ｐ−
形基板２はＰ＋形基板１の上に置かれている。これらの
基板の厚さとドーピング量とは、それらのトランジスタ
のドレイン−ソース間の電圧（ＶＤＳ）を含む種々の因
子に依存している。例えばｐ＋形基板１は５００ミクロ
ンの厚さと、立方センチメートル当たり１０19の高濃度
のドーピングを有することができる。ｐ−形基板２は、
例えば、４００ボルトのＶＤＳに対して、３５ないし４
０ミクロンの厚さと、立方センチメートル当たり１０15
のドーピングを有することができ、また、８００ボルト
のＶＤＳに対しては、７５−８０ミクロンの厚さと、立
方センチメートル当たり１０14のドーピングを有するこ
とができる。ｐ＋形の基板１はアースへ接続される。
【００１１】ｐ−基板２中には、例えば、５ないし７ミ
クロンの深さを有するｎ形のウエル領域３が配置され
る。ｎ形ウエル領域３は平方センチメートル当たり２×
１０12個以上のドーズに、例えば、平方センチメートル
当たり５×１０12個にドープされる。ｎ形ウエル領域３
中には、例えば、１ないし２ミクロンの深さを有するｐ
形トップ領域１１がある。ｐ形トップ領域１１は、例え
ば、平方センチメートル当たり３×１０12個のドーズに
ドープされる。例えば、ｐ形トップ領域１１は図１には
示されていない面においてアースへ接続される。更に、
ｐ形トップ領域１１の長さは複数個の因子によって変化
する。４００ボルトのＶＤＳに対しては、ｐ形トップ領
域１１の長さは、例えば、２０ミクロンである。８００
ボルトのＶＤＳに対しては、ｐ形トップ領域１１の長さ
は、例えば、５０ミクロンである。
クロンの深さを有するｎ形のウエル領域３が配置され
る。ｎ形ウエル領域３は平方センチメートル当たり２×
１０12個以上のドーズに、例えば、平方センチメートル
当たり５×１０12個にドープされる。ｎ形ウエル領域３
中には、例えば、１ないし２ミクロンの深さを有するｐ
形トップ領域１１がある。ｐ形トップ領域１１は、例え
ば、平方センチメートル当たり３×１０12個のドーズに
ドープされる。例えば、ｐ形トップ領域１１は図１には
示されていない面においてアースへ接続される。更に、
ｐ形トップ領域１１の長さは複数個の因子によって変化
する。４００ボルトのＶＤＳに対しては、ｐ形トップ領
域１１の長さは、例えば、２０ミクロンである。８００
ボルトのＶＤＳに対しては、ｐ形トップ領域１１の長さ
は、例えば、５０ミクロンである。
【００１２】ソース領域は、例えば、１ないし２ミクロ
ンの深さを有するｐ形領域８を含む。ｐ形領域８はパン
チスルー電圧崩壊を阻止するために含まれている。ｐ形
領域８は、例えば、平方センチメートル当たり３×１０
12個にドープされる。ｐ形領域中には、例えば０．５ミ
クロンの深さを有するｐ＋形ポケット６と、例えば、
０．４ミクロンの深さを有するｎ＋形ポケット７とがあ
る。ｎ＋形ポケット７は、例えば、平方センチメートル
当たり１０15ないし１０16個のドーズによって、例え
ば、立方センチメートル当たり１０19個にドープされ
る。ｐ＋形ポケット６は、例えば、平方センチメートル
当たり１０15ないし１０16個のドーズによって、例え
ば、立方センチメートル当たり１０19個にドープされ
る。金属導体５がソース領域への接続を提供する。
ンの深さを有するｐ形領域８を含む。ｐ形領域８はパン
チスルー電圧崩壊を阻止するために含まれている。ｐ形
領域８は、例えば、平方センチメートル当たり３×１０
12個にドープされる。ｐ形領域中には、例えば０．５ミ
クロンの深さを有するｐ＋形ポケット６と、例えば、
０．４ミクロンの深さを有するｎ＋形ポケット７とがあ
る。ｎ＋形ポケット７は、例えば、平方センチメートル
当たり１０15ないし１０16個のドーズによって、例え
ば、立方センチメートル当たり１０19個にドープされ
る。ｐ＋形ポケット６は、例えば、平方センチメートル
当たり１０15ないし１０16個のドーズによって、例え
ば、立方センチメートル当たり１０19個にドープされ
る。金属導体５がソース領域への接続を提供する。
【００１３】ドレイン領域は、例えば、０．５ミクロン
の深さを有するｐ＋形ポケット１４と、例えば、０．４
ミクロンの深さを有するｎ＋形ポケット１５とを含む。
ｎ＋形ポケット１５は、例えば、平方センチメートル当
たり１０15ないし１０16個のドーズによって、例えば、
立方センチメートル当たり１０19個にドープされる。ｐ
＋形ポケット１４は、例えば、平方センチメートル当た
り１０15ないし１０16個のドーズによって、例えば、立
方センチメートル当たり１０19個にドープされる。金属
導体１３がドレイン領域への接続を提供する。
の深さを有するｐ＋形ポケット１４と、例えば、０．４
ミクロンの深さを有するｎ＋形ポケット１５とを含む。
ｎ＋形ポケット１５は、例えば、平方センチメートル当
たり１０15ないし１０16個のドーズによって、例えば、
立方センチメートル当たり１０19個にドープされる。ｐ
＋形ポケット１４は、例えば、平方センチメートル当た
り１０15ないし１０16個のドーズによって、例えば、立
方センチメートル当たり１０19個にドープされる。金属
導体１３がドレイン領域への接続を提供する。
【００１４】ゲート領域は、熱酸化物１０の層上に配置
された多結晶シリコン層１２を含む。酸化物保護層９は
この回路に対して絶縁を提供するように働く。
された多結晶シリコン層１２を含む。酸化物保護層９は
この回路に対して絶縁を提供するように働く。
【００１５】本発明特有の性質の１つはドレイン領域に
あり、そこには、そうでなければ絶縁ゲートの電界効果
トランジスタであるところの構造に対してｐ＋形ポケッ
トが追加された複雑な構造が作られている。ｐ＋形ポケ
ット１４を加えることは、トランジスタの動作時に少数
キャリアの注入を与えることにつながる。図１におい
て、注入された正孔は、エミッタとして機能するｐ＋形
ポケット１４と、ベースとして機能するｎ形ウエル領域
３と、それぞれコレクタとして機能するｐ＋形基板１と
ｐ＋形ポケット６の両方との間にＰ−Ｎ−Ｐバイポーラ
トランジスタを形成する。動作時には、両極性の電流導
通機構が支配的となり、そうしてこの装置の電流容量を
大幅に増大させ、ある場合には１０倍にも達する。
あり、そこには、そうでなければ絶縁ゲートの電界効果
トランジスタであるところの構造に対してｐ＋形ポケッ
トが追加された複雑な構造が作られている。ｐ＋形ポケ
ット１４を加えることは、トランジスタの動作時に少数
キャリアの注入を与えることにつながる。図１におい
て、注入された正孔は、エミッタとして機能するｐ＋形
ポケット１４と、ベースとして機能するｎ形ウエル領域
３と、それぞれコレクタとして機能するｐ＋形基板１と
ｐ＋形ポケット６の両方との間にＰ−Ｎ−Ｐバイポーラ
トランジスタを形成する。動作時には、両極性の電流導
通機構が支配的となり、そうしてこの装置の電流容量を
大幅に増大させ、ある場合には１０倍にも達する。
【００１６】このトランジスタの特性は、ｎ＋形ポケッ
ト１５の全長の半分（すなわち、各トランジスタに割り
当てられたｎ＋形ポケット１５の長さの一部）に等しい
寸法２１、ｎ＋形ポケット１５とｐ＋形ポケット１４と
の間の距離である寸法２２、そしてｐ＋形ポケット１４
の長さである寸法２３のそれぞれの値に依存して変化す
る。寸法２１の典型的な値は１０ミクロンであり、寸法
２２の典型的な値は０ないし１０ミクロンであり、寸法
２３の典型的な値は１０ないし１５ミクロンである。
ト１５の全長の半分（すなわち、各トランジスタに割り
当てられたｎ＋形ポケット１５の長さの一部）に等しい
寸法２１、ｎ＋形ポケット１５とｐ＋形ポケット１４と
の間の距離である寸法２２、そしてｐ＋形ポケット１４
の長さである寸法２３のそれぞれの値に依存して変化す
る。寸法２１の典型的な値は１０ミクロンであり、寸法
２２の典型的な値は０ないし１０ミクロンであり、寸法
２３の典型的な値は１０ないし１５ミクロンである。
【００１７】寸法２３が短くなるにつれて、バイポーラ
トランジスタの注入は少なくなる。寸法２３が０の時
は、このトランジスタはＭＯＳＦＥＴとして機能する。
更に、寸法２１と、より少ない程度であるが寸法２３は
トランジスタのターンオン電圧を左右する。一般的に、
寸法２３を増大させて、寸法２１を減少させることによ
って、ターンオン電圧は低下し、ｎ＋形ポケット１５を
通って流れるＭＯＳ電流は減少し、トランジスタのスイ
ッチング時間は遅くなる。
トランジスタの注入は少なくなる。寸法２３が０の時
は、このトランジスタはＭＯＳＦＥＴとして機能する。
更に、寸法２１と、より少ない程度であるが寸法２３は
トランジスタのターンオン電圧を左右する。一般的に、
寸法２３を増大させて、寸法２１を減少させることによ
って、ターンオン電圧は低下し、ｎ＋形ポケット１５を
通って流れるＭＯＳ電流は減少し、トランジスタのスイ
ッチング時間は遅くなる。
【００１８】寸法２２の値もまた、前記ターンオン電
圧、ＭＯＳ電流、装置のスイッチング速度を制御する上
で重要である。一般に、寸法２２が１０ミクロンを越え
ると、ｎ＋形ポケット１５の存在は、このトランジスタ
の特性に対して無関係となってくる。
圧、ＭＯＳ電流、装置のスイッチング速度を制御する上
で重要である。一般に、寸法２２が１０ミクロンを越え
ると、ｎ＋形ポケット１５の存在は、このトランジスタ
の特性に対して無関係となってくる。
【００１９】両極性モードで動作する高電圧トランジス
タの重要な特性の１つは、ベースが開放の時にコレクタ
とエミッタとの間の電圧（ＶＣＥ）によって引き起こさ
れるコレクタ−エミッタの崩壊電圧である。トランジス
タが本発明に従って製造される場合には、ポケット１４
が等価的に（ベース）ポケット１５へ短絡して、エミッ
タ効率を大幅に抑制するために、ＶＣＥの劣化はｎ＋形
ポケット１５によって低減化される。
タの重要な特性の１つは、ベースが開放の時にコレクタ
とエミッタとの間の電圧（ＶＣＥ）によって引き起こさ
れるコレクタ−エミッタの崩壊電圧である。トランジス
タが本発明に従って製造される場合には、ポケット１４
が等価的に（ベース）ポケット１５へ短絡して、エミッ
タ効率を大幅に抑制するために、ＶＣＥの劣化はｎ＋形
ポケット１５によって低減化される。
【００２０】ｎ形ウエル領域３中のドーピングの高い濃
度レベルのために、本発明に従って製造されるトランジ
スタは頑丈である。すなわち、本トランジスタは、付加
的なマスク工程を必要とするバッファ層を用いずとも、
高いエネルギーレベルを支え、引用された従来の装置よ
りも安定であろう。
度レベルのために、本発明に従って製造されるトランジ
スタは頑丈である。すなわち、本トランジスタは、付加
的なマスク工程を必要とするバッファ層を用いずとも、
高いエネルギーレベルを支え、引用された従来の装置よ
りも安定であろう。
【００２１】更に、本発明に従って製造される装置を低
電圧制御回路と共に集積することが可能である。このこ
とは、Ｋｌａｓ Ｈ．Ｅｋｌｕｎｄによる米国特許第
４，８１１，０７５号に開示されているのと同様の方法
によって行うことができる。
電圧制御回路と共に集積することが可能である。このこ
とは、Ｋｌａｓ Ｈ．Ｅｋｌｕｎｄによる米国特許第
４，８１１，０７５号に開示されているのと同様の方法
によって行うことができる。
【００２２】図２はソース領域の別の１つの実施例の、
酸化物と金属層を除去した平面図を示す。この実施例で
は、ｎ＋形ポケット７０とｐ＋形ポケット７１が交互に
並んでいる。ｎ＋形ポケット７０とｐ＋形ポケット７１
の幅８０は、例えば、３ミクロンである。本実施例に従
って構築されたソースは高いラッチアップ電流を許容す
る。この別の実施例は特に、高温において高い装置特性
を保つために有用である。
酸化物と金属層を除去した平面図を示す。この実施例で
は、ｎ＋形ポケット７０とｐ＋形ポケット７１が交互に
並んでいる。ｎ＋形ポケット７０とｐ＋形ポケット７１
の幅８０は、例えば、３ミクロンである。本実施例に従
って構築されたソースは高いラッチアップ電流を許容す
る。この別の実施例は特に、高温において高い装置特性
を保つために有用である。
【００２３】当業者にとっては、本発明に従う装置が、
集積回路上に集積される場合に多くの用途を有している
ことが理解されるであろう。例えば、交流スイッチング
等のためには、逆接続（ｂａｃｋ−ｔｏ−ｂａｃｋ）の
装置構成が用いられるであろう。本発明は、ＭＯＳＦＥ
Ｔ装置とＭＯＳＧＢＴの装置とを接近させて集積するこ
とを許容する。本発明は、ＭＯＳＦＥＴ装置が主として
交流損失を低く保つために使用され、またＭＯＳＧＢＴ
装置が主としてオン状態の損失を低く保つために使用さ
れる場合には、ＭＯＳＦＥＴ装置とＭＯＳＧＢＴ装置の
並列構成を許容する。このことは、まずＭＯＳＧＢＴ装
置をターンオフさせて、次にＭＯＳＦＥＴ装置をターン
オフさせ、それによってＭＯＳＦＥＴ装置の高速性を有
効に利用することによって行われる。また、本発明は、
ＭＯＳＧＢＴによって構成されるかまたはＭＯＳＦＥＴ
を伴ったＭＯＳＧＢＴによって構成されるダーリントン
回路を構築するためにも使用できる。
集積回路上に集積される場合に多くの用途を有している
ことが理解されるであろう。例えば、交流スイッチング
等のためには、逆接続（ｂａｃｋ−ｔｏ−ｂａｃｋ）の
装置構成が用いられるであろう。本発明は、ＭＯＳＦＥ
Ｔ装置とＭＯＳＧＢＴの装置とを接近させて集積するこ
とを許容する。本発明は、ＭＯＳＦＥＴ装置が主として
交流損失を低く保つために使用され、またＭＯＳＧＢＴ
装置が主としてオン状態の損失を低く保つために使用さ
れる場合には、ＭＯＳＦＥＴ装置とＭＯＳＧＢＴ装置の
並列構成を許容する。このことは、まずＭＯＳＧＢＴ装
置をターンオフさせて、次にＭＯＳＦＥＴ装置をターン
オフさせ、それによってＭＯＳＦＥＴ装置の高速性を有
効に利用することによって行われる。また、本発明は、
ＭＯＳＧＢＴによって構成されるかまたはＭＯＳＦＥＴ
を伴ったＭＯＳＧＢＴによって構成されるダーリントン
回路を構築するためにも使用できる。
【００２４】更に、図１はｎチャネルＭＯＳＧＢＴを示
しているが、図１に示された材料の極性を逆転させるこ
とによって、ｐチャネルＭＯＳＧＢＴが得られる。これ
は、通常ｐチャネルＭＯＳＦＥＴがｎチャネルＭＯＳＦ
ＥＴよりも２倍から３倍大きいために、特に有利であ
る。ｐチャネルＭＯＳＧＢＴとｎチャネルＭＯＳＧＢＴ
はほぼ同じ大きさであるからである。
しているが、図１に示された材料の極性を逆転させるこ
とによって、ｐチャネルＭＯＳＧＢＴが得られる。これ
は、通常ｐチャネルＭＯＳＦＥＴがｎチャネルＭＯＳＦ
ＥＴよりも２倍から３倍大きいために、特に有利であ
る。ｐチャネルＭＯＳＧＢＴとｎチャネルＭＯＳＧＢＴ
はほぼ同じ大きさであるからである。
【００２５】最後に、既に述べた寸法２１，２２，２３
の値を調整することによって、装置の交流損失と直流損
失との間の望ましい関係を得ることが可能である。従っ
て、各々の設計を望ましい使用に合わせることが可能で
ある。そのような柔軟性とスイッチング特性の全般的な
制御性は、従来技術に従って作製された絶縁ゲートのバ
イポーラトランジスタでは不可能であるか、または困難
である。
の値を調整することによって、装置の交流損失と直流損
失との間の望ましい関係を得ることが可能である。従っ
て、各々の設計を望ましい使用に合わせることが可能で
ある。そのような柔軟性とスイッチング特性の全般的な
制御性は、従来技術に従って作製された絶縁ゲートのバ
イポーラトランジスタでは不可能であるか、または困難
である。
【図１】本発明の好適実施例に従うＭＯＳゲートのバイ
ポーラトランジスタの構造を示す断面図。
ポーラトランジスタの構造を示す断面図。
【図２】本発明の好適実施例に従う、図１に示されたＭ
ＯＳゲートのバイポーラトランジスタの平面図。
ＯＳゲートのバイポーラトランジスタの平面図。
１ ｐ＋形基板 ２ ｐ−形基板 ３ ｎ形ウエル領域 ４ 分割線 ５ 金属導体 ６ ｐ＋形ポケット ７ ｎ＋形ポケット ８ ｐ形領域 ９ 酸化物保護層 １０ 多結晶シリコン層 １１ ｐ−形トップ領域 １２ ゲート電極 １３ 金属導体 １４ ｐ＋形ポケット １５ ｎ＋形ポケット ２１ 寸法 ２２ 寸法 ２３ 寸法 ７０ ｎ＋形ポケット ７１ ｐ＋形ポケット
Claims (9)
- 【請求項１】 高電圧トランジスタであって：表面を有
する第１の伝導形の基板、 前記基板中の第２の伝導形のウエル領域、 前記基板中にあって、前記基板表面に隣接するソース領
域であって、第１の伝導形の半導体材料のポケットと、
第２の伝導形の半導体材料のポケットとを含むソース領
域、 前記ウエル領域中にあって、前記基板表面に隣接するド
レイン領域であって、第１の伝導形の半導体材料のポケ
ットと、第２の伝導形の半導体材料のポケットとを含む
ドレイン領域、 前記ソース領域へ電気的につながれたソースコンタク
ト、 前記ドレイン領域へ電気的につながれたドレインコンタ
クト、 前記ウエル領域中に前記ドレイン領域から分離されてあ
って、アースへ接続され、前記ドレイン領域から前記ソ
ース領域の方向へ広がる、第１の伝導形のトップ領域、 前記基板上に取り付けられた絶縁層であって、前記トッ
プ領域と前記ソース領域との間のチャネル領域を覆い、
また前記ソース領域と前記トップ領域の少なくとも一部
分を覆う絶縁層、及び前記絶縁領域上に前記基板から電
気的に分離されて取り付けられたゲート電極であって、
チャネル中の電流を電界効果によって制御するゲート電
極、 を含むことを特徴とするトランジスタ。 - 【請求項２】 請求項第１項記載の高電圧トランジスタ
であって、さらに、前記基板中にあって前記ソース領域
を取り囲む第１の伝導形のパンチスルー領域を含むこと
を特徴とするトランジスタ。 - 【請求項３】 請求項第１項記載の高電圧トランジスタ
であって、前記第１の伝導形がｐ形であり前記第２の伝
導形がｎ形であることを特徴とするトランジスタ。 - 【請求項４】 請求項第３項記載の高電圧トランジスタ
であって、前記基板がｐ＋材料上のｐ−材料を含むこと
を特徴とするトランジスタ。 - 【請求項５】 請求項第１項記載の高電圧トランジスタ
であって、前記ウエル領域が平方センチメートル当たり
２×１０12個以上のドーズにドープされていることを特
徴とするトランジスタ。 - 【請求項６】 請求項第１項記載の高電圧トランジスタ
であって、 前記ソース領域中において、前記第１の伝導形の半導体
材料のポケットが第１の伝導形の半導体材料の複数個の
ポケットの内の第１のポケットであって、第２の伝導形
の半導体材料の前記ポケットが第２の伝導形の半導体材
料の複数個のポケットの内の第１のポケットであり、 前記ソース領域中において、第１の伝導形の半導体材料
の複数個のポケットの内のいくつかのポケットが、第２
の伝導形の半導体材料の複数個のポケットの内のいくつ
かのポケットと交互に並んでいることを特徴とするトラ
ンジスタ。 - 【請求項７】 請求項第１項記載の高電圧トランジスタ
であって、前記ドレイン領域中において、第１の伝導形
の半導体材料の前記ポケットが第２の伝導形の半導体材
料の前記ポケットから横方向に分離されていることを特
徴とするトランジスタ。 - 【請求項８】 請求項第１項記載の高電圧トランジスタ
であって、高電圧トランジスタの動作時に、電流導通が
主として両極的であって、電流が前記ドレイン中の第１
の伝導形の半導体材料の前記ポケット、前記ウエル領
域、及び前記基板を経由して、前記ドレインコンタクト
とアースとの間に流れることを特徴とするトランジス
タ。 - 【請求項９】 請求項第８項記載の高電圧トランジスタ
であって、高電圧トランジスタの動作時に、電流がま
た、前記ドレイン中の第１の伝導形の半導体材料の前記
ポケット、前記ウエル領域、そして前記ソース中の第１
の伝導形の半導体材料の前記ポケットを経由して、前記
ソースコンタクトと前記ドレインコンタクトとの間にも
流れることを特徴とするトランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US668249 | 1991-03-12 | ||
| US07/668,249 US5072268A (en) | 1991-03-12 | 1991-03-12 | MOS gated bipolar transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05198800A true JPH05198800A (ja) | 1993-08-06 |
| JPH0652791B2 JPH0652791B2 (ja) | 1994-07-06 |
Family
ID=24681587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3253687A Expired - Fee Related JPH0652791B2 (ja) | 1991-03-12 | 1991-10-01 | 絶縁ゲートバイポーラトランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5072268A (ja) |
| EP (1) | EP0503131A1 (ja) |
| JP (1) | JPH0652791B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1168106A (ja) * | 1997-06-13 | 1999-03-09 | Robert Bosch Gmbh | トランジスタ構成素子とその製造方法 |
| JP2005136208A (ja) * | 2003-10-30 | 2005-05-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2006287250A (ja) * | 2006-05-29 | 2006-10-19 | Rohm Co Ltd | 二重拡散型ｍｏｓｆｅｔおよびこれを用いた半導体装置 |
| JP2011517511A (ja) * | 2008-04-04 | 2011-06-09 | − ハカン エクルンド、クラス | 第１絶縁ゲート電界効果トランジスタが第２電界効果トランジスタと直列に接続された半導体デバイス |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5465189A (en) * | 1990-03-05 | 1995-11-07 | Texas Instruments Incorporated | Low voltage triggering semiconductor controlled rectifiers |
| JPH05299649A (ja) * | 1991-03-19 | 1993-11-12 | Nec Corp | 半導体装置 |
| US5225702A (en) * | 1991-12-05 | 1993-07-06 | Texas Instruments Incorporated | Silicon controlled rectifier structure for electrostatic discharge protection |
| JP2755247B2 (ja) * | 1996-02-28 | 1998-05-20 | 日本電気株式会社 | 半導体装置 |
| US6207994B1 (en) * | 1996-11-05 | 2001-03-27 | Power Integrations, Inc. | High-voltage transistor with multi-layer conduction region |
| DE69731181D1 (de) * | 1997-02-19 | 2004-11-18 | St Microelectronics Srl | Schutzvorrichtung gegen Überspannungen zum Schützen eines einen MOS-Steueranschluss aufweisenden Leistungstransistors |
| KR100281908B1 (ko) | 1998-11-20 | 2001-02-15 | 김덕중 | 반도체소자 및 그 제조방법 |
| US6773997B2 (en) * | 2001-07-31 | 2004-08-10 | Semiconductor Components Industries, L.L.C. | Method for manufacturing a high voltage MOSFET semiconductor device with enhanced charge controllability |
| US7786533B2 (en) | 2001-09-07 | 2010-08-31 | Power Integrations, Inc. | High-voltage vertical transistor with edge termination structure |
| US6635544B2 (en) | 2001-09-07 | 2003-10-21 | Power Intergrations, Inc. | Method of fabricating a high-voltage transistor with a multi-layered extended drain structure |
| US6573558B2 (en) * | 2001-09-07 | 2003-06-03 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-layered extended drain structure |
| US6822292B2 (en) * | 2001-11-21 | 2004-11-23 | Intersil Americas Inc. | Lateral MOSFET structure of an integrated circuit having separated device regions |
| JP4695961B2 (ja) * | 2005-10-20 | 2011-06-08 | パナソニック株式会社 | 高耐圧半導体スイッチング素子及びそれを用いたスイッチング電源装置 |
| US7759696B2 (en) * | 2005-10-20 | 2010-07-20 | Panasonic Corporation | High-breakdown voltage semiconductor switching device and switched mode power supply apparatus using the same |
| TW200814320A (en) * | 2006-09-15 | 2008-03-16 | Sanyo Electric Co | Semiconductor device and method for making same |
| JP2008124421A (ja) * | 2006-10-17 | 2008-05-29 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US8093621B2 (en) | 2008-12-23 | 2012-01-10 | Power Integrations, Inc. | VTS insulated gate bipolar transistor |
| US8125008B2 (en) * | 2006-11-17 | 2012-02-28 | System General Corporation | Schottky device and process of making the same comprising a geometry gap |
| JP2008147318A (ja) * | 2006-12-08 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 高耐圧半導体装置及びその製造方法 |
| US8653583B2 (en) | 2007-02-16 | 2014-02-18 | Power Integrations, Inc. | Sensing FET integrated with a high-voltage transistor |
| US7557406B2 (en) | 2007-02-16 | 2009-07-07 | Power Integrations, Inc. | Segmented pillar layout for a high-voltage vertical transistor |
| US7859037B2 (en) | 2007-02-16 | 2010-12-28 | Power Integrations, Inc. | Checkerboarded high-voltage vertical transistor layout |
| US7875962B2 (en) * | 2007-10-15 | 2011-01-25 | Power Integrations, Inc. | Package for a power semiconductor device |
| US7964912B2 (en) | 2008-09-18 | 2011-06-21 | Power Integrations, Inc. | High-voltage vertical transistor with a varied width silicon pillar |
| US7871882B2 (en) | 2008-12-20 | 2011-01-18 | Power Integrations, Inc. | Method of fabricating a deep trench insulated gate bipolar transistor |
| US20100155831A1 (en) * | 2008-12-20 | 2010-06-24 | Power Integrations, Inc. | Deep trench insulated gate bipolar transistor |
| JP5525736B2 (ja) * | 2009-02-18 | 2014-06-18 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置及びその製造方法 |
| US8207455B2 (en) * | 2009-07-31 | 2012-06-26 | Power Integrations, Inc. | Power semiconductor package with bottom surface protrusions |
| US8115457B2 (en) | 2009-07-31 | 2012-02-14 | Power Integrations, Inc. | Method and apparatus for implementing a power converter input terminal voltage discharge circuit |
| US8207577B2 (en) * | 2009-09-29 | 2012-06-26 | Power Integrations, Inc. | High-voltage transistor structure with reduced gate capacitance |
| US7893754B1 (en) | 2009-10-02 | 2011-02-22 | Power Integrations, Inc. | Temperature independent reference circuit |
| US8634218B2 (en) * | 2009-10-06 | 2014-01-21 | Power Integrations, Inc. | Monolithic AC/DC converter for generating DC supply voltage |
| US8310845B2 (en) * | 2010-02-10 | 2012-11-13 | Power Integrations, Inc. | Power supply circuit with a control terminal for different functional modes of operation |
| US8653600B2 (en) | 2012-06-01 | 2014-02-18 | Power Integrations, Inc. | High-voltage monolithic schottky device structure |
| US9653459B2 (en) * | 2012-07-03 | 2017-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | MOSFET having source region formed in a double wells region |
| US9455621B2 (en) | 2013-08-28 | 2016-09-27 | Power Integrations, Inc. | Controller IC with zero-crossing detector and capacitor discharge switching element |
| US9543396B2 (en) | 2013-12-13 | 2017-01-10 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped regions |
| US10325988B2 (en) | 2013-12-13 | 2019-06-18 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped field plates |
| US9667154B2 (en) | 2015-09-18 | 2017-05-30 | Power Integrations, Inc. | Demand-controlled, low standby power linear shunt regulator |
| US9602009B1 (en) | 2015-12-08 | 2017-03-21 | Power Integrations, Inc. | Low voltage, closed loop controlled energy storage circuit |
| US9629218B1 (en) | 2015-12-28 | 2017-04-18 | Power Integrations, Inc. | Thermal protection for LED bleeder in fault condition |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4963951A (en) * | 1985-11-29 | 1990-10-16 | General Electric Company | Lateral insulated gate bipolar transistors with improved latch-up immunity |
| US4712124A (en) * | 1986-12-22 | 1987-12-08 | North American Philips Corporation | Complementary lateral insulated gate rectifiers with matched "on" resistances |
| EP0279403A3 (en) * | 1987-02-16 | 1988-12-07 | Nec Corporation | Vertical mos field effect transistor having a high withstand voltage and a high switching speed |
| JP2896141B2 (ja) * | 1987-02-26 | 1999-05-31 | 株式会社東芝 | 高耐圧半導体素子 |
| US4811075A (en) * | 1987-04-24 | 1989-03-07 | Power Integrations, Inc. | High voltage MOS transistors |
| JPH01112764A (ja) * | 1987-10-27 | 1989-05-01 | Nec Corp | 半導体装置 |
| US4926074A (en) * | 1987-10-30 | 1990-05-15 | North American Philips Corporation | Semiconductor switch with parallel lateral double diffused MOS transistor and lateral insulated gate transistor |
| US4939566A (en) * | 1987-10-30 | 1990-07-03 | North American Philips Corporation | Semiconductor switch with parallel DMOS and IGT |
| JP2500807B2 (ja) * | 1988-03-04 | 1996-05-29 | 日産自動車株式会社 | 縦型パワ―ｍｏｓトランジスタ |
| JPH0783119B2 (ja) * | 1988-08-25 | 1995-09-06 | 日本電気株式会社 | 電界効果トランジスタ |
-
1991
- 1991-03-12 US US07/668,249 patent/US5072268A/en not_active Expired - Lifetime
- 1991-09-13 EP EP91115520A patent/EP0503131A1/en not_active Withdrawn
- 1991-10-01 JP JP3253687A patent/JPH0652791B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1168106A (ja) * | 1997-06-13 | 1999-03-09 | Robert Bosch Gmbh | トランジスタ構成素子とその製造方法 |
| JP2005136208A (ja) * | 2003-10-30 | 2005-05-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2006287250A (ja) * | 2006-05-29 | 2006-10-19 | Rohm Co Ltd | 二重拡散型ｍｏｓｆｅｔおよびこれを用いた半導体装置 |
| JP2011517511A (ja) * | 2008-04-04 | 2011-06-09 | − ハカン エクルンド、クラス | 第１絶縁ゲート電界効果トランジスタが第２電界効果トランジスタと直列に接続された半導体デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0652791B2 (ja) | 1994-07-06 |
| US5072268A (en) | 1991-12-10 |
| EP0503131A1 (en) | 1992-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05198800A (ja) | 絶縁ゲートバイポーラトランジスタ | |
| US5146298A (en) | Device which functions as a lateral double-diffused insulated gate field effect transistor or as a bipolar transistor | |
| US4811075A (en) | High voltage MOS transistors | |
| KR100393201B1 (ko) | 낮은 온 저항과 높은 브레이크다운 전압을 갖는 고전압수평형 디모스 트랜지스터 | |
| JP2574267B2 (ja) | 絶縁ゲートトランジスタアレイ | |
| KR20010090598A (ko) | 드레인 확장 영역을 갖는 횡형 박막 실리콘 온절연체(ｓｏｉ) ｐｍｏｓ 디바이스 | |
| KR100194661B1 (ko) | 전력용 트랜지스터 | |
| JP2001102586A (ja) | 高耐圧半導体装置 | |
| JPH0575110A (ja) | 半導体装置 | |
| TW379452B (en) | SOI MOS field effect transistor | |
| JPWO2004038805A1 (ja) | 横型短チャネルｄｍｏｓ及びその製造方法並びに半導体装置 | |
| EP0630054B1 (en) | Thyristor with insulated gate and method for operating the same | |
| US5298770A (en) | Power switching MOS transistor | |
| JP3522532B2 (ja) | 半導体装置 | |
| JPS62155567A (ja) | 絶縁ゲ−ト型半導体装置の製造方法 | |
| JPH03205832A (ja) | 絶縁ゲート形半導体装置とその製造方法 | |
| JPH0888357A (ja) | 横型ｉｇｂｔ | |
| JPH0783113B2 (ja) | 半導体装置 | |
| JP3211529B2 (ja) | 縦型ｍｉｓトランジスタ | |
| JPS63197374A (ja) | 高電圧ドリフト型ドレインｍｏｓトランジスタ | |
| JPH04363068A (ja) | 半導体装置 | |
| JP3592734B2 (ja) | Ｍｏｓ型電界効果トランジスタおよびその製造方法 | |
| JPS628571A (ja) | 半導体装置 | |
| JP2676935B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JPH03145163A (ja) | サイリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 16 |