KR960015794B1 - 절연기판상에 실리콘이 있는 상보형 래터럴 절연게이트 정류기 - Google Patents

절연기판상에 실리콘이 있는 상보형 래터럴 절연게이트 정류기 Download PDF

Info

Publication number
KR960015794B1
KR960015794B1 KR1019870014664A KR870014664A KR960015794B1 KR 960015794 B1 KR960015794 B1 KR 960015794B1 KR 1019870014664 A KR1019870014664 A KR 1019870014664A KR 870014664 A KR870014664 A KR 870014664A KR 960015794 B1 KR960015794 B1 KR 960015794B1
Authority
KR
South Korea
Prior art keywords
layer portion
complementary
region
layer
ligr
Prior art date
Application number
KR1019870014664A
Other languages
English (en)
Other versions
KR880008457A (ko
Inventor
헨리 스텝 에드워드
Original Assignee
엔.브이.필립스 글로아이람펜파브리켄
이반 밀러 레르너
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔.브이.필립스 글로아이람펜파브리켄, 이반 밀러 레르너 filed Critical 엔.브이.필립스 글로아이람펜파브리켄
Publication of KR880008457A publication Critical patent/KR880008457A/ko
Application granted granted Critical
Publication of KR960015794B1 publication Critical patent/KR960015794B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

내용없음.

Description

절연기판상에 실리콘이 있는 상보형 래터럴 절연게이트 정류기
제1도는 본 발명에 따른 SOI LIGR의 단면도.
제2, 3도 및 4도는 각각 제1도의 Ⅱ-Ⅱ, Ⅲ-Ⅲ 및 Ⅳ-Ⅳ선을 따라 취해진 제1도의 장치의 부분 평면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 주표면 12 : 단결정 실리콘층
본 발명은 절연기판상에 실리콘이 있는(Silicon-On-Insulator ; SOI)소자에 관한 것으로, 특히 방전 램프의 전자 제어와 같은 전력 회로 장치에 사용하기 위한 상보형 래터럴 절연 게이트 정류기에 관한 것이다.
공지된 전력 제어 회로는, 공통 출력 단자를 형성하기 위해 한 트랜지스터의 드레인에 접속된 또다른 트랜지스터의 소스와 직렬로 접속된 두개의 일치하는 스위칭 트랜지스터를 갖는 하프 브리지(half-bridge)구성을 이용한다. 이런 형태의 구성은 집적 전력 회로에서 통상적으로 사용된다. 왜냐하면 상기 트랜지스터의 필요한 전압비가 가장 낮기 때문이다. 그럼에도 불구하고, 이런 구성에는 어떤 단점이 있다. 예를들면, 한 트랜지스터는 표준구성을 이용할 때 공통 소스 구성보다 본래 더 높은 "온"저항(no resistance) 및 기판에 대해 더 높은 항복 전압을 갖는, 소스 팔로우어(source follower)로서 작동한다. 이러한 단점이 미합중국 특허원 제766,665호에 도시된 소스 팔로우어 구성을 이용함으로써 해결될 수 있어도 결과적인 구조는 조립하기가 더 복잡하고 어려워진다.
개별 콤포넌트 회로에 대해 사용된 또다른 해결 방법은, 공통 드레인 구성에 상보형 MOS FET 소자를 사용한다. 그러나, 그러한 구성은 집적 구성에서는 실용적이 아니다. 왜냐하면 조립상에 어려움이 있기 때문이며 집적되면 두개의 소자는 상당히 다른 "온"저항을 가져서 불균성 출력 파형을 발생시키기 때문이다.
이러한 단점은 제목이 "상보형 래터럴 절연게이트 정류기"이며 본원에 인용문으로서 병합된 본인의 동시계류중인 미합중국 특허원에 포함된 발명에 따라 해결된다. 상기 출원은, 전력 회로 구성에 이용하기 적합하며, 쉽고 저렴하게 집적될 수 있고 비교되는 "온"저항이 있는 두개의 상보형 스위치 소자를 갖는 상보형 MOS 래터럴 절연게이트 정류기(LIGR) 구성을 개시한다.
그럼에도 불구하고, 구조가 간단하게 구성된 LIGR 구조를 얻는 것이 바람직하고, 여기서 전력 IC 소자내 스위칭 특성 및 제어 기능에 영향을 주는 기판 전류가 대체로 제거된다.
따라서, 본 발명의 목적은 소스 팔로우어 회로를 필요로 하지 않고, 하프-브리지 구성을 필요로 하는 것과 같은, 전력 회로 장치에 사용하기에 적합한 상보형 소자를 제공하는 것이다.
본 발명의 다른 목적은 쉽고 저렴하게 집적될 수 있는 간단한 구조를 가지며 비교가능한 "온"저항이 있는 두 상보형 스위칭 소자를 동시에 갖는 전력 회로 응용에 적합한 상보형 소자를 제공하는 것이다.
본 발명의 또다른 목적은 전력 IC 장치에서 스위칭 특성 또는 제어 회로의 동작에 영향을 주는 기판 전류가 실질적으로 제거되는 상보형 소자를 제공하는 것이다.
본 발명에 따라서, 이 목적은 독특한 상보형 SOI 래터럴 절연 게이트 정류기(LIGR) 구성에 의해 이루어진다. 상기 LIGR은 고전력 스위칭 장치에 적합한 것으로 판별된 비교적 새로운 형태의 소자이다. 개별 LIGR 소자에 대한 몇몇 구성은 예컨대 유럽 특허원 제83112186.8호(미합중국 특허원 제449,321호에 대응)에서 알 수 있다. 상기 참조 문헌에서 알 수 있듯이, 개별 LIGR의 구성은 래터럴 MOS 트랜지스터의 구성과 매우 유사하며, 그러한 두개의 소자를 상보형 직접 회로 구조로 집적시키는 것과 관련된 문제는 상술한 것과 유사하다.
이러한 문제는 앞서 말한 출원서에 기재된 본 발명에 따른 독특한 집적 상보형 LIGR 구조에 의해 대체로 극복되었다. 그러한 구조에서, 제1전도형의 반도체 기판에는 두개의 인접한 웰(well)을 분리하는 기판부를 갖는 반대의 제2전도형의 제1 및 제2인접하는 표면 부근의 반도체 웰이 제공된다. 상보형 LIGR 소자는 상기 반도체 웰과 상기 반도체 기판 사이에서 형성된 p-n 접합에 의해 구비되는 기판으로 접합 절연을 갖는 두개의 인접 웰에서 조립되며, 이것은 상기 웰과는 반대의 전도형이다. 그러한 소자는, 종래의 비교가능한 실행구조보다 더 간단히 그리고 더 쉽게 조립되는 구조를 생기게 하지만 기판 전류를 제한하기 위해 개선된 소자 기판 절연은 물론이고 더 간단한 구조가 바람직하다.
이러한 또다른 개선은, 본 발명에 따른 독특한 집적된 상보형 SOI LIGR 구조에 의해 이루어진다. 이러한 구조에서, 주표면을 갖는 대체적인 절연기판에는 상기 주표면상의 단결정 실리콘층이 구비된다. 상기 단결정 실리콘층은 다수의 인접하는 도핑된 첨가 코플래너(coplanar)층부를 포함한다. 상보형 SOI LIGR 구조는 공통 소스 영역을 갖는 두개의 상보형 LIGR 소자를 형성하는 인접 접촉층부에 의해 이루어진다. 본 발명에 따라서, 상기 소자의 두 드레인 영역은 물론 공통 소스 영역은 제1 및 제2전도형 영역으로 구성된다. 이런 방식으로 간단하고, 쉽게 조립되며, 균형있는 고성능의 상보형 LIGR 구조가 얻어진다. 상보형 LIGR 구성은 각 웰내에 상보형 LIGR 요소를 형성하며 상보형 LIGR 소자를 형성하기 위해 두개의 LIGR 요소를 결합시키므로서 구성된다. 본 발명에 따라서, 앞으로 더 상세히 설명될 방법으로, 두개의 상보형 소자에는 동일한 전도형의 두 인접한 반도체 웰에서, 구성이 매우 유사하며 상기 두 소자가 상보적이라는 사실에도 불구하고 조립의 관점에서 볼때 겸용인 두 소자가 구비된다. 이런 방식으로, 간단하고, 쉽게 조립되며, 균형있는 고성능의 상보형 LIGR 구성을 얻을 수 있다.
도면에서, 같은 전도형을 갖는 반도체 지역 및 영역은 동일한 방향으로 빗금이 쳐져 있다. 또한, 상기 도면은 일정한 비율로 도시된 것이 아니며, 특히 수직 방향의 규격은 명백히 설명하기 위해 과장되었음을 알 수 있다.
제1도는 전력 회로 응용에 사용하기에 적합한 절연기판상에 실리콘이 있는 상보형(SOI) 래터럴 절연 게이트 정류기(LIGR) 소자, 특히, 대체로 기판 전류를 제거하기 위해 필요한 소자를 도시한다. 제1도에서, SOI LIGR 소자(1)는 주표면(11)이 있는 절연기판(10)을 갖는다. 상기 기판물질은 당업자들이 쉽게 이해할 수 있듯이 산화실리콘, 수정과 같은 다수의 적합한 절연 물질로부터 선택될 수 있다. 단결정 실리콘층(12)은 상기 절연기판의 주표면(11)상에 제공되며 인접하며, 다수의 인접하는 동일 평면상의 도핑된 층부는 층(12)내에 형성된다. 후에 더 상세히 설명되겠지만, 이 인접층부는 LIGR 소자의 능동 영역을 형성한다. 실리콘층(12)은 실리콘 및 본드/에치백의 레이저/램프 재결정을 포함하여 다수의 공지된 조립기술중 어느 하나에 의해 제공될 수 있으며 그것에 의해 두개의 산화실리콘 웨이퍼는 산화되는 주변에 부착되며 상기 웨이퍼중 하나는 이어서 적합한 규격으로 얇아진다.
상기 단결정 실리콘층(12)은 연구된 특정 설계에 필요한 파라메타에 의존하여, 약 1000옹스트롬 이하에서 수 미크론의 두께로 상당히 변화될 수 있으며, 도핑된 층부를 형성하기 전에 대체로 초기에 언도핑된 물질이다. 층 두께와 같은 다양한 파라메타가 광범위로 선택될 수 있다는 것이 SOI 기법의 특이한 이점이며, 따라서 광범위한 응용에 적합한 기본 구조를 만든다.
단결정 실리콘층(12)은 제1층부(13)를 포함하는데, 이것은 제1(p) 및 그에 반대인(n) 전도형 제2영역 둘 다를 가지며, 함께 LIGR 소자의 제1드레인 영역을 형성한다. 제1드레인 영역의 구조는 제2도와 관련하여 더 상세히 설명한다. 제1층부의 p형 및 n형 영역의 도핑 레벨은 1018원자/㎤이다.
제1전도형(p형)의 제2층부(14)는 제1층부의 영역에 접촉되며, 상기 LIGR 소자의 제1드리프트 영역을 형성한다. p형 물질층부(14)의 도핑 레벨은 약 1015원자/㎤이다. 제2전도형(n형)의 제3층부(16)는 층부(14)와 접촉되며, 약 1015원자/㎤의 도핑 레벨을 갖는다. 작동할 때, 제1채널 영역은 층부(16)에서 형성된다. 이제까지 설명하고 앞으로 설명할 모든 층부는 단결정 실리콘층(12)의 적합한 도핑부에 의해 얻어지는 바와 같이 대체로 같은 두께를 갖는다는 것을 주지해야 한다. 상술된 바와 같이, 이 층의 두께는 조립되는 특별한 장치에 따라 1000옹스트롬 이하에서 수 미크론까지 변한다.
제1(p) 및 제2(n) 전도형 둘다의 영역을 갖는 제4층부(20)는 제3층부에 접촉되며, 상기 상보형 LIGR 소자의 두 절반에 대해 공통 소스 영역을 형성한다.
제4층부(20)의 n형 및 p형 영역은 둘다 약 1018원자/㎤의 도핑 농도 레벨을 갖고 있으며, 제4층부(20)의 부분 평면도를 도시하는 제3도와 관련하여 하기에 더욱 상세히 설명될 것이다.
제1도에 도시된 LIGR 장치의 두번째 절반 즉, 층부(20)로 형성된 공통 소스 영역에서 시작하는 장치의 부분은 근본적으로 이미 설명된 장치의 제1부분의 미러 영상이지만 각 층부의 전도형은 거꾸로 된다. 그러므로, 제1(p) 전도 형태의 제5층부(22)에는 동작 동안 층부(20)와 접촉하여 이러한 층부분에 형성되는 제2채널이 제공된다. 층부(22)의 도핑 농도 레벨은 약 1015원자/㎤이며, 절연기판의 주표면상에 남아 있는 층부분은 물론이고 상기 층부(22)는 앞서 설명된 층과 같은 두께를 갖고 있다.
약 1015원자/㎤의 도핑 농도 레벨을 갖고 있는 제2(n) 전도형의 제6층부(24)는 제5층부(22)와 접촉되어 제공되며, 동작 동안 상보형 LIGR 장치의 제2드리프트 영역을 형성한다.
단결정 실리콘층(12)내에 제공된 장치 구조의 부분은 제1(p) 및 제2(n) 전도형의 영역을 갖고 있는 제7층부(26)에 의해 완성된다. 층부(26)는 제6층부(24)와 접촉되어 제공되며, 상보형 LIGR 장치의 제2드레인 영역을 형성한다. 제7층부(26)의 구성은 제2드레인 영역의 부분 평면도인 제4도를 참조로 상세히 설명된다.
장치 구조는 단결정 실리콘층(12)의 부분 위에 절연층(28)을 제공하므로써 완성되며, 절연층부(28a) 및 (28b)는 각각 적어도 제3층부(16)와 제5층부(22)를 덮는다. 제1 및 제2게이트 전극(G1및 G2)은 그후 층부(16 및 22) 위의 절연층부(28a 및 28b)상에 제공된다. 장치 구조는 제4층부(20)에 연결된 소스 전극(S)과, 제1층부(13) 및 제7층부(26)에 각각 연결된 제1 및 제2드레인 전극(D1및 D2)에 의해 완성된다.
상술된 바와 같이, 공통 소스 영역을 형성하는 층부(20)는 물론이고 상보형 장치의 드레인 영역을 형성하는 층부(13 및 26)는 다수의 다른 전도형을 갖는 다수의 영역으로 구성된다. 제2, 3 및 4도에는 층부(13, 20 및 26)의 부분 평면도가 도시되어 있다. 제2도에서 층부(13)가 제1전도형의 영역(13c)의 양측에 제2(n) 전도형인 한쌍의 영역(13a, 13b)을 포함하고, 영역(13c)은 영역(13a 및 13b)으로부터 약간 삽입되어 있는 것을 볼 수 있다. 명료함을 위해 제2도에는 3영역 구조가 도시되어 있지만, 영역(13)은 실제로 그러한 다수의 교번 영역을 포함할 수 있음은 주목해야 한다. 유사하게 층부(20)는 적어도 제2(n) 전도형의 한 영역(20a)과 제1(p) 전도형의 한 영역(20b)을 포함한다. 또한, 단지 두 영역을 갖고 있는 것으로 도시된 층영역(20)은 유리하게 교번 전도형인 부가 영역을 가질 수 있다. 마지막으로, 제4도에 도시된 층부(26)는 근본적으로 제2전도형인 제3영역(26c)을 둘러싸는 제1(p) 전도형인 두 영역(26a, 26b)을 갖는 제2도에 도시된 구조의 미러영상이다. 층부(13)의 경우에서와 같이, 층부(26)는 제4도에 도시된 패턴을 반복하므로써 더 많은 교번 전도형의 영역으로 구성될 수 있다. 층부(13, 20 및 26)의 모든 영역은 약 1018원자/㎤의 도핑 농도로 높게 도핑된다. 층부(13, 20 및 26)의 교번 전도형 영역은 본 기술분야에 숙련된 자에게 공지되어 있는 종래의 방법으로 쉽게 형성될 수 있는 바와 같이 상당한 제조상의 복잡성을 요하지 않음을 주목해야 한다. 층부(13, 20 및 26)의 교번 전도형 영역은, 종래기술에 숙련된 사람이라면 알 수 있는 바와 같이 종래의 마스킹 처리에 의해 쉽게 형성되기 때문에 조립이 그다지 복잡하지 않다.
동작의 견지에서 볼 때, 제1도에 도시된 장치는 두 장치 소자를 접속하는 공통 소스 영역(20)을 가진 두 상보형(즉, p채널 및 n채널) LIGR로 간주될 수 있다. 제조상의 용이성과 "온"저항의 균형에서 볼때 이러한 장치의 동작 이점은 상술된 본인의 미국 특허와 동일하다. 부가적으로, 능동 소자 구조를 제공하여 절연기판상에서 전류가 제거된다. 따라서, 스위칭 특성을 개선하고 동일기판에 제어회로로부터의 아이솔레이션을 제공한다. p형과 n형을 가지는 본 발명의 드레인 구조는(제2, 4도), 상기 특허의 제2도의 멀티플 드레인 영역(20, 20a, 30, 30a)과 동일하거나 유사한 기능을 가진다. 따라서, 소스와 드레인 사이의 저전류 전도 레벨에서, 모든 전류는 소스와 드레인 사이의 도전성 통로의 나머지와 동일한 전도형을 가지는 드레인 영역으로 흐른다. 전류가 증가하여 드레인 영역 양단의 전압 강하가 0.7V를 초과하면, 관련된 드리프트 영역으로 p-n접합을 형성하는 드레인의 반대 전도형 영역은 순방향 바이어스되고 소수 캐릭터 주입을 시작한다.
본 발명에서, 소스 영역(20)은 p형과 n형 영역에 접촉하는 제1도에 도시된 소스 전극(S)와 함께 제3도에 도시된 p형과 n형 영역을 가지는 서로 얽인 구조를 가진다. 채널 영역(16)과 접촉하여 소스의 n형 영역은 작동중에 p형 채널의 형성을 허용하며, 소스의 p형 영역은 이 소자를 통하여 드레인으로 흐르도록 홀의 소스 역할을 한다. 드레인의 n형 영역으로부터 흐르는 전자는 n형 채널 영역을 통과하여 소스(20)의 n형 영역을 통하여 수집된다. 제1도의 우측에 도시된 소자의 우측부분의 동작은 극성만 반대이고 유사하다.
요약하면 본 발명은 쉽고 저렴하게 집적화될 수 있는 상보형 SOI LIGR 스위칭 소자를 제공하며 이것은 비교성 "온"저항을 가지는 두 상보형 스위칭 소자를 제공한다. 더구나, 이 장점은 소스-팔로우어 회로없이도 성취될 수 있으며, 기판 전류는 실제로 제거된다.
본 발명이 특정 실시예에 대하여 기술되었지만 종래기술에 숙련된 사람이라면 본 발명의 사상 및 범위를 벗어나지 않고 형태 및 세부 사항에 있어서의 다양한 변화를 이루어낼 수 있다.

Claims (2)

  1. 절연기판상에 실리콘이 있는 (SOI)상보형 래터럴 절연 게이트 정류기(LIGR)에 있어서, 주표면을 갖는 절연기판과, 복수의 인접 동일 평면 도핑 층부를 포함하는 상기 주표면상의 단결정 실리콘층과, 제1 및 그와 반대인 제2전도형의 영역을 가지며 상기 상보형 LIGR의 제1드레인 영역을 형성하는 제1층부와, 상기 제1층부와 접촉하며 상기 상보형 LIGR의 제1드리프트 영역을 포함하는 상기 제1전도형의 제2층부와, 상기 제2층부와 접촉하여 상기 상보형 LIGR의 제1채널 영역을 포함하는 상기 제2전도형의 제3층부와, 제1 및 제2전도형 영역을 가지며, 상기 제3층부와 접촉하고 상기 상보형 LIGR의 공통 소스 영역을 형성하는 제4층부와, 제4층부와 접촉하며 상기 상보형 LIGR의 제2채널 영역을 포함하는 상기 제1전도형의 제5층부와, 상기 제5층부와 접촉하며 상기 상보형 LIGR의 제2드리프트 영역을 포함하는 상기 제2전도형의 제6층부와, 상기 제1 및 제2전도형의 영역을 가지며, 상기 제6층부와 접촉하며 상기 상보형 LIGR의 제2드레인 영역을 형성하는 제7층부와, 상기 단결정 실리콘층부상에 있으며, 최소한 상기 제3 및 제5층부를 덮는 절연층과, 상기 절연층상에 있으며 상기 제3 및 제5층 부위에 있는 제1 및 제2게이트 전극과, 상기 제4층부에 접속된 소스 전극과, 상기 제1 및 제7층부에 접속된 제1 및 제2드레인 전극을 구비하는 것을 특징으로 하는 절연기판상에 실리콘이 있는 상보형 래터럴 절연 게이트 정류기.
  2. 제1항에 있어서, 상기 제1층부는 상기 제1전도형의 적어도 한 영역을 포함하는데, 양 측면상의 상기 제2전도형 영역을 가지며, 각각의 상기 제1층부 영역의 상기 제2층부에 접촉시키기 위해 래터럴 방향으로 확장되며, 상기 제7층부는 상기 제2전도형의 적어도 한 영역을 포함하는데, 양 측면상에 상기 제1전도형의 영역을 가지며, 각각의 상기 제7층부 영역은 상기 제6층부와 접촉시키기 위해 래터럴 방향으로 확장되며, 상기 제4층부는 상기 제1전도형의 적어도 한 영역 및 상기 제2전도형의 한 영역을 포함하며, 각각의 상기 제4층부 영역은 상기 제3층부로부터 상기 제5층부로 측면 방향으로 확장되는 것을 특징으로 하는 절연기판상에 실리콘이 있는 상보형 래터럴 절연 게이트 정류기.
KR1019870014664A 1986-12-22 1987-12-22 절연기판상에 실리콘이 있는 상보형 래터럴 절연게이트 정류기 KR960015794B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US94541786A 1986-12-22 1986-12-22
US945417 1986-12-22
US945,417 1986-12-22

Publications (2)

Publication Number Publication Date
KR880008457A KR880008457A (ko) 1988-08-31
KR960015794B1 true KR960015794B1 (ko) 1996-11-21

Family

ID=25483058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870014664A KR960015794B1 (ko) 1986-12-22 1987-12-22 절연기판상에 실리콘이 있는 상보형 래터럴 절연게이트 정류기

Country Status (8)

Country Link
EP (1) EP0272753B1 (ko)
JP (1) JP2713409B2 (ko)
KR (1) KR960015794B1 (ko)
CN (1) CN1009516B (ko)
AT (1) ATE73963T1 (ko)
AU (1) AU8283287A (ko)
DE (1) DE3777576D1 (ko)
HU (1) HU208595B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4712124A (en) * 1986-12-22 1987-12-08 North American Philips Corporation Complementary lateral insulated gate rectifiers with matched "on" resistances
DE68929359T2 (de) * 1988-09-22 2002-08-22 Koninkl Philips Electronics Nv Laterale bipolare Transistoranordnungen mit isolierter Steuerelektrode mit geteilter Anode
JPH06151859A (ja) * 1992-09-15 1994-05-31 Canon Inc 半導体装置
JPH07297409A (ja) * 1994-03-02 1995-11-10 Toyota Motor Corp 電界効果型半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0144654A3 (en) * 1983-11-03 1987-10-07 General Electric Company Semiconductor device structure including a dielectrically-isolated insulated-gate transistor

Also Published As

Publication number Publication date
CN1009516B (zh) 1990-09-05
ATE73963T1 (de) 1992-04-15
EP0272753A2 (en) 1988-06-29
HU208595B (en) 1993-11-29
AU8283287A (en) 1988-06-23
JP2713409B2 (ja) 1998-02-16
EP0272753B1 (en) 1992-03-18
KR880008457A (ko) 1988-08-31
DE3777576D1 (de) 1992-04-23
CN87101227A (zh) 1988-12-21
JPS63168051A (ja) 1988-07-12
HUT49753A (en) 1989-10-30
EP0272753A3 (en) 1990-03-14

Similar Documents

Publication Publication Date Title
US4866495A (en) High power MOSFET and integrated control circuit therefor for high-side switch application
US5023678A (en) High power MOSFET and integrated control circuit therefor for high-side switch application
KR100315128B1 (ko) 금속교차선이없이레벨쉬프트동작을하는레벨쉬프트회로,모스페트장치및고전압집적회로
US6288424B1 (en) Semiconductor device having LDMOS transistors and a screening layer
US6638798B2 (en) Method of fabricating a semiconductor device of high-voltage CMOS structure
US5616944A (en) Diode and semiconductor device having a controlled intrinsic or low impurity concentration region between opposite conductivity type semiconductor regions
US4064525A (en) Negative-resistance semiconductor device
KR970000719B1 (ko) 상보형 래터럴 절연 게이트 정류기
EP0348998B1 (en) Semiconductor integrated circuit including differential transistor circuit having a pair of FETs
US4949142A (en) Integrated N-channel power MOS bridge circuit
JP2609619B2 (ja) 半導体装置
EP0629001B1 (en) Integrated monolithic structure of a vertical bipolar transistor and a vertical MOSFET transistor
US5691555A (en) Integrated structure current sensing resistor for power devices particularly for overload self-protected power MOS devices
CA1111514A (en) Multidrain metal-oxide-semiconductor field-effect device
KR100232383B1 (ko) 접합 전계 효과 트랜지스터를 갖는 반도체 장치
US4236831A (en) Semiconductor apparatus
US4969020A (en) Semiconductor device
KR930020738A (ko) 고전압 전력 트랜지스터 및 그 제조 방법
JPH09116094A (ja) 多結晶シリコンで限定された拡散抵抗体
JPH06260506A (ja) 誘電的に絶縁された半導体素子並びにその製造方法
KR960015794B1 (ko) 절연기판상에 실리콘이 있는 상보형 래터럴 절연게이트 정류기
US6614088B1 (en) Breakdown improvement method and sturcture for lateral DMOS device
US4704625A (en) Capacitor with reduced voltage variability
US4761679A (en) Complementary silicon-on-insulator lateral insulated gate rectifiers
US5270566A (en) Insulated gate semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20001021

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee