JP2003077930A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 素子破壊を生じることなく放熱特性を向上す
ることができ、簡易にバンプ電極の微細化を図ることが
できる半導体装置及びその製造方法を提供する。 【解決手段】 半導体装置１において、化合物半導体素
子２のヘテロ接合バイポーラトランジスタ２０のエミッ
タ領域２６上にエミッタ電極３１が配設され、エミッタ
電極３１には層間絶縁膜４０の開口部４１Ａを通してエ
ミッタ主電極端子４２Ａが接続されている。エミッタ主
電極端子４２Ａの膜厚はエミッタ電極３１の膜厚に比べ
て厚い。層間絶縁膜４０には少なくとも有機膜が含ま
れ、層間絶縁膜４０の膜厚はエミッタ主電極端子４２Ａ
の膜厚と同等である。エミッタ主電極端子４２ＡにはＡ
ｕスタッドバンプ電極４３Ａが配設されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に半導体素子のトランジスタの主
電極上にバンプ電極を備えた半導体装置及びその製造方
法に関する。さらに、本発明は、ヘテロ接合バイポーラ
トランジスタ等を含む化合物半導体素子を基板上にフェ
イスダウン方式により実装する半導体装置及びその製造
方法に適用して有効な技術に関する。

【０００２】

【従来の技術】縦型構造のヘテロ接合バイポーラトラン
ジスタ（ＨＢＴ）を備えた半導体装置により構築され
た、マイクロ波帯域におけるパワーアンプが知られてい
る。電界効果トランジスタ（ＦＥＴ）とは異なり、ヘテ
ロ接合バイポーラトランジスタの主電流は縦方向に流せ
るので、また電流密度が大きくできるので、化合物半導
体素子（化合物半導体チップ）の面積を小さくすること
ができる。従って、パワーアンプの小型化並びに高出力
化が容易に実現可能である。

【０００３】図１７に示すように、パワーアンプを構築
する半導体装置１００は、実装基板１０１と、実装基板
１０１上の化合物半導体素子１１０と、実装基板１０１
上において化合物半導体素子１１０を封止する樹脂体１
３０とを備えている。化合物半導体素子１１０はＧａＡ
ｓ基板を主体に構成されており、この化合物半導体素子
１１０の主面（図１７中、下側表面）にはヘテロ接合バ
イポーラトランジスタ１１１が配設されている。化合物
半導体素子１１０は、バンプ電極１２０を介在させ、実
装基板１０１上にフェイスダウン方式により実装されて
いる。バンプ電極１２０の上側一端は、化合物半導体素
子１１０の主面周辺に配設された外部端子（ボンディン
グパッド）１１５に電気的かつ機械的に接続されてい
る。バンプ電極１２０の下側他端は、実装基板１０１の
表面周辺上の内部端子１０２に電気的かつ機械的に接続
されている。実装基板１０１の裏面上には、内部端子１
０２に電気的に接続され、半導体装置１００を外部機器
に実装するための外部端子１０３が配設されている。

【０００４】図１８に示すように、ヘテロ接合バイポー
ラトランジスタ１１１は、化合物半導体素子１１０のＧ
ａＡｓ基板の主面上にＧａＡｓ薄膜等の複数のIII−Ｖ
族化合物半導体薄膜を成膜することにより形成されてい
る。同図には詳細な接合構造を示していないが、ヘテロ
接合バイポーラトランジスタ１１１はエミッタ領域、ベ
ース領域及びコレクタ領域を備えている。エミッタ領域
にはエミッタ電極１１４が電気的に接続され、ベース領
域にはベース電極１１３が電気的に接続され、コレクタ
領域にはコレクタ電極１１２が電気的に接続されてい
る。

【０００５】図１７及び図１８に示す半導体装置１００
はバンプ電極１２０を利用したフリップチップ方式によ
り電気的に接続されているので、ボンディングワイヤ方
式に比べて主電流経路の断面積を充分に確保することが
できる。従って、半導体装置１００の接地インダクタン
スによるゲイン低下を改善することができる。さらに、
大きな電流密度を確保することができる結果、化合物半
導体素子１１０の面積（チップ面積）を小さくすること
ができ、半導体装置１００の小型化を実現することがで
きる。

【０００６】ところが、図１７に示すように、化合物半
導体素子１１０の中央部分に配設されたヘテロ接合バイ
ポーラトランジスタ１１１が動作すると、熱ｈが発生す
る。この熱ｈは、樹脂体１３０の熱抵抗値が高いので、
化合物半導体素子１１０の周辺部分に配設された外部端
子１１５、バンプ電極１２０、実装基板１０１の内部端
子１０２、外部端子１０３のそれぞれを通して外部に放
出されている。このため、熱ｈの放熱経路長が長くな
り、充分な熱放出を行うことができないので、熱暴走に
よる素子破壊を未然に防止する必要性があった。

【０００７】特開平５−１９０５６３号公報には、ヘテ
ロ接合バイポーラトランジスタ１１１の熱暴走を防止す
ることができる発明が開示されている。すなわち、上記
公開公報に開示された発明は、図１９にその概要を示す
ように、複数のエミッタ領域（マルチフィンガー）の直
上にエミッタ電極１１４、バンプ電極１１６のそれぞれ
を介在させてヒートシンク１１７を配設したものであ
る。エミッタ領域とエミッタ電極１１４との間にはポリ
イミド樹脂膜からなる層間絶縁膜１１５が配設され、こ
の層間絶縁膜１１５に形成された開口１１５Ｈを通して
複数のエミッタ領域が電気的に並列にエミッタ電極１１
４に接続されている。エミッタ電極１１４にはＡｕ膜、
Ｐｔ膜、Ｔｉ膜のそれぞれを順次積層した複合膜が使用
されている。バンプ電極１１６にはめっき法により形成
したＡｕバンプ電極が使用されている。公開公報に開示
された発明においては、ヘテロ接合バイポーラトランジ
スタ１１１の動作により発生する熱を、その直上に配設
されたエミッタ電極１１４、バンプ電極１１６及びヒー
トシンク１１７を通して外部に放出することができ、熱
暴走に起因する素子破壊を防止することができる特徴が
ある。

【０００８】

【発明が解決しようとする課題】上記図１９に示す半導
体装置１００は、バンプ電極１１６を通して放熱するこ
とができ、熱暴走に起因する素子破壊を防止することが
できる点において優れているが、以下の点についての配
慮がなされていなかった。

【０００９】（１）バンプ電極１１６は、電解Ａｕめっ
き法により形成された、数十μｍ程度の高さを有するＡ
ｕめっきバンプ電極として形成されている。このＡｕめ
っきバンプ電極を製造するには、少なくともアンダーバ
ンプメタル膜の形成工程、マスク形成工程、めっき工
程、マスク除去工程、アンダーバンプメタル膜のパター
ンニング工程等が必要である。アンダーバンプメタル膜
は、通常、エミッタ電極１１４とバンプ電極１１６との
間の接着力を高める機能、バリアメタル膜としての機
能、給電膜（めっきシード膜）としての機能等を備える
必要があるために、複数の薄膜により形成されている。
このため、半導体装置の製造プロセスが工程数の増加に
伴い複雑になるばかりか、この工程数の増加に起因して
製造コストが増大する。

【００１０】（２）さらに、バンプ電極１１６をＡｕめ
っきバンプ電極とする場合、Ａｕめっきバンプ電極のめ
っき工程後に、アンダーバンプメタル膜がＡｕめっきバ
ンプ電極をマスクとしてパターンニングされている。こ
のパターンニングには等方性エッチングが使用されてい
るので、アンダーバンプメタル膜にサイドエッチングが
生じる。このため、エミッタ電極１１４とバンプ電極１
１６との間の接合不良が生じる可能性があるので、Ａｕ
めっきバンプ電極の微細化が難しい。

【００１１】（３）上記課題（１）の製造プロセス上の
複雑化を解決し、上記課題（２）の微細化を図ることが
でき、しかも簡易に製造することができるバンプ電極１
１６として、Ａｕスタッドバンプ電極に期待が寄せられ
ている。図２０に示すように、Ａｕスタッドバンプ電極
１１６Ｓは、ワイヤボンディング装置を使用し、エミッ
タ電極１１４上にワイヤボンディング法でボンディング
することにより形成されている。しかしながら、Ａｕス
タッドバンプ電極１１６Ｓをボンディングする際に、適
度な荷重印加があり、さらに超音波振動が併用されてい
るので、ヘテロ接合バイポーラトランジスタ１１１にダ
メージが生じ、接合破壊１４１等の素子破壊が発生する
恐れがあった。また、上記荷重印加並びに超音波振動の
併用により、層間絶縁膜１１５に割れ１４２等のダメー
ジが生じる恐れがあった。

【００１２】（４）上記課題（３）を解決するために
は、図２１及び図２２に示すように、複数個の電気的に
並列接続されたヘテロ接合バイポーラトランジスタ１１
１の外周囲にエミッタ電極１１４を引き出し、この引き
出されたエミッタ電極１１４にＡｕスタッドバンプ電極
１１６Ｓをボンディングすることが好ましい。図２２に
矢印により示すように、ヘテロ接合バイポーラトランジ
スタ１１１の動作により発生した熱ｈは、エミッタ領域
の直上からエミッタ電極１１４によりヘテロ接合バイポ
ーラトランジスタ１１１の外周囲に伝達され、この外周
囲においてＡｕスタッドバンプ電極１１６Ｓを通り、ヒ
ートシンク１１７（又は実装基板）を通して外部に放出
されるようになっている。

【００１３】しかしながら、ヘテロ接合バイポーラトラ
ンジスタ１１１からＡｕスタッドバンプ電極１１６Ｓま
での熱伝導が１μｍ前後の厚さのエミッタ電極１１４に
より行われる場合、図２３に示すように、ヘテロ接合バ
イポーラトランジスタ１１１とＡｕスタッドバンプ電極
１１６Ｓとの間の距離のばらつきにより、複数のヘテロ
接合バイポーラトランジスタ１１１（複数のヘテロ接合
バイポーラトランジスタセル）間において大きな温度分
布差が発生してしまう。このため、熱暴走を生じる恐れ
があった。

【００１４】（５）さらに、上記Ａｕスタッドバンプ電
極１１６Ｓにおいて、Ａｕワイヤ径に制約され、バンプ
電極径は約１００μｍ以下に設定されることが一般的で
ある。このような細いバンプ電極径においては、放熱経
路の熱抵抗を充分に減少することができないので、やは
り熱暴走を生じる恐れがあった。

【００１５】本発明は上記課題を解決するためになされ
たものである。従って、本発明の目的は、素子破壊を生
じることなく放熱特性を向上することができ、しかも簡
易にバンプ電極の微細化並びに高集積化を図ることがで
きる半導体装置を提供することである。

【００１６】特に、本発明の目的は、上記目的を達成す
ることができる、ヘテロ接合バイポーラトランジスタに
より構築されたパワーアンプ（半導体装置）を提供する
ことである。

【００１７】さらに、本発明の目的は、上記目的を達成
しつつ、製造上の歩留りを向上することができる半導体
装置の製造方法を提供することである。

【００１８】さらに、本発明の目的は、製造工程数を削
減することができる半導体装置の製造方法を提供するこ
とである。

【００１９】

【課題を解決するための手段】上記課題を解決するため
に、本発明の第１の特徴は、主電流領域を有するトラン
ジスタが配設された半導体素子と、主電流領域上の主電
極と、主電極上に開口部を有し、少なくともトランジス
タ領域上に配設され、少なくとも有機膜を有する層間絶
縁膜と、開口部を通して主電極に接続され、層間絶縁膜
上に配設されるとともに、主電極に比べて膜厚が厚く、
層間絶縁膜と同等の膜厚を有する主電極端子と、主電極
端子上のバンプ電極とを備えた半導体装置としたことで
ある。

【００２０】このように構成される本発明の第１の特徴
に係る半導体装置においては、トランジスタの主電流領
域上に主電極、主電極端子及びバンプ電極が配設され、
これらをトランジスタの動作で発生する熱の放熱経路と
して使用することができるので、トランジスタの熱暴走
を防止することができる。さらに、本発明の第１の特徴
に係る半導体装置においては、トランジスタの主電流領
域上に、弾力性を有する有機膜を少なくとも含む層間絶
縁膜と、厚付けにより弾力性を有する主電極端子とを備
えたので、バンプ電極の装着に起因するトランジスタの
損傷、破壊を防止することができる。さらに、本発明の
第１の特徴に係る半導体装置においては、層間絶縁膜の
膜厚を主電極端子と同等の膜厚にすることにより、弾力
性をより一層向上することができるとともに、主電極端
子と層間絶縁膜を介在させたトランジスタの他の主電流
領域との間の寄生容量を減少することができる。

【００２１】本発明の第２の特徴は、第１の主電流領域
及び第２の主電流領域を有するトランジスタが配設され
た半導体素子と、第１の主電流領域上の第１の主電極
と、第２の主電流領域上の第２の主電極と、第１の主電
極上に開口部を有し、少なくともトランジスタ領域上及
び第２の主電極上に配設され、少なくとも有機膜を有す
る層間絶縁膜と、開口部を通して第１の主電極に接続さ
れ、第２の主電極上を含む層間絶縁膜上に配設されると
ともに、第１の主電極に比べて膜厚が厚い主電極端子
と、主電極端子上のバンプ電極とを備えた半導体装置と
したことである。

【００２２】このように構成される本発明の第２の特徴
に係る半導体装置においては、トランジスタの第１の主
電流領域上に第１の主電極、主電極端子及びバンプ電極
が配設され、これらをトランジスタの動作で発生する熱
の放熱経路として使用することができるので、トランジ
スタの熱暴走を防止することができる。さらに、本発明
の第２の特徴に係る半導体装置においては、トランジス
タの第１の主電流領域上に、弾力性を有する有機膜を少
なくとも含む層間絶縁膜と、厚付けにより弾力性を有す
る主電極端子とを備えたので、バンプ電極の装着に起因
するトランジスタの損傷、破壊を防止することができ
る。さらに、本発明の第２の特徴に係る半導体装置にお
いては、無機膜に比べて誘電率の低い有機膜を有する層
間絶縁膜を、主電極端子と第２の主電極との間に備えた
ので、主電極端子と第２の主電極との間の寄生容量を減
少することができ、高速性能を向上することができる。

【００２３】本発明の第３の特徴は、第１の主電流領
域、第２の主電流領域及び制御領域を有するトランジス
タが配設された半導体素子と、第１の主電流領域上の第
１の主電極と、第２の主電流領域上の第２の主電極と、
制御領域上の制御電極と、第１の主電極上に開口部を有
し、少なくともトランジスタ領域上、第２の主電極上及
び制御電極上に配設され、少なくとも有機膜を有する層
間絶縁膜と、開口部を通して第１の主電極に接続され、
第２の主電極上及び制御電極上を含む層間絶縁膜上に配
設されるとともに、第１の主電極に比べて膜厚が厚い主
電極端子と、主電極端子上のバンプ電極とを備えた半導
体装置としたことである。

【００２４】このように構成される本発明の第３の特徴
に係る半導体装置においては、本発明の第２の特徴に係
る半導体装置により得られる効果に加えて、無機膜に比
べて誘電率の低い有機膜を有する層間絶縁膜を、主電極
端子と第２の主電極との間及び主電極端子と制御電極と
の間に備えたので、主電極端子と第２の主電極との間の
寄生容量及び主電極端子と制御電極との間の寄生容量を
減少することができ、より一層高速性能を実現すること
ができる。

【００２５】本発明の第４の特徴は、第１の主電流領域
を有する第１のトランジスタ及び第２の主電流領域を有
する第２のトランジスタが配設された半導体素子と、第
１の主電流領域上の第１の主電極と、第２の主電流領域
上の第２の主電極と、第１の主電極上及び第２の主電極
上に開口部を有し、少なくとも第１及び第２のトランジ
スタ領域上に配設され、少なくとも有機膜を有する層間
絶縁膜と、開口部を通して第１及び第２の主電極に接続
され、層間絶縁膜上に配設されるとともに、第１及び第
２の主電極に比べて膜厚が厚く、層間絶縁膜と同等の膜
厚を有する共通の主電極端子と、主電極端子上のバンプ
電極とを備えた半導体装置としたことである。

【００２６】このように構成される本発明の第４の特徴
に係る半導体装置においては、本発明の第１の特徴に係
る半導体装置により得られる効果に加えて、第１のトラ
ンジスタと第２のトランジスタとの双方の主電極端子を
共通とし、トランジスタ数に比べて主電極端子上のバン
プ電極数を減少させるようにしたので、バンプ電極間の
分離スペースをなくし、バンプ電極のサイズ特にその放
熱経路の断面積を増加することができる。従って、バン
プ電極の熱抵抗を減少することができるので、より一
層、半導体装置の熱暴走を防止することができる。さら
に、個々のトランジスタにバンプ電極を配設する場合に
比べて、トランジスタ間を縮小することができ、熱的結
合が強まり、トランジスの放熱経路長が短縮されるの
で、第１及び第２のトランジスタの温度が均一化され、
より一層、熱暴走を防止することができる。

【００２７】本発明の第５の特徴は、主電流領域を有す
るヘテロ接合バイポーラトランジスタが配設された化合
物半導体素子と、主電流領域上のオーミックコンタクト
電極と、オーミックコンタクト電極上に開口部を有し、
少なくともヘテロ接合バイポーラトランジスタ領域上に
配設され、少なくとも有機膜を有する層間絶縁膜と、開
口部を通してオーミックコンタクト電極に接続され、層
間絶縁膜上に配設されるとともに、オーミックコンタク
ト電極に比べて膜厚が厚く、層間絶縁膜と同等の膜厚を
有する金めっき主電極端子と、金めっき主電極端子上の
金スタッドバンプ電極と、金スタッドバンプ電極を介在
させて化合物半導体素子を実装する実装基板とを備えた
半導体装置としたことである。

【００２８】このように構成される本発明の第５の特徴
に係る半導体装置においては、本発明の第１の特徴に係
る半導体装置により得られる効果と同様の効果を得るこ
とができる。さらに、特に発熱量が多いヘテロ接合バイ
ポーラトランジスタの熱暴走を防止することができる。
また、ヘテロ接合バイポーラトランジスタの主電流領域
上（オーミックコンタクト電極上）に、弾力性を有する
有機膜を少なくとも含む層間絶縁膜と、厚付けにより弾
力性を有する金めっき主電極端子とを備えたので、金ス
タッドバンプ電極の装着に起因するヘテロ接合バイポー
ラトランジスタの損傷、破壊を防止することができる。

【００２９】本発明の第６の特徴は、本発明の第５の特
徴に係る半導体装置の実装基板に、その裏面に熱を逃が
す放熱部をさらに配設した半導体装置としたことであ
る。

【００３０】このように構成される本発明の第６の特徴
に係る半導体装置においては、本発明の第５の特徴に係
る半導体装置により得られる効果と同等の効果を得るこ
とができる。さらに、実装基板自体に放熱部を備えたの
で、ヘテロ接合バイポーラトランジスタの動作で発生す
る熱を、オーミックコンタクト電極、金めっき主電極、
金スタッドバンプ電極のそれぞれを通して放熱部から実
装基板の外部に効率良く放熱させることができるので、
半導体装置の熱暴走をより一層防止することができる。

【００３１】本発明の第７の特徴は、本発明の第１の特
徴乃至第６の特徴のいずれかに係る半導体装置におい
て、主電極端子又は金めっき主電極端子の膜厚を０．５
μｍ〜１０μｍの範囲内に設定し、層間絶縁膜の有機膜
の膜厚を０．５μｍ〜１０μｍの範囲内に設定した半導
体装置としたことである。

【００３２】このように構成される本発明の第７の特徴
に係る半導体装置においては、主電極端子又は金めっき
主電極端子の膜厚を０．５μｍ以上に設定することによ
り、充分な弾力性を確保しつつ、熱抵抗を充分に減少す
ることができ、主電極端子又は金めっき主電極端子の膜
厚を１０μｍ以下に設定することにより、製作コストを
削減することができる。さらに、本発明の第７の特徴に
係る半導体装置においては、有機膜の膜厚を０．５μｍ
以上に設定することにより、充分な弾力性を確保するこ
とができ、有機膜の膜厚を１０μｍ以下に設定すること
により、層間絶縁膜の開口部においてオーミックコンタ
クト電極と金めっき主電極端子との間の導通不良を防止
することができる（開口部の加工を容易に行うことがで
きる）。

【００３３】本発明の第８の特徴は、第１の主電流領域
及び第２の主電流領域を有するトランジスタが配設され
た半導体素子と、半導体素子の中央部において、第１の
主電流領域上に配設された第１の主電極と、半導体素子
の周辺部において、第２の主電流領域上に配設された第
２の主電極と、第１の主電極上に第１の開口部及び第２
の主電極上に第２の開口部を有し、少なくともトランジ
スタ領域上、第１の主電極上及び第２の主電極上に配設
され、少なくとも有機膜を有する層間絶縁膜と、第２の
開口部を通して第２の主電極に接続され、層間絶縁膜上
に配設されるとともに、第２の主電極に比べて膜厚が厚
い第２の主電極端子と、第２の主電極端子上の第２のバ
ンプ電極と、第１の開口部を通して第１の主電極に接続
され、層間絶縁膜上に配設された、前記第２の主電極端
子と同一構造の第１の主電極端子と、第１の主電極端子
上に配設された第２のバンプ電極と同一構造の第１のバ
ンプ電極とを備えた半導体装置としたことである。

【００３４】このように構成される本発明の第８の特徴
に係る半導体装置においては、本発明の第１の特徴に係
る半導体装置により得られる効果と同等の効果を得るこ
とができる。さらに、第２の主電極、第２の主電極端子
及び第２のバンプ電極を含む第２の主電流経路と同一構
造において、トランジスタ直上に第１の主電極、第１の
主電極端子及び第１のバンプ電極を含む第１の主電流経
路を構築することができ、この第１の主電流経路を放熱
経路として使用することができる。従って、トランジス
タの直上に放熱経路を備えたので、熱抵抗を減少するこ
とができ、より一層、半導体装置の熱暴走を防止するこ
とができるとともに、このような熱暴走を防止するため
の放熱経路を第２の主電極側と同一構造において構築す
ることができるので、放熱構造を簡易に実現することが
できる。

【００３５】本発明の第９の特徴は、半導体素子のトラ
ンジスタの主電流領域上に主電極を形成する工程と、主
電極上に少なくとも有機膜を有する層間絶縁膜を少なく
ともトランジスタ領域上に形成する工程と、主電極上に
おいて、層間絶縁膜に開口部を形成する工程と、開口部
を通して主電極に接続され、主電極に比べて膜厚が厚い
主電極端子を層間絶縁膜上に形成する工程と、主電極端
子上にボンディングによりバンプ電極を形成する工程と
を少なくとも備えた半導体装置の製造方法としたことで
ある。

【００３６】このような本発明の第９の特徴に係る半導
体装置の製造方法においては、トランジスタ領域上に少
なくとも弾力性を有する有機膜を含む層間絶縁膜を形成
し、引き続き層間絶縁膜上に厚付けにより弾性力を持た
せた主電極端子を形成した後に、ボンディングによりバ
ンプ電極を形成するようにしたので、ボンディングによ
りバンプ電極を形成する際にトランジスタに損傷、破壊
を生じることを防止することができる。さらに、このよ
うなトランジスタの損傷、破壊を防止することができる
ので、半導体装置の製造上の歩留まりを向上することが
できる。さらに、ボンディングによりバンプ電極を形成
するようにしたので、めっき方法に比べて半導体装置の
製造工程数を大幅に削減することができる。

【００３７】本発明の第１０の特徴は、半導体素子の中
央部において、トランジスタの第１の主電流領域上に第
１の主電極を形成する工程と、半導体素子の周辺部にお
いて、第１の主電極と同一工程により、トランジスタの
第２の主電流領域上に第２の主電極を形成する工程と、
少なくともトランジスタ領域上、第１の主電極上及び第
２の主電極上に、少なくとも有機膜を有する層間絶縁膜
を形成する工程と、層間絶縁膜の第１の主電極上に第１
の開口部を形成する工程と、層間絶縁膜の前記第２の主
電極上に、第１の開口部と同一工程により、第２の開口
部を形成する工程と、第１の開口部を通して第１の主電
極に接続され、第１の主電極に比べて膜厚が厚い第１の
主電極端子を層間絶縁膜上に形成する工程と、第２の開
口部を通して第２の主電極に接続され、第２の主電極に
比べて膜厚が厚い第２の主電極端子を、第１の主電極端
子と同一工程により、層間絶縁膜上に形成する工程と、
第１の主電極端子上に第１のバンプ電極を形成する工程
と、第２の主電極端子上に、第１のバンプ電極と同一工
程により、第２のバンプ電極を形成する工程とを少なく
とも備えた半導体装置の製造方法としたことである。

【００３８】このような本発明の第１０の特徴に係る半
導体装置の製造方法においては、トランジスタの第１の
主電流領域上の第１の主電極、第１の開口部、第１の主
電極端子、第１のバンプ電極のそれぞれを含む主電流経
路及び放熱経路を形成する工程と、第２の主電流領域上
の第２の主電極、第２の開口部、第２の主電極端子、第
２のバンプ電極のそれぞれを含む主電流経路及び放熱経
路を形成する工程とを同一工程により形成することがで
きるので、製造工程数を削減することができる。

【００３９】

【発明の実施の形態】次に、図面を参照して、本発明に
係る半導体装置及び半導体装置の製造方法を、本発明の
実施の形態により説明する。以下の図面の記載におい
て、同一又は類似の部分には同一又は類似の符号を付し
ている。但し、図面は模式的なものであり、厚みと平面
寸法との関係、各層の厚みの比率等は現実のものとは異
なることに留意すべきである。従って、具体的な厚みや
寸法は以下の説明を参酌して判断すべきものである。ま
た、図面相互間においても互いの寸法の関係や比率が異
なる部分が含まれていることは勿論である。

【００４０】（第１の実施の形態）本発明の第１の実施
の形態に係る半導体装置及びその製造方法は、ヘテロ接
合バイポーラトランジスタにより構築されたパワーアン
プ及びその製造方法について説明するものである。

【００４１】［半導体装置の基本的構造］図１に示すよ
うに、本発明の第１の実施の形態に係る、パワーアンプ
を構築する半導体装置１は、エミッタ領域２６を有する
ヘテロ接合バイポーラトランジスタ２０が配設された化
合物半導体素子（化合物半導体チップ）２と、エミッタ
領域２６上のオーミックコンタクト電極としてのエミッ
タ電極３１と、エミッタ電極３１上に開口部４１Ａを有
し、少なくともヘテロ接合バイポーラトランジスタ２０
の領域上に配設され、少なくとも有機膜を有する層間絶
縁膜４０と、開口部４１Ａを通してエミッタ電極３１に
電気的に接続され、層間絶縁膜４０上に配設されるとと
もに、エミッタ電極３１に比べて膜厚が厚く、層間絶縁
膜４０と同等の膜厚を有するエミッタ主電極端子４２Ａ
と、エミッタ主電極端子４２Ａ上のＡｕスタッドバンプ
電極４３Ａとを備えて構築されている。さらに、半導体
装置１は、Ａｕスタッドバンプ電極４３Ａを介在させて
化合物半導体素子２を実装する実装基板５を備えて構成
されている。

【００４２】化合物半導体素子２は、本発明の第１の実
施の形態に係る半導体装置１において、III−Ｖ族化合
物半導体基板であるＧａＡｓ基板２１を主体として構成
されている。

【００４３】ヘテロ接合バイポーラトランジスタ２０
は、ＧａＡｓ基板２０の主面（図１中、上側表面）にお
いて、高抵抗領域３０により周囲を囲まれた領域内に配
設されている。このヘテロ接合バイポーラトランジスタ
２０は、ＧａＡｓ基板２０の主面上のコレクタ領域２３
と、コレクタ領域２３上のベース領域２４と、ベース領
域２４上のパッシベーション領域２５と、パッシベーシ
ョン領域２５上のエミッタ領域（エミッタコンタクト領
域）２６とを少なくとも備えて構成されている。ここ
で、エミッタ領域２６は本発明に係る「主電流領域」又
は「第１の主電流領域」、コレクタ領域２３は本発明に
係る「主電流領域」又は「第２の主電流領域」の一具体
例に対応するものである。また、ベース領域２４は本発
明に係る「制御電流領域」の一具体例に対応するもので
ある。コレクタ領域２３とＧａＡｓ基板２１との間に
は、コレクタ領域２３に電気的に接続され、コレクタ電
流をＧａＡｓ基板２１の主面に引き出すためのコレクタ
コンタクト領域２２が配設されている。

【００４４】コレクタコンタクト領域２２はｎ型ドープ
ＧａＡｓ薄膜により形成され、同様にコレクタ領域２３
はｎ型ドープＧａＡｓ薄膜により形成されている。ベー
ス領域２４はｐ型ドープＧａＡｓ薄膜により形成されて
いる。パッシベーション領域２５はｎ型ドープＩｎＧａ
Ｐ薄膜により形成されている。エミッタ領域２６は、ヘ
テロ接合界面を生成するＧａＡｓ薄膜とＩｎＧａＡｓ薄
膜との積層膜により形成されている。

【００４５】エミッタ領域２６の表面にはエミッタ電極
３１が電気的に接続されている。エミッタ電極３１に
は、例えばオーミックコンタクト可能なＷＳｉ_２膜を実
用的に使用することができる。ここで、エミッタ電極３
１は本発明に係る「主電極」又は「第１の主電極」の一
具体例に対応するものである。

【００４６】ベース領域２４の表面にはベース電極３２
が電気的に接続されている。ベース電極３２には、例え
ばＰｔ膜、Ｍｏ膜、Ｐｔ膜、Ａｕ膜のそれぞれを順次積
層した複合膜を実用的に使用することができる。ここ
で、ベース電極３２は本発明に係る「制御電極」の一具
体例に対応するものである。

【００４７】コレクタ領域２３の底面にはコレクタコン
タクト領域２２の表面の一端側が電気的に接続され、こ
のコレクタコンタクト領域２２の表面の他端側にはコレ
クタ電極３３が電気的に接続されている。コレクタ電極
３３には、例えばＡｕＧｅ膜、Ｎｉ膜、Ｔｉ膜、Ｐｔ
膜、Ａｕ膜、Ｍｏ膜のそれぞれを順次積層した複合膜を
実用的に使用することができる。ここで、コレクタ電極
３３は本発明に係る「主電極」又は「第２の主電極」の
一具体例に対応するものである。

【００４８】エミッタ電極３１上には層間絶縁膜３５を
介在させて配線３６Ａが配設され、この配線３６Ａは層
間絶縁膜３５に形成された接続孔（符号は付けない。）
を通してエミッタ電極３１に電気的に接続されている。
層間絶縁膜３５には、例えば酸化シリコン（ＳｉＯ_２）
膜、窒化シリコン（Ｓｉ_３Ｎ_４）膜等の無機膜の単層
膜、又はそれらを組み合わせた複合膜を実用的に使用す
ることができる。配線３６Ａには、例えば層間絶縁膜３
５の表面からＴｉ膜、Ｐｔ膜、Ａｕ膜のそれぞれを順次
積層した複合膜を実用的に使用することができる。

【００４９】同様に、ベース電極３２上には層間絶縁膜
３５を介在させて配線３６Ｂが配設され、この配線３６
Ｂは層間絶縁膜３５に形成された接続孔を通してベース
電極３２に電気的に接続されている。コレクタ電極３３
上には層間絶縁膜３５を介在させて配線３６Ｃが配設さ
れ、この配線３６Ｃは層間絶縁膜３５に形成された接続
孔を通してコレクタ電極３３に電気的に接続されてい
る。

【００５０】層間絶縁膜４０は配線３６Ａ、３６Ｂ及び
３６Ｃ上を含むＧａＡｓ基板２１の全面に配設されてい
る。本発明の第１の実施の形態において、層間絶縁膜４
０には、有機膜であり、かつ弾力性を有する感光性ポリ
イミド系樹脂（ＰＩ）膜を実用的に使用することができ
る。この感光性ポリイミド系樹脂膜の膜厚は０．５μｍ
以上１０μｍ以下に設定されている。感光性ポリイミド
系樹脂膜の膜厚が０．５μｍに満たない場合は、充分な
弾力性を確保することができないので、外部応力例えば
Ａｕスタッドバンプ電極４３Ａ〜４３Ｃを装着する際の
応力を充分に吸収することができない。

【００５１】さらに、感光性ポリイミド系樹脂膜の誘電
率は、酸化シリコン膜等の無機膜の誘電率に比べて低
い。従って、エミッタ主電極端子４２Ａと、層間絶縁膜
４０を介在させたコレクタ電極３３、配線３６Ｃ及びコ
レクタ領域２３との間の寄生容量（コレクタ−エミッタ
間寄生容量Ｃｃｅ）を減少することができる。さらに、
エミッタ主電極端子４２Ａと、同様に層間絶縁膜４０を
介在させたベース電極３２、配線３６Ｂ及びベース領域
２４との間の寄生容量（ベース−エミッタ間寄生容量Ｃ
ｂｅ）を減少することができる。

【００５２】図２に示すように、コレクタ−エミッタ間
寄生容量Ｃｃｅ、ベース−エミッタ間寄生容量Ｃｂｅ
は、いずれも感光性ポリイミド系樹脂膜の膜厚の増加に
従い減少させることができる。感光性ポリイミド系樹脂
膜の膜厚を０．５μｍ以上に設定することにより、コレ
クタ−エミッタ間寄生容量Ｃｃｅ及びベース−エミッタ
間寄生容量Ｃｂｅを急激に減少させることができる。さ
らに、感光性ポリイミド系樹脂膜の膜厚を１．０μｍ以
上に設定することにより、コレクタ−エミッタ間寄生容
量Ｃｃｅ及びベース−エミッタ間寄生容量Ｃｂｅの減少
率が飽和状態になり、寄生容量を小さくかつ一定の状態
に保持することができる。従って、本発明の第１の実施
の形態においては、コレクタ−エミッタ間寄生容量Ｃｃ
ｅ及びベース−エミッタ間寄生容量Ｃｂｅを減少させる
ことを目的として、コレクタコンタクト領域２２、コレ
クタ領域２３、ベース領域２４、コレクタ電極３３、ベ
ース電極３２、配線３６Ｂ及び３６Ｃ上を含む、ＧａＡ
ｓ基板２１の全面に層間絶縁膜４０が配設されるように
なっている。

【００５３】一方、感光性ポリイミド系樹脂膜の膜厚が
１０μｍを越える場合には、層間絶縁膜４０に形成する
開口部４１Ａ〜４１Ｃの加工が難しくなる。例えば、層
間絶縁膜４０の下層の配線３６Ａと上層のエミッタ主電
極端子４２Ａとの間の導通不良を生じる可能性があるの
で、感光性ポリイミド系樹脂膜の膜厚は１０μｍ以下に
設定することが好ましい。さらに、マージン等を考慮
し、感光性ポリイミド系樹脂膜の膜厚は１μｍ〜８μｍ
の範囲内に設定されることがさらに望ましい。

【００５４】なお、本発明の第１の実施の形態におい
て、層間絶縁膜４０には感光性ポリイミド系樹脂膜が使
用されているが、本発明は、その他の有機膜、例えばベ
ンシクロブデン（ＢＣＢ）等の有機膜を使用してもよ
い。さらに、層間絶縁膜４０には単層の有機膜が使用さ
れているが、本発明は、異なる種類の複数の有機膜を積
層した複合膜、又は有機膜と無機膜とを少なくとも１層
づつ積層した複合膜を使用してもよい。本発明に係る
「少なくとも有機膜を含む層間絶縁膜」とは、少なくと
もこれらの変形例を含む意味において使用されている。

【００５５】エミッタ主電極端子４２Ａは、本発明の第
１の実施の形態において、少なくともバリアメタル膜を
含むめっきシード膜４２ａと、このめっきシード膜４２
ａ上のＡｕめっき膜４２ｂとを積層した複合膜により形
成されている。めっきシード膜４２ａは、少なくとも配
線３６Ａとの間の接着性を向上する機能、配線３６Ａと
Ａｕめっき膜４２ｂとの間の相互拡散を防止するバリア
メタル膜としての機能、電解めっきを行うための給電膜
としての機能等を備えている。例えば、めっきシード膜
４２ａには、層間絶縁膜４０の表面からその上層に向か
って、Ｔｉ膜、Ｎｉ膜、Ｐｄ膜のそれぞれを順次積層し
た複合膜、Ｃｒ膜、Ｃｕ膜、Ａｕ膜のそれぞれを順次積
層した複合膜等を実用的に使用することができる。

【００５６】Ａｕめっき膜４２ｂは、電解めっき法によ
り形成されており、本発明の第１の実施の形態におい
て、０．５μｍ以上１０μｍ以下の膜厚に設定されてい
る。Ａｕめっき膜４２ｂの膜厚が０．５μｍに満たない
場合は、感光性ポリイミド系樹脂膜と同様に、充分な弾
力性を確保することができないので、外部応力例えばＡ
ｕスタッドバンプ電極４３Ａを装着する際の応力を充分
に吸収することができない。一方、Ａｕめっき膜４２ｂ
の膜厚は厚い方が好ましいが、Ａｕめっき膜４２ｂの膜
厚が１０μｍを超える場合には、Ａｕ自体の材料費が高
く、さらに電解めっきによる成膜時間が長くなるので製
造プロセスコストが増大し、結果的に化合物半導体素子
２並びに半導体装置１の製造コストの増加を招いてしま
う。マージン等を考慮して、Ａｕめっき膜４２ｂの膜厚
は２μｍ〜８μｍの範囲内に設定されることがさらに好
ましい。

【００５７】さらに、エミッタ主電極端子４２Ａは、層
間絶縁膜４０に誘電率の小さな感光性ポリイミド系樹脂
膜を少なくとも含み、コレクタ−エミッタ間寄生容量Ｃ
ｃｅ及びベース−エミッタ間寄生容量Ｃｂｃを減少する
ことができるので、ヘテロ接合バイポーラトランジスタ
２０の領域を覆う広範囲に配設されている。

【００５８】なお、エミッタ主電極端子４２Ａは、本発
明に係る「主電極端子」又は「第１の主電極端子」の一
具体例に対応するものである。

【００５９】ベース主電極端子４２Ｂは、本発明の第１
の実施の形態において、少なくともバリアメタル膜を含
むめっきシード膜４２ａと、このめっきシード膜４２ａ
上のＡｕめっき膜４２ｂとを積層した複合膜により形成
されている。ベース主電極端子４２Ｂは、層間絶縁膜４
０上に配設され、この層間絶縁膜４０に形成された開口
部４１Ｂを通して配線３６Ｂに電気的に接続されてい
る。このベース主電極端子４２Ｂはエミッタ主電極端子
４２Ａの膜構造と同一であり、かつベース主電極端子４
２Ｂと配線３６Ｂとの間の接続構造はエミッタ主電極端
子４２Ａと配線３６Ａとの間の接続構造と同一である。

【００６０】コレクタ主電極端子４２Ｃは、本発明の第
１の実施の形態において、少なくともバリアメタル膜を
含むめっきシード膜４２ａと、このめっきシード膜４２
ａ上のＡｕめっき膜４２ｂとを積層した複合膜により形
成されている。コレクタ主電極端子４２Ｃは、層間絶縁
膜４０上に配設され、この層間絶縁膜４０に形成された
開口部４１Ｃを通して配線３６Ｃに電気的に接続されて
いる。つまり、このコレクタ主電極端子４２Ｃはエミッ
タ主電極端子４２Ａの膜構造と同一であり、かつコレク
タ主電極端子４２Ｃと配線３６Ｃとの間の接続構造はエ
ミッタ主電極端子４２Ａと配線３６Ａとの間の接続構造
と同一である。 なお、コレクタ主電極端子４２Ｃは、
本発明に係る「主電極端子」又は「第２の主電極端子」
の一具体例に対応するものである。

【００６１】Ａｕスタッドバンプ電極４３Ａは、ヘテロ
接合バイポーラトランジスタ２０のエミッタ領域２６の
直上において、エミッタ主電極端子４２Ａ上に配設（ボ
ンディング）され、このエミッタ主電極端子４２Ａに電
気的かつ機械的に接続されている。このＡｕスタッドバ
ンプ電極４３Ａは、ワイヤボンディング装置を使用し、
Ａｕワイヤをワイヤボンディングすることにより形成さ
れている（図１２参照。）。ワイヤボンディングを行う
場合には、少なくともボンディング荷重及びボンディン
グ温度が印加され、さらに超音波振動が併用されること
が好ましい。

【００６２】図１に示すＡｕスタッドバンプ電極４３Ａ
は、化合物半導体素子２を実装基板５に実装し押し潰さ
れた状態である。このような状態において、例えば、Ａ
ｕスタッドバンプ電極４３Ａのバンプ電極径は約１００
μｍであり、高さは２０μｍ〜３０μｍである。

【００６３】同様に、ベース主電極端子４２Ｂ上にはＡ
ｕスタッドバンプ電極４３Ｂが配設され、ベース主電極
端子４２ＢにＡｕスタッドバンプ電極４３Ｂが電気的か
つ機械的に接続されている。さらに、コレクタ主電極端
子４２Ｃ上にはＡｕスタッドバンプ電極４３Ｃが配設さ
れ、コレクタ主電極端子４２ＣにＡｕスタッドバンプ電
極４３Ｃが電気的かつ機械的に接続されている。これら
ベース主電極端子４２Ｂ上のＡｕスタッドバンプ電極４
３Ｂ、コレクタ主電極端子４２Ｃ上のＡｕスタッドバン
プ電極４３Ｃは、いずれもエミッタ主電極端子４２Ａ上
のＡｕスタッドバンプ電極４３Ａと同一構造により構成
されている。

【００６４】なお、上記Ａｕスタッドバンプ電極４３Ａ
〜４３Ｃは、本発明に係る「バンプ電極」又は「Ａｕス
タッドバンプ電極」の一具体例に対応するものである。

【００６５】実装基板５は、基板本体５１と、基板本体
５１の表面上（図１中、下側表面上）に配設された内部
電極端子５２Ａ〜５２Ｃと、基板本体５１の裏面上（図
１中、上側表面上）に配設された外部電極端子５４Ａ〜
５４Ｃと、内部電極端子５２Ａ〜５２Ｃと外部電極端子
５４Ａ〜５４Ｃとの間を各々電気的に接続する接続配線
５３Ａ〜５３Ｃとを少なくとも備えて構成されている。

【００６６】本発明の第１の実施の形態において、基板
本体５１の材質は特に限定されるものではないが、例え
ば、基板本体５１には、エポキシ系樹脂基板等の有機系
樹脂基板、シリコン単結晶基板や化合物半導体基板等の
半導体基板、ガラスセラミックス基板、アルミナ基板、
炭化シリコン基板等を実用的に使用することができる。
また、基板本体５１には、フレキシブルなポリイミド系
樹脂テープ基板を実用的に使用することができる。

【００６７】内部電極端子５２Ａは基板本体５１に埋設
された接続配線５３Ａを通して外部電極端子５４Ａに電
気的に接続されている。内部電極端子５２Ａはエミッタ
主電極端子４２Ａ上に配設されており、この内部電極端
子５２Ａとエミッタ主電極端子４２ＡとはＡｕスタッド
バンプ電極４３Ａを通して電気的に接続されている。こ
の実装基板５の内部電極端子５２Ａ、接続配線５３Ａ及
び外部電極端子５４Ａは、ヘテロ接合バイポーラトラン
ジスタ２０のエミッタ電流の取り出しに使用されるとと
もに、ヘテロ接合バイポーラトランジスタ２０の動作に
より発生する熱を表面から裏面に外部へと放出する放熱
部５５Ａを構築するようになっている。放熱部５５Ａは
エミッタ領域２６の直上に配設され、エミッタ領域２６
からエミッタ電極３１、配線３６Ａ、エミッタ主電極端
子４２Ａのそれぞれを通して放熱部５５Ａに至る放熱経
路がストレートに形成されているので、放熱経路長が最
短距離になり、放熱効率を向上させることができる。な
お、この放熱部５５Ａは本発明に係る「放熱部」の一具
体例に対応するものである。

【００６８】内部電極端子５２Ａ、外部電極端子５４Ａ
のそれぞれには、基板本体５１の表面からその上方に向
かって、例えばＣｕ膜、Ｎｉ膜、Ａｕ膜を順次積層した
複合膜、Ｗ膜、Ｎｉ膜、Ａｕ膜を順次積層した複合膜、
ＡｇＰｔ膜の単層膜、Ｗ膜、ＡｇＰｔ膜を順次積層した
複合膜、ＡｇＰｔ膜、Ａｕ膜を順次積層した複合膜等を
実用的に使用することができる。Ａｕ膜、ＡｇＰｔ膜は
貴金属膜であり、酸化防止機能がある。このような貴金
属膜の膜厚は、フリップチップ接続部分の接続強度を充
分に確保するために、０．１μｍ以上に設定することが
好ましい。接続配線５３Ａには、Ｃｕ膜、Ｗ膜、Ａｕ等
の薄膜を実用的に使用することができる。

【００６９】同様に、内部電極端子５２Ｂは基板本体５
１に埋設された接続配線５３Ｂを通して外部電極端子５
４Ｂに電気的に接続されている。さらに、内部電極端子
５２Ｃは基板本体５１に埋設された接続配線５３Ｃを通
して外部電極端子５４Ｃに電気的に接続されている。

【００７０】内部電極端子５２Ｂはベース制御電極端子
４２Ｂ上に配設されており、この内部電極端子５２Ｂと
ベース制御電極端子４２ＢとはＡｕスタッドバンプ電極
４３Ｂを通して電気的に接続されている。実装基板５の
内部電極端子５２Ｂ、接続配線５３Ｂ及び外部電極端子
５４Ｂは、ヘテロ接合バイポーラトランジスタ２０のベ
ース電流の供給に使用されるとともに、ヘテロ接合バイ
ポーラトランジスタ２０の動作により発生する熱を外部
に放出する放熱部５５Ｂを構築するようになっている。

【００７１】内部電極端子５２Ｃはコレクタ主電極端子
４２Ｃ上に配設されており、この内部電極端子５２Ｃと
コレクタ主電極端子４２ＣとはＡｕスタッドバンプ電極
４３Ｃを通して電気的に接続されている。実装基板５の
内部電極端子５２Ｃ、接続配線５３Ｃ及び外部電極端子
５４Ｃは、ヘテロ接合バイポーラトランジスタ２０のコ
レクタ電流の供給に使用されるとともに、ヘテロ接合バ
イポーラトランジスタ２０の動作により発生する熱を外
部に放出する放熱部５５Ｃを構築するようになってい
る。

【００７２】さらに、本発明の第１の実施の形態に係る
半導体装置１においては、化合物半導体素子２と実装基
板５との間、すなわち化合物半導体素子２の表面と実装
基板５の表面との間に封止体５７が配設されている。こ
の封止体５７は、化合物半導体素子２のエミッタ主電極
端子４２Ａ、ベース主電極端子４２Ｂ、コレクタ主電極
端子４２Ｃ、実装基板５の内部電極端子５２Ａ〜５２Ｃ
及びＡｕスタッドバンプ電極４３Ａ〜４３Ｃを外部環境
から保護するようになっており、接続部分の電気的信頼
性を向上させるようになっている。封止体５７には、例
えばエポキシ系樹脂、アクリル系樹脂、シリコン樹脂等
の有機系樹脂を実用的に使用することができる。

【００７３】このように構成される本発明の第１の実施
の形態に係る半導体装置１においては、ヘテロ接合バイ
ポーラトランジスタ（トランジスタ）２０のエミッタ領
域（主電流領域）２６上にエミッタ電極（主電極）３
１、エミッタ主電極端子（主電極端子）４２Ａ及びＡｕ
スタッドバンプ電極（バンプ電極）４３Ａが配設され、
これらをヘテロ接合バイポーラトランジスタ２０の動作
で発生する熱の放熱経路として使用することができるの
で、放熱効率を高め、ヘテロ接合バイポーラトランジス
タ２０の熱暴走を防止することができる。

【００７４】さらに、半導体装置１においては、ヘテロ
接合バイポーラトランジスタ２０のエミッタ領域２６上
に、弾力性を有する感光性ポリイミド系樹脂（有機膜）
を少なくとも含む層間絶縁膜４０と、厚付けにより弾力
性を有するエミッタ主電極端子４２Ａとを備えたので、
Ａｕスタッドバンプ電極４３Ａの装着に起因するヘテロ
接合バイポーラトランジスタ２０の損傷、破壊を防止す
ることができる。

【００７５】さらに、半導体装置１においては、層間絶
縁膜４０の膜厚を、エミッタ電極３１の膜厚よりも厚
く、エミッタ主電極端子４２Ａの膜厚と同等にすること
により、層間絶縁膜４０の弾力性をより一層向上するこ
とができるとともに、エミッタ主電極端子４２Ａと層間
絶縁膜４０を介在させたヘテロ接合バイポーラトランジ
スタ２０のベース領域２４との間のベース−エミッタ間
寄生容量Ｃｂｅ、コレクタ領域２３との間のコレクタ−
エミッタ間寄生容量Ｃｃｅを減少することができる。従
って、半導体装置１の動作速度の高速性能を実現するこ
とができる。

【００７６】さらに、半導体装置１においては、実装基
板５自体に放熱部５５Ａを備えたので、ヘテロ接合バイ
ポーラトランジスタ２０の動作で発生する熱を、エミッ
タ領域２６からエミッタ電極３１、配線３６Ａ、エミッ
タ主電極端子（Ａｕめっき主電極端子）４２Ａ、Ａｕス
タッドバンプ電極４３Ａのそれぞれを通して放熱部５５
Ａに伝達し、実装基板５の外部に効率良く放熱させるこ
とができるので、熱暴走をより一層防止することができ
る。

【００７７】さらに、このように構成される本発明の第
１の実施の形態に係る半導体装置１においては、エミッ
タ主電極端子４２Ａの膜厚を０．５μｍ以上好ましくは
２μｍに設定することにより、充分な弾力性を確保しつ
つ、熱抵抗を充分に減少することができ、エミッタ主電
極端子４２Ａの膜厚を１０μｍ以下好ましくは８μｍ以
下に設定することにより、製作コストを削減することが
できる。

【００７８】さらに、半導体装置１においては、層間絶
縁膜４０の感光性ポリイミド系樹脂膜の膜厚を０．５μ
ｍ以上好ましくは１μｍ以上に設定することにより、充
分な弾力性を確保することができ、感光性ポリイミド系
樹脂膜の膜厚を１０μｍ以下好ましくは８μｍ以下に設
定することにより、層間絶縁膜４０の少なくとも開口部
４１Ａにおいてエミッタ電極３１とエミッタ主電極端子
４２Ａとの間（直接的には配線３６Ａとエミッタ主電極
端子４２Ａとの間）の導通不良を防止することができ
る。なお、層間絶縁膜４０の開口部４１Ｂ、４１Ｃのそ
れぞれにおいても、同様に導通不良を防止することがで
きる。

【００７９】さらに、このように構成される本発明の第
１の実施の形態に係る半導体装置１においては、コレク
タ電極３３、コレクタ主電極端子４２Ｃ及びＡｕスタッ
ドバンプ電極４３Ｃを含むコレクタ電流経路（周辺部）
と同一構造において、ヘテロ接合バイポーラトランジス
タ２０の直上（中央部）にエミッタ電極３１、エミッタ
主電極端子４２Ａ及びＡｕスタッドバンプ電極４３Ａを
含むエミッタ電流経路（主電流経路）を構築することが
でき、このエミッタ電流経路を放熱経路として使用する
ことができる。従って、ヘテロ接合バイポーラトランジ
スタ２０の直上に放熱経路を備えたので、熱抵抗を減少
することができ、より一層、半導体装置１の熱暴走を防
止することができるとともに、このような熱暴走を防止
するための放熱経路をコレクタ電流経路側と同一構造に
おいて構築することができるので、エミッタ電流経路側
の放熱構造を簡易に実現することができる。

【００８０】［半導体装置の製造方法］次に、本発明の
第１の実施の形態に係る半導体装置１の製造方法を、図
３乃至図１２を使用して説明する。

【００８１】（１）まず最初に、半導体装置１の化合物
半導体素子２の製造に先立ち、半絶縁性ＧａＡｓ基板２
１を準備する（図３参照。）。ここで、ＧａＡｓ基板２
１は、ダイシング工程前の状態であり、化合物半導体ウ
ェハの状態である。

【００８２】（２）図３に示すように、ＧａＡｓ基板２
１の主面上に、ｎ型ドープＧａＡｓ薄膜２２Ａ、ｎ型ド
ープＧａＡｓ薄膜２３Ａ、ｐ型ドープＧａＡｓ薄膜２４
Ａ、ｎ型ドープＩｎＧａＰ薄膜２５Ａ、ｎ型ドープＧａ
Ａｓ／ＩｎＧａＡｓ薄膜２６Ａのそれぞれを順次分子線
エビタキシャル成長法により連続的に成膜する。

【００８３】ｎ型ドープＧａＡｓ薄膜２２Ａは、コレク
タコンタクト領域２２を形成するようになっており、例
えば５×１０^１８atoms/cm^３の高いｎ型ドーピング濃度
に設定され、５００ｎｍの膜厚により形成されている。
ｎ型ドープＧａＡｓ薄膜２３Ａは、コレクタ領域２３を
形成するようになっており、例えば５×１０^１６atoms/
cm^３の低いｎ型ドーピング濃度に設定され、５００ｎｍ
の膜厚により形成されている。

【００８４】ｐ型ドープＧａＡｓ薄膜２４Ａは、ベース
領域２４を形成するようになっており、例えば５×１０
^１９atoms/cm^３のｐ型ドーピング濃度に設定され、５０
ｎｍの膜厚により形成されている。ｎ型ドープＩｎＧａ
Ｐ薄膜２５Ａは、パッシベーション領域２５を形成する
ようになっている。このｎ型ドープＩｎＧａＰ薄膜２５
Ａは、例えばＩｎ０．５Ｇａ０．５Ｐ薄膜であり、例え
ば３×１０^１７atoms/cm^３の低いｎ型ドーピング濃度に
設定され、３０ｎｍの膜厚により形成されている。

【００８５】ｎ型ドープＧａＡｓ／ＩｎＧａＡｓ薄膜２
６Ａは、エミッタ領域２６を形成するようになってお
り、例えば５×１０^２０atoms/cm^３の高いｎ型ドーピン
グ濃度に設定され、２０ｎｍの膜厚により形成されてい
る。

【００８６】（３）図４に示すように、ｎ型ドープＧａ
Ａｓ／ＩｎＧａＡｓ薄膜２６Ａ上にエミッタ電極３１を
形成する。エミッタ電極３１は以下のように形成されて
いる。ＧａＡｓ基板２１の全面上に、例えばスパッタリ
ング法により、３００ｎｍの膜厚のＷＳｉ_２膜を成膜す
る。ＷＳｉ_２膜は、後工程においてエッチングマスクと
して使用された時に膜厚が減少されるので、厚めに成膜
されている。引き続き、このＷＳｉ_２膜上にレジストマ
スク（図示しない。）を形成し、このレジストマスクを
使用してＷＳｉ_２膜をパターンニングすることにより、
エミッタ電極３１を形成することができる。このパター
ンニングには、例えば反応性イオンエッチング（ＲＩ
Ｅ）を実用的に使用することができる。

【００８７】（４）図５に示すように、エミッタ電極３
１をエッチングマスクとして使用し、エミッタ電極３１
以外の領域のｎ型ドープＧａＡｓ／ＩｎＧａＡｓ薄膜２
６Ａをエッチングにより除去してｎ型ドープＩｎＧａＰ
薄膜２５Ａを露出させるとともに、エミッタ電極３１直
下のｎ型ドープＧａＡｓ／ＩｎＧａＡｓ薄膜２６Ａによ
りエミッタ領域２６を形成する。エッチングには、燐酸
系エッチング液を使用したウエットエッチングを実用的
に使用することができる。エミッタ電極３１をエッチン
グマスクとして使用することで、エミッタ領域２６はエ
ミッタ電極３１に対して自己整合により形成されてい
る。

【００８８】（５）ヘテロ接合バイポーラトランジスタ
の形成領域（受動素子として動作する領域）において、
エミッタ電極３１上及びｎ型ドープＩｎＧａＰ薄膜２５
Ａ上にイオン注入マスク６０を形成する（図６参
照。）。そして、図６に示すように、イオン注入マスク
６０を使用し、イオン注入マスク６０以外の領域におい
て、ｎ型ドープＩｎＧａＰ薄膜２５Ａ、ｐ型ドープＧａ
Ａｓ薄膜２４Ａ、ｎ型ドープＧａＡｓ薄膜２３Ａ及びｎ
型ドープＧａＡｓ薄膜２２Ａにｐ型不純物を注入するこ
とにより、高抵抗領域（非動作領域）３０を形成する。
このｐ型不純物には例えば硼素イオン（Ｂ^＋）を実用的
に使用することができ、ｐ型不純物はイオン注入法によ
り注入されている。

【００８９】なお、高抵抗領域３０の形成に伴い、この
高抵抗領域３０により周囲を囲まれた領域内のｎ型ドー
プＩｎＧａＰ薄膜２５Ａからパッシベーション領域２５
が形成され、ｐ型ドープＧａＡｓ薄膜２４Ａからベース
領域２４が形成され、ｎ型ドープＧａＡｓ薄膜２３Ａか
らコレクタ領域２３が形成され、そしてｎ型ドープＧａ
Ａｓ薄膜２２Ａからコレクタコンタクト領域２２が形成
されるようになっている。そして、この高抵抗領域３０
の形成に伴い、ヘテロ接合バイポーラトランジスタ２０
を実質的に完成させることができる。

【００９０】（６）イオン注入マスク６０を除去した
後、図７中、破線で示す、ベース電極形成領域が開口さ
れたリフトオフマスク６１をエミッタ電極３１上及びパ
ッシベーション領域２５上を含むＧａＡｓ基板２１の全
面に形成する。リフトオフマスク６１には、例えばフォ
トリソグラフィ技術により形成したレジストマスクを実
用的に使用することができる。

【００９１】引き続き、リフトオフマスク６１を使用
し、その開口部から露出するパッシベーション領域２５
を選択的に除去し、ベース領域２４の一部を露出させ
る。パッシベーション領域２５の除去には、塩酸系のエ
ッチング液を使用したウエットエッチングを実用的に使
用することができる。引き続き、リフトオフマスク６１
上及びこのリフトオフマスク６１の開口部から露出する
ベース領域２４上にベース電極３２を形成する。ベース
電極３２には、例えば５ｎｍの膜厚のＰｔ膜、１５ｎｍ
の膜厚のＭｏ膜、３０ｎｍの膜厚のＰｔ膜、１５０ｎｍ
の膜厚のＡｕ膜のそれぞれを順次真空蒸着法により成膜
した積層膜を実用的に使用することができる。そして、
リフトオフマスク６１を選択的に除去することにより、
図７に示すように、ベース電極３２を形成するととも
に、リフトオフマスク６１上の不必要なベース電極３２
を除去する。

【００９２】（７）図８中、破線で示す、コレクタ電極
形成領域が開口されたリフトオフマスク６２をエミッタ
電極３１上、ベース電極３２上及びパッシベーション領
域２５上を含むＧａＡｓ基板２１の全面に形成する。リ
フトオフマスク６２には、リフトオフマスク６１と同様
に、例えばフォトリソグラフィ技術により形成したレジ
ストマスクを実用的に使用することができる。

【００９３】引き続き、リフトオフマスク６２を使用
し、その開口部から露出するパッシベーション領域２
５、ベース領域２４、コレクタ領域２３のそれぞれを順
次選択的に除去し、コレクタコンタクト領域２２の一部
を露出させる。コレクタ領域２３等の除去には、燐酸系
のエッチング液を使用したウエットエッチングを実用的
に使用することができる。引き続き、リフトオフマスク
６２上及びこのリフトオフマスク６２の開口部から露出
するコレクタコンタクト領域２２上にコレクタ電極３３
を形成する。コレクタ電極３３には、例えばＡｕＧｅ
膜、Ｎｉ膜、Ｔｉ膜、Ｐｔ膜、Ａｕ膜、Ｍｏ膜のそれぞ
れを順次真空蒸着法により成膜させた積層膜を実用的に
使用することができる。なお、このコレクタ電極３３と
しての積層膜は、リフトオフ終了後に、例えば３７０℃
程度の熱処理により合金化されるようになっている。そ
して、リフトオフマスク６２を選択的に除去することに
より、図８に示すように、コレクタ電極３３を形成する
とともに、リフトオフマスク６２上の不必要なコレクタ
電極３３を除去することができる。

【００９４】（８）エミッタ電極３１上、ベース電極３
２上及びコレクタ電極３３上を含むＧａＡｓ基板２１の
全面に層間絶縁膜３５を形成する。層間絶縁膜３５には
例えばＳｉＯ_２膜を実用的に使用することができ、この
ＳｉＯ_２膜は例えばＣＶＤ法又はスパッタリング法によ
り成膜することができる。

【００９５】この後、符号は付けないが、エミッタ電極
３１上、ベース電極３２上及びコレクタ電極３３上にお
いて、層間絶縁膜３５に接続孔を形成する。そして、図
９に示すように、エミッタ電極３１に接続孔を通して電
気的に接続された配線（エミッタ引出配線）３６Ａ、ベ
ース電極３２に接続孔を通して電気的に接続された配線
（ベース引出配線）３６Ｂ及びコレクタ電極３３に接続
孔を通して電気的に接続された配線（コレクタ引出配
線）３６Ｃを層間絶縁膜３５上に形成する。これらの配
線３６Ａ〜３６Ｃは、本発明の第１の実施の形態におい
て、同一製造工程により形成されている。

【００９６】（９）配線３６Ａ〜３６Ｃ上を含むＧａＡ
ｓ基板２１の全面に層間絶縁膜４０を形成する。上記の
ように、本発明の第１の実施の形態において、層間絶縁
膜４０には感光性ポリイミド系樹脂膜が使用され、この
感光性ポリイミド系樹脂膜はスピンコート法により成膜
されている。層間絶縁膜４０は、ヘテロ接合バイポーラ
トランジスタ２０の損傷、破壊の防止、寄生容量Ｃｃｅ
及びＣｂｅの減少等を目的として、少なくともエミッタ
電極３１の膜厚よりも厚い０．５μｍ〜１０μｍの膜厚
により形成されている（図１０参照。）。

【００９７】そして、図１０に示すように、層間絶縁膜
４０の配線３６Ａ（又はエミッタ電極３１）上に開口部
４１Ａ、配線３６Ｂ上に開口部４１Ｂ、配線３６Ｃ上に
開口部４１Ｃのそれぞれを形成する。開口部４１Ａ〜４
１Ｃのそれぞれは、例えばフォトリソグラフィ技術によ
り形成したフォトレジストマスクを使用し、エッチング
により形成することができ、しかも同一製造工程により
形成することができる。

【００９８】（１０）図１１に示すように、層間絶縁膜
４０上において、配線３６Ａに開口部４１Ａを通して電
気的に接続されるエミッタ主電極端子４２Ａ、配線３６
Ｂに開口部４１Ｂを通して電気的に接続されるベース制
御電極端子４２Ｂ及び配線３６Ｃに開口部４１Ｃを通し
て電気的に接続されるコレクタ主電極端子４２Ｃを形成
する。エミッタ主電極端子４２Ａ、ベース制御電極端子
４２Ｂ、コレクタ主電極端子４２Ｃは、いずれもめっき
シード膜４２ａと、このめっきシード膜４２ａ上のＡｕ
めっき膜４２ｂとの積層膜により形成されている。めっ
きシード膜４２ａは例えばスパッタリング法により成膜
され、Ａｕめっき膜４２ｂはめっきシード膜４２ａを給
電膜とした電解めっき法により成膜されている。上記の
とおり、Ａｕめっき膜４２ｂは、ヘテロ接合バイポーラ
トランジスタ２０の損傷、破壊の防止等を目的として、
少なくともエミッタ電極３１の膜厚よりも厚く、層間絶
縁膜４０の膜厚と同等の０．５μｍ〜１０μｍの膜厚に
より形成されている。なお、エミッタ主電極端子４２
Ａ、ベース制御電極端子４２Ｂ、コレクタ主電極端子４
２Ｃのそれぞれは同一製造工程により形成されている。

【００９９】そして、下地膜としての層間絶縁膜４０に
スピンコート法により成膜された感光性ポリイミド系樹
脂膜を使用しているので、層間絶縁膜４０の表面は平坦
化されており、さらに層間絶縁膜４０上のＡｕめっき膜
４２ｂが電解めっき法により厚付けされているので、エ
ミッタ主電極端子４２Ａ、ベース制御電極端子４２Ｂ、
コレクタ主電極端子４２Ｃのそれぞれの表面は平坦化さ
れている。すなわち、これらエミッタ主電極端子４２Ａ
等の表面と、Ａｕスタッドバンプ電極４３Ａ等との間の
ボンダビリティを向上することができる。

【０１００】また、本発明の第１の実施の形態において
は、Ａｕめっき膜４２ｂの形成後に、少なくとも隣接す
るＡｕめっき膜４２ｂ間が埋設されるような絶縁体をさ
らに備えることができる。この絶縁体は、隣接するＡｕ
めっき膜４２ｂ同士の絶縁性を高めること、Ａｕめっき
膜４２ｂ部分の平坦性を向上させること等を目的として
形成され、例えば感光性ポリイミド系樹脂膜、ＢＣＢ等
の有機膜を実用的に使用することができる。特に、感光
性ポリイミド系樹脂膜においては、塗布、露光、現像の
各処理を行うことにより、Ａｕめっき膜４２ｂ間に容易
に埋設することができる。

【０１０１】（１１）図１２に示すように、エミッタ主
電極端子４２Ａ上にＡｕスタッドバンプ電極４３Ａ、ベ
ース制御電極端子４２Ｂ上にＡｕスタッドバンプ電極４
３Ｂ、コレクタ主電極端子４２Ｃ上にＡｕスタッドバン
プ電極４３Ｃのそれぞれを形成する。これらのＡｕスタ
ッドバンプ電極４３Ａ〜４３Ｃは、ワイヤボンディング
装置を使用し、ワイヤボンデイング法により、実質的に
同一製造工程により形成されている。本発明の第１の実
施の形態において、Ａｕスタッドバンプ電極４３Ａ〜４
３Ｃは、熱圧着に超音波振動を併用してボンディングさ
れている。Ａｕスタッドバンプ電極４３Ａ〜４３Ｃのバ
ンプ電極径は約８０μｍに設定され、高さは６０μｍ〜
７０μｍに設定されている。

【０１０２】（１２）上記の一連の製造工程が完了する
と、Ａｕスタッドバンプ電極４３Ａ〜４３Ｃが装着され
た化合物半導体素子２をほぼ完成させることができる。
この後、ＧａＡｓ基板（化合物半導体ウェハ）２１をダ
イシング工程によりダイシングし、細分化された複数個
の化合物半導体素子２を形成する。本発明の第１の実施
の形態において、このような化合物半導体素子２が完成
した段階で半導体ウェハプロセスが完了する。

【０１０３】（１３）一方、その製造プロセスの説明は
省略するが、実装基板５（図１参照。）を別途製作し、
準備する。

【０１０４】（１４）そして、実装基板５に化合物半導
体素子２を実装することにより、本発明の第１の実施の
形態に係る半導体装置１を完成させることができる。実
装基板５への化合物半導体素子２の実装は、化合物半導
体素子２のエミッタ主電極端子４２Ａと実装基板５の内
部電極端子５２Ａとの間をＡｕスタッドバンプ電極４３
Ａにより電気的かつ機械的に接続し、同様にベース制御
電極端子４２Ｂと内部電極端子５２Ｂとの間をＡｕスタ
ッドバンプ電極４３Ｂにより電気的に接続し、コレクタ
主電極端子４２Ｃと内部電極端子５２Ｃとの間をＡｕス
タッドバンプ電極４３Ｃにより電気的にかつ機械的に接
続することにより行うことができる。Ａｕスタッドバン
プ電極４３Ａ〜４３Ｃと内部電極端子５２Ａ〜５２Ｃと
の間の各々の接続は、熱圧着に超音波振動を併用するこ
とにより行われている。

【０１０５】このような本発明の第１の実施の形態に係
る半導体装置１の製造方法においては、ヘテロ接合バイ
ポーラトランジスタ２０の領域上に少なくとも弾力性を
有する感光性ポリイミド系樹脂膜を含む層間絶縁膜４０
を形成し、引き続き層間絶縁膜４０上に厚付けにより弾
性力を持たせたエミッタ主電極端子４２Ａを形成した後
に、ワイヤボンディングによりＡｕスタッドバンプ電極
４３Ａを形成するようにしたので、ワイヤボンディング
によりＡｕスタッドバンプ電極４３Ａを形成する際にヘ
テロ接合バイポーラトランジスタ２０に損傷、破壊を生
じることを防止することができる。さらに、このような
ヘテロ接合バイポーラトランジスタ２０の損傷、破壊を
防止することができるので、半導体装置１の製造上の歩
留まりを向上することができる。さらに、本発明の第１
の実施の形態に係る半導体装置１の製造方法において
は、バンプ電極にＡｕスタッドバンプ電極４３Ａ〜４３
Ｃを使用するようにしたので、めっき法によりバンプ電
極を形成する場合に比べて、大幅に製造工程数を削減す
ることができる。

【０１０６】さらに、本発明の第１の特徴に係る半導体
装置１の製造方法においては、ヘテロ接合バイポーラト
ランジスタ２０のエミッタ領域２６上のエミッタ電極３
１、開口部４１Ａ、エミッタ主電極端子４２Ａ、Ａｕス
タッドバンプ電極４３Ａのそれぞれを含む主電流経路並
びに放熱経路を形成する工程と、コレクタ領域２３上の
コレクタ電極３３、開口部４１Ｃ、コレクタ主電極端子
４２Ｃ、Ａｕスタッドバンプ電極４３Ｃのそれぞれを含
む主電流経路及び放熱経路を形成する工程とを同一製造
工程により形成することができるので、製造工程数を削
減することができる。

【０１０７】（第２の実施の形態）本発明の第２の実施
の形態は、本発明の第１の実施の形態に係る半導体装置
１の化合物半導体素子２にマルチエミッタフィンガー構
造を採用したヘテロ接合バイポーラトランジスタ２０を
搭載した例を説明するものである。

【０１０８】［半導体装置の基本的構造］本発明の第２
の実施の形態に係る半導体装置１にはマルチエミッタフ
ィンガー構造が採用されている。すなわち、半導体装置
１は、図１３及び図１４に示すように、エミッタ領域２
６１を有するヘテロ接合バイポーラトランジスタ２０
１、エミッタ領域２６２を有するヘテロ接合バイポーラ
トランジスタ２０２、…、エミッタ領域２６ｎを有する
ヘテロ接合バイポーラトランジスタ２０ｎが配設された
化合物半導体素子２と、エミッタ領域２６１上のエミッ
タ電極３１１、エミッタ領域２６２上のエミッタ電極３
１２、…、エミッタ領域２６ｎ上のエミッタ電極３１ｎ
と、エミッタ電極３１１〜３１ｎ上にそれぞれ開口部４
１１Ａ、４１２Ａ、…、４１ｎＡを有し、少なくともヘ
テロ接合バイポーラトランジスタ２０１上〜２０ｎ上に
配設され、少なくとも有機膜を有する層間絶縁膜４０
と、開口部４１１Ａ〜４１ｎＡをそれぞれ通してエミッ
タ電極３１１〜３１ｎに接続され、層間絶縁膜４０上に
配設されるとともに、エミッタ電極３１１〜３１ｎに比
べて膜厚が厚く、層間絶縁膜４０と同等の膜厚を有する
共通のエミッタ主電極端子４２Ａと、エミッタ主電極端
子４２Ａ上の複数のＡｕスタッドバンプ電極４３Ａとを
備えて構築されている。

【０１０９】ヘテロ接合バイポーラトランジスタ２０１
〜２０ｎは各々同一構造を有するトランジスタセルとし
て構成されており、これらのトランジスタセルは電気的
に並列に接続され１つのヘテロ接合バイポーラトランジ
スタ２０を構成するようになっている。ヘテロ接合バイ
ポーラトランジスタ２０１の基本的な構造は前述の本発
明の第１の実施の形態に係る半導体装置１のヘテロ接合
バイポーラトランジスタ２０と実質的に同様である。す
なわち、ヘテロ接合バイポーラトランジスタ２０１は、
ＧａＡｓ基板２１上の共通のコレクタコンタクト領域２
２と、コレクタコンタクト領域２２上のコレクタ領域２
３１と、コレクタ領域２３１上のベース領域２４１と、
ベース領域２４１上のパッシベーション領域２５１と、
パッシベーション領域２５１上のエミッタ領域２６１と
を少なくとも備えて構成されている。ヘテロ接合バイポ
ーラトランジスタ２０２は、ＧａＡｓ基板２１上の共通
のコレクタコンタクト領域２２と、コレクタコンタクト
領域２２上のコレクタ領域２３２と、コレクタ領域２３
２上のベース領域２４２と、ベース領域２４２上のパッ
シベーション領域２５２と、パッシベーション領域２５
２上のエミッタ領域２６２とを少なくとも備えて構成さ
れている。ヘテロ接合バイポーラトランジスタ２０３
は、ＧａＡｓ基板２１上の共通のコレクタコンタクト領
域２２と、コレクタコンタクト領域２２上のコレクタ領
域２３３と、コレクタ領域２３３上のベース領域２４３
と、ベース領域２４３上のパッシベーション領域２５３
と、パッシベーション領域２５３上のエミッタ領域２６
３とを少なくとも備えて構成されている。以下、ヘテロ
接合バイポーラトランジスタ２０４〜２０ｎも同様な構
造により構成されている。

【０１１０】必ずしも以下のような寸法に限定されるも
のではないが、本発明の第２の実施の形態において、エ
ミッタ領域２６１〜２６ｎのそれぞれの平面は４μｍ
（エミッタ幅）×３０μｍ（エミッタ長）の寸法の長方
形形状に設定されている。さらに、必ずしも以下のよう
な個数に限定されるものではないが、本発明の第２の実
施の形態において、エミッタ幅方向に沿って１８個のヘ
テロ接合バイポーラトランジスタ２０１、２０１〜２０
１８が配設されるとともに、エミッタ長方向に沿って８
個のヘテロ接合バイポーラトランジスタ２０１、２０１
９〜２０１２７が配設され、合計１４４個のヘテロ接合
バイポーラトランジスタ２０１〜２０ｎ（２０１４４）
が配設されている。そして、高抵抗領域３０は、これら
ヘテロ接合バイポーラトランジスタ２０１〜２０ｎから
構成されるヘテロ接合バイポーラトランジスタ２０の外
周囲を取り囲むように配設されている。

【０１１１】層間絶縁膜４０は、本発明の第１の実施の
形態に係る半導体装置１の層間絶縁膜４０と同様に、例
えば感光性ポリイミド系樹脂膜等により形成され、０．
５μｍ〜１０μｍの範囲内の膜厚に設定されている。

【０１１２】エミッタ主電極端子４２Ａは、すべてのヘ
テロ接合バイポーラトランジスタ２０１〜２０ｎに共通
のエミッタ主電極端子として配設されている。また、エ
ミッタ主電極端子４２Ａは、複数個、例えば隣接する１
８個毎のヘテロ接合バイポーラトランジスタ２０１〜２
０９及び２０１９〜２０２７に共通のエミッタ主電極端
子として配設するようにしてもよい。エミッタ主電極端
子４２Ａの基本的な構造は、本発明の第１の実施の形態
に係る半導体装置１のエミッタ主電極端子４２Ａと同様
であり、めっきシード膜４２ａとこのめっきシード膜４
２ａ上のＡｕめっき膜４２ｂとの積層膜により構成され
ている。また、Ａｕめっき膜４２ｂは、本発明の第１の
実施の形態に係る半導体装置１のＡｕめっき膜４２ｂと
同様に、０．５μｍ〜１０μｍの範囲内の膜厚に設定さ
れている。エミッタ主電極端子４２Ａは、層間絶縁膜４
０に形成された開口部４１１Ａ〜４１ｎＡ、配線３６Ａ
のそれぞれを通して、エミッタ電極３１１〜３１ｎに電
気的に接続されている。

【０１１３】そして、複数個、例えば隣接する１８個毎
のヘテロ接合バイポーラトランジスタ（例えば２０１〜
２０９及び２０１９〜２０２７）毎に１個の割合におい
て、エミッタ主電極端子４２Ａ上にＡｕスタッドバンプ
電極４３Ａが配設されている。本発明の第２の実施の形
態に係る半導体装置１において、図１４中、横方向（エ
ミッタ幅方向）に２個、縦方向（エミッタ長方向）に４
個、合計８個のＡｕスタッドバンプ電極４３Ａが配設さ
れている。

【０１１４】ヘテロ接合バイポーラトランジスタ２０１
のベース領域２４１にはベース電極３２１が電気的に接
続され、以下同様に、ヘテロ接合バイポーラトランジス
タ２０２のベース領域２４２にはベース電極３２２が電
気的に接続され、…、ヘテロ接合バイポーラトランジス
タ２０ｎのベース領域２４ｎにはベース電極３２ｎが電
気的に接続されている。ベース電極３２１〜３２ｎのそ
れぞれは配線３６Ｂに電気的に接続され、この配線３６
Ｂは図１４に示すようにヘテロ接合バイポーラトランジ
スタ２０の外周囲に引き出されている。この引き出され
た領域において、配線３６Ｂはその上のベース制御電極
端子４２Ｂに電気的に接続されている。そして、ベース
制御電極端子４２Ｂ上にはＡｕスタッドバンプ電極４３
Ｂが配設されている。

【０１１５】ヘテロ接合バイポーラトランジスタ２０１
〜２０ｎのそれぞれに共通のコレクタコンタクト領域２
４１にはコレクタ電極３３１〜３３ｎが電気的に接続さ
れている。コレクタ電極３３１〜３３ｎのそれぞれは配
線３６Ｃに電気的に接続され、この配線３６Ｃは図１４
に示すようにヘテロ接合バイポーラトランジスタ２０の
外周囲に引き出されている。この引き出された領域にお
いて、配線３６Ｃはその上のコレクタ主電極端子４２Ｃ
に電気的に接続されている。そして、コレクタ主電極端
子４２Ｃ上にはＡｕスタッドバンプ電極４３Ｃが配設さ
れている。

【０１１６】本発明の第１の実施の形態に係る半導体装
置１と同様に、化合物半導体素子２のエミッタ主電極端
子４２ＡがＡｕスタッドバンプ電極４３Ａを介在させて
実装基板５の内部電極端子５２Ａに電気的かつ機械的に
接続され、ベース制御電極端子（４２Ｂ）がＡｕスタッ
ドバンプ電極４３Ｂを介在させて内部電極端子（５２
Ｂ）に電気的かつ機械的に接続され、コレクタ主電極端
子（４２Ｃ）がＡｕスタッドバンプ電極４３Ｃを介在さ
せて内部電極端子（５２Ｃ）に電気的かつ機械的に接続
され、化合物半導体素子２が実装基板５上に実装される
ようになっている。

【０１１７】［半導体装置の熱分布特性］図１４におい
て符号Ｆ１５を付け破線で囲まれた領域の、ヘテロ接合
バイポーラトランジスタ２０の動作時における熱分布状
態を図１５に示す。前述の図２３に示すヘテロ接合バイ
ポーラトランジスタ１１１においては、このヘテロ接合
バイポーラトランジスタ１１１の同等部分（符号Ｆ２３
を付して破線で囲まれた領域内）が約４５８Ｋ〜４６０
Ｋの高温度になり、バンプ電極１１６の部分がやはり４
４８Ｋ〜４５０Ｋの高温度になってしまう。

【０１１８】これに対して、本発明の第２の実施の形態
に係る半導体装置１においては、放熱性能に優れている
ので、ヘテロ接合バイポーラトランジスタ２０の部分並
びにＡｕスタッドバンプ電極４３Ａの部分において、最
高値でも４１４Ｋ〜４１６Ｋと低温度になり、最低値は
４１０Ｋ〜４１２Ｋで、温度分布が平均化されている。

【０１１９】このように構成される本発明の第２の実施
の形態に係る半導体装置１においては、本発明の第１の
実施の形態に係る半導体装置１により得られる効果に加
えて、ヘテロ接合バイポーラトランジスタ２０１〜２０
ｎのエミッタ主電極端子４３Ａを共通とし、ヘテロ接合
バイポーラトランジスタ２０１〜２０ｎの数に比べてエ
ミッタ主電極端子４２Ａ上のＡｕスタッドバンプ電極４
３Ａの数を減少させるようにしたので、Ａｕスタッドバ
ンプ電極４３Ａ間の分離スペースをなくし、Ａｕスタッ
ドバンプ電極４３Ａのサイズ特にその放熱経路の断面積
を増加することができる。従って、Ａｕスタッドバンプ
電極４３Ａの熱抵抗を減少することができるので、より
一層、半導体装置１の熱暴走を防止することができる。

【０１２０】さらに、個々のヘテロ接合バイポーラトラ
ンジスタ２０１〜２０ｎにすべてＡｕスタッドバンプ電
極４３Ａを配設する場合に比べて、ヘテロ接合バイポー
ラトランジスタ２０１〜２０ｎ間を縮小することがで
き、熱的結合が強まり、ヘテロ接合バイポーラトランジ
スタ２０１〜２０ｎの放熱経路が縮小されるので、ヘテ
ロ接合バイポーラトランジスタ２０１〜２０ｎの温度が
均一化され、より一層、熱暴走を防止することができ
る。

【０１２１】なお、本発明の第２の実施の形態に係る半
導体装置１の製造方法は、ヘテロ接合バイポーラトラン
ジスタ２０１〜２０ｎのレイアウトに若干の変更がある
ものの、本発明の第１の実施の形態に係る半導体装置１
の製造方法と実質的に同一であるので、ここでの説明は
省略する。

【０１２２】［変形例］本発明の第２の実施の形態の変
形例に係る半導体装置１は、ヘテロ接合バイポーラトラ
ンジスタ２０１〜２０ｎのそれぞれのエミッタ領域２６
１〜２６ｎのエミッタ幅よりもエミッタ主電極端子４２
Ａの膜厚を厚くしたものである。すなわち、前述の本発
明の第２の実施の形態に係る半導体装置１において、エ
ミッタ幅は４μｍに設定されているので、エミッタ主電
極端子４２Ａの膜厚は４μｍよりも厚くなる。

【０１２３】このように構成される本発明の第２の実施
の形態の変形例に係る半導体装置１においては、ヘテロ
接合バイポーラトランジスタ２０１〜２０ｎのそれぞれ
の熱的な結合をより強めることができるので、ヘテロ接
合バイポーラトランジスタ２０１〜２０ｎの温度が均一
化され、より一層、熱暴走を防止することができる。

【０１２４】（第３の実施の形態）本発明の第３の実施
の形態は、本発明の第２の実施の形態に係る半導体装置
１の応用例であり、ヘテロ接合バイポーラトランジスタ
２０上のＡｕスタッドバンプ電極４３Ａと熱抵抗との間
の関係を説明するものである。

【０１２５】本発明の第３の実施の形態に係る半導体装
置１は、化合物半導体素子２のヘテロ接合バイポーラト
ランジスタ２０上に、複数個、好ましくは８個、さらに
好ましくは１６個以上のＡｕスタッドバンプ電極４３Ａ
を配設するようにしたものである。図１６に示すよう
に、ヘテロ接合バイポーラトランジスタ２０上にＡｕス
タッドバンプ電極４３Ａが存在しない場合（Ａ）の熱抵
抗は６５Ｋ／Ｗであるのに対して、ヘテロ接合バイポー
ラトランジスタ２０上に８個のＡｕスタッドバンプ電極
４３Ａを配設した場合（Ｂ）の熱抵抗は４０Ｋ／Ｗに減
少させることができる。さらに、ヘテロ接合バイポーラ
トランジスタ２０上に１６個のＡｕスタッドバンプ電極
４３Ａを配設した場合（Ｃ）の熱抵抗は３０Ｋ／Ｗに減
少させることができ、Ａｕスタッドバンプ電極４３Ａの
数の増加に従って熱抵抗を減少させることができる。

【０１２６】ここで、化合物半導体素子２には１ｍｍ×
２ｍｍの寸法のＧａＡｓ半導体チップが使用される。ま
た、ヘテロ接合バイポーラトランジスタ２０は３２個の
トランジスタセルから構築されるマルチフィンガーエミ
ッタ構造を採用しており、電力消費量が２Ｗを発生する
化合物半導体素子２が試料として使用されている。

【０１２７】（その他の実施の形態）本発明は上記複数
の実施の形態によって記載したが、この開示の一部をな
す論述及び図面はこの発明を限定するものであると理解
すべきではない。この開示から当業者には様々な代替実
施の形態、実施例及び運用技術が明らかとなろう。

【０１２８】例えば、前述の第１の実施の形態乃至第３
の実施の形態において、ヘテロ接合バイポーラトランジ
スタ２０にはシングルヘテロ接合構造が使用されている
が、本発明は、ヘテロ接合バイポーラトランジスタ２０
をダブルヘテロ接合としてもよい。

【０１２９】また、前述の第１の実施の形態乃至第３の
実施の形態において、ヘテロ接合バイポーラトランジス
タ２０のヘテロ接合層には主にＧａＡｓ／ＩｎＧａＡｓ
が使用されているが、本発明は、ヘテロ接合層に、Ａｌ
ＧａＡｓ／ＧａＡｓ、ＩｎＧａＡｓ／ＩｎＡｌＡｓ、Ｉ
ｎＧａＡｓ／ＩｎＰ、ＩｎＧａＡｓ／ＡｌＧａＡｓ等を
使用することができる。

【０１３０】また、本発明は、素子特性を向上するため
に、ヘテロ接合バイポーラトランジスタ２０のベース領
域２４の直下に酸素（Ｏ）イオン、Ｂイオン、水素
（Ｈ）イオン等の不純物を注入するようにしてもよい。

【０１３１】また、本発明は、化合物半導体素子２のエ
ミッタ主電極端子４２Ａ、ベース制御電極端子４２Ｂ及
びコレクタ主電極端子４２Ｃとして、Ａｌ、Ｐｄ、Ｃ
ｕ、Ｎｉ等の金属膜からなる単層膜、これらいずれかの
金属を組み合わせた合金膜や化合物膜の単層膜、又はこ
れらの単層膜を積層した複合膜を使用してもよい。

【０１３２】また、本発明は、Ａｕスタッドバンプ電極
４３Ａ〜４３Ｃに代えて、Ｃｕ、Ｎｉ、Ｐｄ、Ｓｎ、Ｐ
ｂ、Ａｇ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｇｅのいずれかの
金属からなるスタッドバンプ電極、これらのいずれかの
金属を組み合わせた合金、化合物或いは混合物からなる
スタッドバンプ電極等を使用してもよい。

【０１３３】さらに、本発明は、Ａｕスタッドバンプ電
極４３Ａ〜４３Ｃに代えて、ボールバンプ電極を使用し
てもよい。

【０１３４】このように、本発明はここでは記載してい
ない様々な実施の形態等を含むことは勿論である。従っ
て、本発明の技術的範囲は上記の説明から妥当な特許請
求の範囲に係る発明特定事項によってのみ定められるも
のである。

【０１３５】

【発明の効果】以上説明したように、本発明によれば、
素子破壊を生じることなく放熱特性を向上することがで
き、しかも簡易にバンプ電極の微細化並びに装置の小型
化を図ることができる半導体装置を提供することができ
る。

【０１３６】さらに、本発明によれば、上記効果が得ら
れる、ヘテロ接合バイポーラトランジスタにより構築さ
れたパワーアンプ（半導体装置）を提供することができ
る。

【０１３７】さらに、本発明によれば、製造上の歩留り
を向上することができる半導体装置の製造方法を提供す
ることができる。

【０１３８】さらに、本発明によれば、製造工程数を削
減することができる半導体装置の製造方法を提供するこ
とができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る半導体装置の
要部断面構造図である。

【図２】図１に示す半導体装置において、層間絶縁膜の
膜厚と電極との間の寄生容量との関係を示す図である。

【図３】本発明の第１の実施の形態に係る半導体装置の
工程断面図である。

【図４】図３に続く半導体装置の工程断面図である。

【図５】図４に続く半導体装置の工程断面図である。

【図６】図５に続く半導体装置の工程断面図である。

【図７】図６に続く半導体装置の工程断面図である。

【図８】図７に続く半導体装置の工程断面図である。

【図９】図８に続く半導体装置の工程断面図である。

【図１０】図９に続く半導体装置の工程断面図である。

【図１１】図１０に続く半導体装置の工程断面図であ
る。

【図１２】図１１に続く半導体装置の工程断面図であ
る。

【図１３】本発明の第２の実施の形態に係る半導体装置
の要部断面構造図（図１４に示すＦ１３−Ｆ１３切断線
で切った断面図）である。

【図１４】本発明の第２の実施の形態に係る半導体装置
の概略平面図である。

【図１５】図１３及び図１４に示す半導体装置の熱分布
図（図１４の符号１５で示す部分の熱分布図）である。

【図１６】本発明の第３の実施の形態に係る半導体装置
のバンプ電極数と熱抵抗との関係を示す図である。

【図１７】本発明の先行技術に係る半導体装置の断面図
である。

【図１８】図１７に示す半導体装置のヘテロ接合バイポ
ーラトランジスタの断面図である。

【図１９】本発明の先行技術に係る半導体装置の断面図
である。

【図２０】本発明の先行技術に係る半導体装置の断面図
である。

【図２１】本発明の先行技術に係る半導体装置の断面図
である。

【図２２】図２１に示す半導体装置の平面図である。

【図２３】図２１及び図２２に示す半導体装置の熱分布
図（図２２に符号Ｆ２３を付けて示す領域の熱分布図）
である。

【符号の説明】

１ 半導体装置 ２ 化合物半導体素子 ２０、２０１、２０２、…、２０ｎ ヘテロ接合バイポ
ーラトランジスタ ２１ ＧａＡｓ基板 ２２ コレクタコンタクト領域 ２３、２３１、２３２、…、２３ｎ コレクタ領域 ２４、２４１、２４２、…、２４ｎ ベース領域 ２５、２５１、２５２、…、２５ｎ パッシベーション
膜 ２６、２６１、２６２、…、２６ｎ エミッタ領域 ３０ 高抵抗領域 ３１、３１１、３１２、…、３１ｎ エミッタ電極 ３２、３２１、３２２、…、３２ｎ ベース電極 ３３、３３１、３３２、…、３３ｎ コレクタ電極 ３５、４０ 層間絶縁膜 ３６Ａ〜３６Ｃ 配線 ４１Ａ〜４１Ｃ、４１１Ａ、４１２Ａ、４１３Ａ、…、
４１ｎＡ 開口部 ４２Ａ エミッタ主電極端子 ４２Ｂ ベース主電極端子 ４２Ｃ コレクタ主電極端子 ４３Ａ〜４３Ｃ Ａｕスタッドバンプ電極 ５ 実装基板 ５１ 基板本体 ５２Ａ〜５２Ｃ 内部電極端子 ５３Ａ〜５３Ｃ 接続配線 ５４Ａ〜５４Ｃ 外部電極端子

───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉山 亨 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 森塚 宏平 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Ｆターム(参考） 5F003 AP05 BA11 BA23 BA92 BE09 BF06 BH02 BH07 BH08 BH16 BH93 BM03 BP12 BP21 BP32 BP95 5F033 GG02 HH07 HH11 HH13 HH17 JJ07 JJ11 JJ13 JJ17 KK07 KK13 KK18 MM08 PP27 RR22 RR27 VV07 WW02 XX22 XX24 5F044 KK02 KK03 KK04 KK05 KK13 QQ02 QQ03 QQ04 QQ06 RR10

Claims (10)

【特許請求の範囲】
1. 【請求項１】 主電流領域を有するトランジスタが配設
   された半導体素子と、 前記主電流領域上の主電極と、 前記主電極上に開口部を有し、少なくとも前記トランジ
   スタ領域上に配設され、少なくとも有機膜を有する層間
   絶縁膜と、 前記開口部を通して主電極に接続され、前記層間絶縁膜
   上に配設されるとともに、前記主電極に比べて膜厚が厚
   く、前記層間絶縁膜と同等の膜厚を有する主電極端子
   と、 前記主電極端子上のバンプ電極とを備えたことを特徴と
   する半導体装置。
2. 【請求項２】 第１の主電流領域及び第２の主電流領域
   を有するトランジスタが配設された半導体素子と、 前記第１の主電流領域上の第１の主電極と、 前記第２の主電流領域上の第２の主電極と、 前記第１の主電極上に開口部を有し、少なくとも前記ト
   ランジスタ領域上及び第２の主電極上に配設され、少な
   くとも有機膜を有する層間絶縁膜と、 前記開口部を通して第１の主電極に接続され、前記第２
   の主電極上を含む層間絶縁膜上に配設されるとともに、
   前記第１の主電極に比べて膜厚が厚い主電極端子と、 前記主電極端子上のバンプ電極とを備えたことを特徴と
   する半導体装置。
3. 【請求項３】 第１の主電流領域、第２の主電流領域及
   び制御領域を有するトランジスタが配設された半導体素
   子と、 前記第１の主電流領域上の第１の主電極と、 前記第２の主電流領域上の第２の主電極と、 前記制御領域上の制御電極と、 前記第１の主電極上に開口部を有し、少なくとも前記ト
   ランジスタ領域上、第２の主電極上及び制御電極上に配
   設され、少なくとも有機膜を有する層間絶縁膜と、 前記開口部を通して第１の主電極に接続され、前記第２
   の主電極上及び制御電極上を含む層間絶縁膜上に配設さ
   れるとともに、前記第１の主電極に比べて膜厚が厚い主
   電極端子と、 前記主電極端子上のバンプ電極とを備えたことを特徴と
   する半導体装置。
4. 【請求項４】 第１の主電流領域を有する第１のトラン
   ジスタ及び第２の主電流領域を有する第２のトランジス
   タが配設された半導体素子と、 前記第１の主電流領域上の第１の主電極と、 前記第２の主電流領域上の第２の主電極と、 前記第１の主電極上及び第２の主電極上に開口部を有
   し、少なくとも前記第１及び第２のトランジスタ領域上
   に配設され、少なくとも有機膜を有する層間絶縁膜と、 前記開口部を通して第１及び第２の主電極に接続され、
   前記層間絶縁膜上に配設されるとともに、前記第１及び
   第２の主電極に比べて膜厚が厚く、前記層間絶縁膜と同
   等の膜厚を有する共通の主電極端子と、 前記主電極端子上のバンプ電極とを備えたことを特徴と
   する半導体装置。
5. 【請求項５】 主電流領域を有するヘテロ接合バイポー
   ラトランジスタが配設された化合物半導体素子と、 前記主電流領域上のオーミックコンタクト電極と、 前記オーミックコンタクト電極上に開口部を有し、少な
   くとも前記ヘテロ接合バイポーラトランジスタ領域上に
   配設され、少なくとも有機膜を有する層間絶縁膜と、 前記開口部を通してオーミックコンタクト電極に接続さ
   れ、前記層間絶縁膜上に配設されるとともに、前記オー
   ミックコンタクト電極に比べて膜厚が厚く、前記層間絶
   縁膜と同等の膜厚を有する金めっき主電極端子と、 前記金めっき主電極端子上の金スタッドバンプ電極と、 前記金スタッドバンプ電極を介在させて前記化合物半導
   体素子を実装する実装基板とを備えたことを特徴とする
   半導体装置。
6. 【請求項６】 前記実装基板には、その裏面に熱を逃が
   す放熱部が配設されていることを特徴とする請求項５に
   記載の半導体装置。
7. 【請求項７】 前記主電極端子又は金めっき主電極端子
   の膜厚は、０．５μｍ〜１０μｍの範囲内であり、 前記層間絶縁膜の有機膜の膜厚は、０．５μｍ〜１０μ
   ｍの範囲内であることを特徴とする請求項１乃至請求項
   ６のいずれかに記載の半導体装置。
8. 【請求項８】 第１の主電流領域及び第２の主電流領域
   を有するトランジスタが配設された半導体素子と、 前記半導体素子の中央部において、前記第１の主電流領
   域上に配設された第１の主電極と、 前記半導体素子の周辺部において、前記第２の主電流領
   域上に配設された第２の主電極と、 前記第１の主電極上に第１の開口部及び前記第２の主電
   極上に第２の開口部を有し、少なくとも前記トランジス
   タ領域上、第１の主電極上及び第２の主電極上に配設さ
   れ、少なくとも有機膜を有する層間絶縁膜と、 前記第２の開口部を通して第２の主電極に接続され、層
   間絶縁膜上に配設されるとともに、前記第２の主電極に
   比べて膜厚が厚い第２の主電極端子と、 前記第２の主電極端子上の第２のバンプ電極と、 前記第１の開口部を通して第１の主電極に接続され、層
   間絶縁膜上に配設された、前記第２の主電極端子と同一
   構造の第１の主電極端子と、 前記第１の主電極端子上に配設された前記第２のバンプ
   電極と同一構造の第１のバンプ電極とを備えたことを特
   徴とする半導体装置。
9. 【請求項９】 半導体素子のトランジスタの主電流領域
   上に主電極を形成する工程と、 前記主電極上に少なくとも有機膜を有する層間絶縁膜を
   少なくとも前記トランジスタ領域上に形成する工程と、 前記主電極上において、前記層間絶縁膜に開口部を形成
   する工程と、 前記開口部を通して主電極に接続され、前記主電極に比
   べて膜厚が厚い主電極端子を前記層間絶縁膜上に形成す
   る工程と、 前記主電極端子上にボンディングによりバンプ電極を形
   成する工程とを少なくとも備えたことを特徴とする半導
   体装置の製造方法。
10. 【請求項１０】 半導体素子の中央部において、トラン
    ジスタの第１の主電流領域上に第１の主電極を形成する
    工程と、 前記半導体素子の周辺部において、第１の主電極と同一
    工程により、前記トランジスタの第２の主電流領域上に
    第２の主電極を形成する工程と、 少なくとも前記トランジスタ領域上、第１の主電極上及
    び第２の主電極上に、少なくとも有機膜を有する層間絶
    縁膜を形成する工程と、 前記層間絶縁膜の前記第１の主電極上に第１の開口部を
    形成する工程と、 前記層間絶縁膜の前記第２の主電極上に、第１の開口部
    と同一工程により、第２の開口部を形成する工程と、 前記第１の開口部を通して第１の主電極に接続され、前
    記第１の主電極に比べて膜厚が厚い第１の主電極端子
    を、前記層間絶縁膜上に形成する工程と、 前記第２の開口部を通して第２の主電極に接続され、前
    記第２の主電極に比べて膜厚が厚い第２の主電極端子
    を、前記第１の主電極端子と同一工程により、前記層間
    絶縁膜上に形成する工程と、 前記第１の主電極端子上に第１のバンプ電極を形成する
    工程と、 前記第２の主電極端子上に、前記第１のバンプ電極と同
    一工程により、第２のバンプ電極を形成する工程とを少
    なくとも備えたことを特徴とする半導体装置の製造方
    法。