JPH06216188A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH06216188A
JPH06216188A JP50A JP632993A JPH06216188A JP H06216188 A JPH06216188 A JP H06216188A JP 50 A JP50 A JP 50A JP 632993 A JP632993 A JP 632993A JP H06216188 A JPH06216188 A JP H06216188A
Authority
JP
Japan
Prior art keywords
wiring pattern
wire
pellet
thickness
wherewith
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50A
Other languages
English (en)
Inventor
Naoki Matsuura
直樹 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP50A priority Critical patent/JPH06216188A/ja
Publication of JPH06216188A publication Critical patent/JPH06216188A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 ワイヤボンディングにより、半導体ペレット
に加わるストレスを緩和することを目的とする。 【構成】 半導体ペレット１内に形成された素子３と電
気的に接続され、かつ外部引出しわいや６が接続された
配線パターン５のワイヤ接続部７を他の部分より肉厚に
形成したことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は半導体装置に関し、特
にワイヤボンディングにより半導体ペレットに加わるス
トレスを緩和することを目的とした半導体装置に関す
る。
【０００２】
【従来の技術】半導体装置の一例を図２から説明する。
【０００３】図において１は半導体ペレットで基板２上
に固定されている、３はペレット１内に形成された素
子、４は素子３の一部を露出させてペレット１上を被覆
した絶縁膜、５は素子３と電気的に接続された配線パタ
ーンであり、蒸着またはスパッタ等で形成されている。
６は外部引出し用のワイヤで配線パターン５上のワイヤ
接続予定部５ａに接続されている。このワイヤ６は図示
しないが、外部リードに接続されている。
【０００４】この半導体装置は、一般的には少なくとも
ペレット１の全面とワイヤ６とが樹脂によって被覆され
外装されている。
【０００５】
【発明が解決しようとする課題】ところで図２の半導体
装置は、半導体ペレット１が樹脂で被覆されていると、
温度サイクル試験によって例えば−６５℃〜＋１５０℃
の範囲で冷却加熱を繰り返すと、半導体ペレット１と樹
脂の熱膨張率の差により配線パターン５の段差部に応力
が加わり配線パターン５の剥離が発生する。そのため配
線パターン５の厚さをできるだけ薄くして配線パターン
５の段差部を小さくして応力が加わりにくくしている。
【０００６】一方、配線パターン５が過度に薄くなると
ワイヤ接続予定部５ａにワイヤ６をボンディングする際
に加えられる荷重により素子３が破壊し、ペレットクラ
ックが発生するという問題があった。
【０００７】
【課題を解決するための手段】この発明は、上記課題を
解決するために、半導体ペレット内に形成された素子と
電気的に接続され、かつ外部引出しワイヤが接続された
配線パターンのワイヤ接続部を他の部分より肉厚に形成
したことを特徴とする半導体装置を提供する。
【０００８】また、半導体ペレット内に形成された素子
とワイヤ接続予定部間に形成した配線パターンの、ワイ
ヤ接続予定部を除く領域をエッチングにより薄く形成し
たことを特徴とする半導体装置の製造方法も提供する。
【０００９】
【作用】上記構成により、ワイヤ接続予定部を肉厚に
し、他の部分を肉薄にしたから温度サイクル試験による
配線パターンの剥離がなくワイヤ接続時のペレットクラ
ックも防止できる。
【００１０】
【実施例】以下に本発明の実施例を図１から説明する。
【００１１】図において図２と同一符号は同一物を示
し、説明を省略する。図中相違するのは配線パターン５
のワイヤ接続予定部７のみでこの部分を他の部分よりも
肉厚にした点に特徴がある。
【００１２】従ってワイヤ接続予定部７はワイヤボンデ
ィングの際の荷重を吸収して素子３を破壊しない厚さに
設定し、ワイヤ接続予定部７を除く部分は温度サイクル
試験によって剥離しない厚さに設定することができる。
【００１３】上記構成により温度サイクル試験によって
半導体ペレット樹脂とのあいだの熱膨張率の差による応
力が配線パターンに加えられても配線パターンは薄く設
定されているため、段差部にかかる応力は小さいため剥
離しにくい。
【００１４】一方、ワイヤ７は他の部分より肉厚に設定
されているため、ボンディング時に荷重が加えられても
肉厚部分で荷重を吸収し、素子３へのストレスを緩和で
き、ペレットクラックが防止できる。
【００１５】また、ワイヤ接続部分は少面積でかつ肉厚
であるため、樹脂の膨張収縮方向に応じて撓み、変形す
ることができ、半導体ペレットと配線パターンの接続部
にかかる応力を緩和することができ、温度サイクル試験
によっても配線パターンがワイヤ接続部分で剥離するこ
とがない。
【００１６】なお、本発明による配線パターンはあらか
じめ肉厚に形成しておいてワイヤ接続部を除く部分をエ
ッチングにより薄く設定することによって形成すること
ができる。
【００１７】
【発明の効果】以上のように本発明によれば、ワイヤ接
続時のストレスによるペレットクラックを防止し、温度
サイクル試験による配線ぱたんの剥離も防止することが
できる半導体装置を実現できる。
【図面の簡単な説明】
【図１】 本発明の実施例を示す半導体装置の要部側断
面図。
【図２】 従来の半導体装置の要部側断面図。
【符号の説明】
１ ペレット ３ 素子 ５ 配線パターン ６ ワイヤ ７ ワイヤ接続予定部

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】半導体ペレット内に形成された素子と電気
    的に接続され、かつ外部引出しワイヤが接続された配線
    パターンのワイヤ接続部を他の部分より肉厚に形成した
    ことを特徴とする半導体装置。
  2. 【請求項２】半導体ペレット内に形成された素子とワイ
    ヤ接続予定部間に形成した配線パターンの、ワイヤ接続
    予定部を除く領域をエッチングにより薄く形成したこと
    を特徴とする半導体装置の製造方法。
JP50A 1993-01-19 1993-01-19 半導体装置およびその製造方法 Pending JPH06216188A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50A JPH06216188A (ja) 1993-01-19 1993-01-19 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50A JPH06216188A (ja) 1993-01-19 1993-01-19 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH06216188A true JPH06216188A (ja) 1994-08-05

Family

ID=11635330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50A Pending JPH06216188A (ja) 1993-01-19 1993-01-19 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH06216188A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077930A (ja) * 2001-09-05 2003-03-14 Toshiba Corp 半導体装置及びその製造方法
WO2012073302A1 (ja) * 2010-11-29 2012-06-07 トヨタ自動車株式会社 半導体装置
WO2019012854A1 (ja) * 2017-07-13 2019-01-17 富士電機株式会社 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077930A (ja) * 2001-09-05 2003-03-14 Toshiba Corp 半導体装置及びその製造方法
WO2012073302A1 (ja) * 2010-11-29 2012-06-07 トヨタ自動車株式会社 半導体装置
CN103229286A (zh) * 2010-11-29 2013-07-31 丰田自动车株式会社 半导体装置
EP2648212A1 (en) * 2010-11-29 2013-10-09 Toyota Jidosha Kabushiki Kaisha Semiconductor device
EP2648212A4 (en) * 2010-11-29 2014-05-07 Toyota Motor Co Ltd SEMICONDUCTOR COMPONENT
JPWO2012073302A1 (ja) * 2010-11-29 2014-05-19 トヨタ自動車株式会社 半導体装置
US8836150B2 (en) 2010-11-29 2014-09-16 Toyota Jidosha Kabushiki Kaisha Semiconductor device
WO2019012854A1 (ja) * 2017-07-13 2019-01-17 富士電機株式会社 半導体装置
US11594502B2 (en) 2017-07-13 2023-02-28 Fuji Electric Co., Ltd. Semiconductor device having conductive film
US12068268B2 (en) 2017-07-13 2024-08-20 Fuji Electric Co., Ltd. Semiconductor device having a wire bonding pad structure connected through vias to lower wiring

Similar Documents

Publication Publication Date Title
JPH07115096A (ja) バンプ電極
JPH05251455A (ja) 半導体装置
JP2001144213A (ja) 半導体装置の製造方法および半導体装置
JPH06216188A (ja) 半導体装置およびその製造方法
JPS594853B2 (ja) 半導体装置
EP0260360B1 (en) Resin-sealed semiconductor device
JPH03136334A (ja) 半導体集積回路上の外部電極構造
JPH01192125A (ja) 半導体装置の実装構造
US4974052A (en) Plastic packaged semiconductor device
KR100497193B1 (ko) 반도체 소자의 본딩 패드와 이의 형성 방법
JP2694871B2 (ja) 半導体装置
US20020000676A1 (en) Resin-sealed semiconductor device and method of manufacturing the device
JPH0456237A (ja) 半導体装置
JPH027549A (ja) 接着増進剤を有するプラスチック封止用半導体ダイ
JPH0529376A (ja) 半導体装置のボンデイングパツド
JP2558574B2 (ja) 半導体装置
JPH08204066A (ja) 半導体装置
JPH0778910A (ja) 半導体装置
JP2727605B2 (ja) 半導体装置及びその製造方法
JPH0511661B2 (ja)
JPS63308924A (ja) 半導体装置
JPH01122128A (ja) 半導体装置
JPH11135536A (ja) 半導体装置及びその製造方法
JP3376745B2 (ja) 半導体装置の製造方法及び半導体装置
JP2871987B2 (ja) 半導体記憶装置