JPWO2012073302A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2012073302A1
JPWO2012073302A1 JP2012546585A JP2012546585A JPWO2012073302A1 JP WO2012073302 A1 JPWO2012073302 A1 JP WO2012073302A1 JP 2012546585 A JP2012546585 A JP 2012546585A JP 2012546585 A JP2012546585 A JP 2012546585A JP WO2012073302 A1 JPWO2012073302 A1 JP WO2012073302A1
Authority
JP
Japan
Prior art keywords
thickness
region
surface electrode
semiconductor device
thickness region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012546585A
Other languages
English (en)
Inventor
田中　宏明
宏明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of JPWO2012073302A1 publication Critical patent/JPWO2012073302A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H01L2224/48132—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本明細書が開示する半導体装置は、半導体素子が形成された素子領域を有する半導体基板と、半導体基板の素子領域の表面に形成された表面電極とを有している。表面電極は、第１厚さ領域と、第１厚さ領域よりも厚い第２厚さ領域とを備えており、ボンディングワイヤは、第２厚さ領域に接合される。

Description

本明細書に記載の技術は、半導体装置に関する。
半導体基板の表面に形成された表面電極と、外部端子とを電気的に接続するために、表面電極の表面にボンディングワイヤがボンディング接合される。表面電極のボンディング接合部分には、ボンディングワイヤをボンディング接合する際に発生する応力によって、ボンディング接合部分の下方に位置する表面電極や半導体基板が破損する場合がある。ボンディング接合部分に発生する応力に起因する表面電極や半導体基板の破損を防ぐために、例えば、日本国特許公開公報平７−２０１９０８号（特許文献１）では、半導体素子が形成されているセル領域と、半導体素子が形成されていないダミーセル領域とを混在させ、ダミーセル領域の表面に形成された部分の表面電極にボンディングワイヤを接合する。これによって、セル領域が破損することを抑制する。また、日本国特許公開公報２００２−２２２８２６号（特許文献２）では、表面電極全体の厚さを厚くして、ボンディング接合部分に発生する応力を緩和している。
特開平７−２０１９０８号公報 特開２００２−２２２８２６号公報
日本国特許公開公報平７−２０１９０８号のようにボンディング接合のために、ダミーセル領域を設けると、半導体基板の基板面積に対するセル領域の割合が小さくなり、半導体装置が大型化する。また、日本国特許公開公報２００２−２２２８２６号のように、表面電極全体の厚さを厚くすると、表面電極と半導体基板との熱膨張率が異なるため、半導体装置の製造工程において半導体ウェハが反り易くなり、不良発生の原因となり易い。
本明細書が開示する半導体装置は、半導体素子が形成された素子領域を有する半導体基板と、半導体基板の素子領域の表面に形成された表面電極とを有している。表面電極は、第１厚さ領域と、第１厚さ領域よりも厚い第２厚さ領域とを備えており、ボンディングワイヤは、第２厚さ領域に接合される。
上記の半導体装置では、ボンディングワイヤは、半導体基板の素子領域の表面に形成された表面電極の第２厚さ領域に接合される。第２厚さ領域は、第１厚さ領域よりも厚いため、ボンディングワイヤを接合することに起因して第２厚さ領域に発生する応力が緩和され、半導体装置の破損が抑制される。ボンディングワイヤを素子表面に形成された表面電極に接合しても、半導体装置の破損を抑制することができる。表面電極は、第２厚さ領域よりも薄い第１厚さ領域を備えているため、半導体装置の製造工程において半導体ウェハの反りの発生が抑制される。
第１厚さ領域と第２厚さ領域との境界には、スリット部を設けることができ、スリット部の表面電極は、第１厚さ領域の表面電極よりも薄くすることができる。スリット部を設けると、スリット部によって、半導体装置の製造工程における半導体ウェハの反りの発生がさらに抑制される。
実施例１の半導体装置の平面図であって、表面電極にボンディングワイヤを接合した状態を示している。 図１のＩＩ−ＩＩ線断面図である。 表面電極の厚さと半導体装置の素子破壊耐性向上率との関係を示す図である。 実施例１の半導体装置の製造方法を示す図である。 実施例１の半導体装置の製造方法を示す図である。 変形例の半導体装置の断面図である。
本明細書が開示する半導体装置は、半導体素子が形成された素子領域を有する半導体基板と、半導体基板の素子領域の表面に形成された表面電極とを有している。表面電極は、第１厚さ領域と、第２厚さ領域とを備えている。第２厚さ領域の表面電極は、第１厚さ領域の表面電極よりも厚い。ボンディングワイヤは、第２厚さ領域の表面電極の表面の少なくとも一部に接合される。表面電極は、その表面にボンディングワイヤの接合を行う電極であれば特に限定されず、半導体基板のメインセル領域の表面に形成されている電極であってもよいし、センスセル領域の表面に設けられている電極であってもよい。半導体装置がボンディングワイヤの接合を行う表面電極を複数有する場合には、ボンディングワイヤの接合を行う表面電極のそれぞれが第１厚さ領域と第２厚さ領域とを備えていることが好ましい。半導体装置を平面視したときに、表面電極とボンディングワイヤとが接合する接合領域が第２厚さ領域に含まれていればよい。表面電極が複数個の第２厚さ領域を有している場合には、複数個のうちの少なくとも１つの第２厚さ領域の表面にボンディングワイヤが接合されていてもよいし、その全ての第２厚さ領域の表面にボンディングワイヤが接合されていてもよい。ボンディングワイヤの形状は、金属線等の線状でもよいし、テープ状またはリボン状であってもよい。半導体装置は、表面電極にボンディングワイヤを接合する半導体装置であればよく、半導体基板に形成される半導体素子の種類（例えば、ＩＧＢＴ、ＭＯＳ、ダイオード）によって限定されない。
図１および図２に示すように、半導体装置１０は、半導体基板１００と、半導体基板１００の表面に形成された表面電極１２１〜１２３と、半導体基板１００の裏面に形成された裏面電極１３０とを備えている。表面電極１２１〜１２３、裏面電極１３０は、金属を主成分としている。半導体基板１００は、半導体素子が形成されている複数のメインセル領域１１１〜１１３と、半導体素子が形成されていない非セル領域１０２とを備えている。表面電極１２１〜１２３は、メインセル領域１１１〜１１３の表面に形成されている。表面電極１２１〜１２３は、その一部が非セル領域１０２の表面にまで延びていてもよい。なお、図示していないが、半導体装置１０の表面には、ゲートパッドが備えられており、センスパッド等の小信号パッドをさらに備えていてもよい。
図２に示すように、半導体基板１００のメインセル領域１１３には、トレンチゲート型のＩＧＢＴが形成されている。メインセル領域１１３には、その裏面側から、コレクタ層１１、ドリフト層１２、ボディ層１３を備えており、ボディ層１３の表面の一部にエミッタ層１４が形成されている。ボディ層１３とエミッタ層１４は、表面電極１２３と電気的に接続している。トレンチゲート１５は、半導体基板１００の表面側から、エミッタ層１４およびボディ層１３を貫通して、ドリフト層１２に達している。トレンチゲート１５の内部には、絶縁膜によって被覆されているゲート電極が充填されている。ゲート電極は、絶縁膜１６によって表面電極１２３と絶縁されている。なお、メインセル領域１１１，１１２にも、メインセル領域１１３と同様に、トレンチゲート型のＩＧＢＴが形成されている。表面電極１２１〜１２３は、各メインセル領域１１１〜１１３のメインエミッタ電極である。
表面電極１２１〜１２３は、第２厚さ領域１２１ａ〜１２１ｄ、１２２ａ〜１２２ｄ、１２３ａ〜１２３ｄと、第１厚さ領域１２１ｅ，１２２ｅ，１２３ｅを備えている。第２厚さ領域１２１ａ〜１２１ｄ、１２２ａ〜１２２ｄ、１２３ａ〜１２３ｄの表面に、ボンディングワイヤ２２１〜２２６がそれぞれボンディング接合される。ボンディングワイヤ２２１〜２２６は、金属線である。第２厚さ領域１２１ａ〜１２１ｄ、１２２ａ〜１２２ｄ、１２３ａ〜１２３ｄは、半導体装置を平面視したときに長方形状である。第２厚さ領域１２１ａ〜１２１ｄ、１２２ａ〜１２２ｄ、１２３ａ〜１２３ｄの表面の中央部にボンディングワイヤ２２１〜２２６が接合されている。ボンディングワイヤ２２１は、その下方に位置する第２厚さ領域１２１ａと第２厚さ領域１２１ｃの表面にボンディング接合されており、第２厚さ領域１２１ａと第２厚さ領域１２１ｃとの間の領域では、上方に湾曲している。ボンディングワイヤ２２２〜２２６についても同様に、それぞれの下方に位置する第２厚さ領域１２１ｂ，１２１ｄ，１２２ａ〜１２２ｄ，１２３ａ〜１２３ｄの表面にボンディング接合されており、それぞれのボンディングワイヤが接合する第２厚さ領域の間の領域では、上方に湾曲している。第１厚さ領域１２１ｅ，１２２ｅ，１２３ｅにはボンディングワイヤは接合されていない。第２厚さ領域１２１の表面電極の厚さＷ２は、第１厚さ領域１２２の表面電極の厚さＷ１よりも厚い（Ｗ２＞Ｗ１）。
図３は、表面電極の厚さと、半導体装置の素子破壊耐性向上率との関係を調べた結果を示す。なお、表面電極としてはアルミニウム電極を用い、ボンディングワイヤは、半導体基板の素子領域の表面に形成された表面電極の表面に、超音波接合技術を用いて接合した。横軸は、表面電極の厚さを示しており、従来の表面電極の厚さに対する比を示している。縦軸は、半導体装置の素子破壊耐性向上率を示している。素子破壊耐性向上率は、所定のボンディング圧でワイヤボンディングを行った場合に、所定の厚さの表面電極の半導体装置の素子が破壊される個数の割合を、表面電極の厚さが従来の厚さである半導体装置の素子が破壊される個数の割合で割った数値を％で示している。図３に示すように、表面電極の厚さが厚くなるほど、半導体装置の素子破壊耐性向上率が高くなる。例えば、表面電極厚さが１．４倍の場合には、２％素子破壊耐性向上率が高くなり、表面電極厚さが１．８倍の場合には、９％素子破壊耐性向上率が高くなる。図３に示す結果は、表面電極の厚さが厚くなるほど、表面電極にボンディングワイヤをボンディング接合した領域に発生する応力を緩和する効果が高く、半導体装置の素子破壊耐性向上率がより高くなっていることを示していると考えられる。
一方で、表面電極全体の厚さを厚くすると、表面電極と半導体基板との熱膨張率が異なるため、半導体装置の製造工程において半導体ウェハが反り易くなり、不良発生の原因となり易い。近年、半導体ウェハは薄板化される傾向が著しく、例えば、厚さが１００〜２００μｍ程度まで薄板化される場合がある。半導体ウェハの厚さが薄くなるほど、半導体ウェハは反り易くなる。
本実施例では、表面電極の第２厚さ領域は、表面電極の第１厚さ領域よりも厚いため、第２厚さ領域に発生する応力が緩和される。表面電極は、第２厚さ領域よりも薄い第１厚さ領域を備えているため、半導体装置の製造工程において半導体ウェハの反りの発生が抑制される。半導体装置の素子破壊耐性を向上させることと、半導体ウェハの反り発生を抑制することとを両立することができる。半導体装置の第２厚さ領域に発生する応力が緩和されるため、素子領域の表面に形成された表面電極上にボンディングワイヤをボンディング接合することができ、半導体装置を小型化することができる。
なお、ボンディングワイヤを超音波接合する場合は、ボンディングの強度を向上させるために、Ｗ２／Ｗ１は１．２以上であることが好ましい。また、表面電極の製造し易さの観点からは、Ｗ２／Ｗ１は２．０以下であることが好ましい。
厚さがＷ２の第２厚さ領域１２３ａ等と厚さがＷ１の第１厚さ領域１２３ｅ等とを備えた表面電極１２３は、図４、図５に示す製造方法によって容易に製造できる。まず、図４に示すように、厚さが一様にＷ２である表面電極膜３２３を半導体基板１００の表面に形成する。次に、表面電極膜３２３の第２厚さ領域１２３ａ等となる部分の表面を覆うようにパターニングされたレジスト３３０を形成する。この状態でエッチングを行うと、レジスト３３０によって覆われていない部分（第１厚さ領域１２３ｅ等となる部分）の表面電極膜３２３が除去される。これによって、図５に示すように、厚さがＷ２の第２厚さ領域１２３ａ等と、厚さがＷ１の第１厚さ領域１２３ｅ等とを形成することができる。
（変形例）
図６に示すように、第１厚さ領域１２３ｅと第２厚さ領域１２３ａとの境界に、スリット部１４１が設けられていてもよい。スリット部１４１は、第１厚さ領域１２３ｅと第２厚さ領域１２３ａとの境界の一部に形成されていてもよいし、第２厚さ領域１２３ａの周囲を囲むように、第１厚さ領域１２３ｅと第２厚さ領域１２３ａとの境界全体に形成されていてもよい。スリット部を設けることによって、半導体装置の製造工程におけるウェハの反りを緩和する効果が向上する。例えば、図６に示すように、第２厚さ領域１２３ａと第１厚さ領域１２３ｅの境界における表面電極１２３の厚さを第１厚さ領域１２３ｅよりもＷ３だけ薄くすることによって、スリット部１４１を形成することができる。この場合、スリット部１４１における表面電極１２３の厚さ（Ｗ１−Ｗ３）は、１μｍ以上であることが好ましい。
なお、上記の実施例および変形例においては、半導体装置を平面視したときに第２厚さ領域は長方形状であったが、これに限定されず、円形、楕円形、三角形、その他多角形状でもよく、不定形であってもよい。また、半導体装置の表面に、ゲートパッドやセンスパッド等の小信号パッドがさらに備えられている場合には、ゲートパッドや小信号パッドが、本発明に係る第１厚さ領域と第２厚さ領域を備えた表面電極であり、その第２厚さ領域にボンディングワイヤが接合されてもよい。また、上記の実施例および変形例においては、複数の第２厚さ領域のいずれにもボンディングワイヤが接合されている場合を例示して説明したが、複数個の第２厚さ領域の全てにボンディングワイヤが接合されていなくてもよい。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

Claims (3)

  1. 半導体素子が形成された素子領域を有する半導体基板と、半導体基板の素子領域の表面に形成された表面電極とを有しており、
    表面電極は、第１厚さ領域と、第１厚さ領域よりも厚い第２厚さ領域とを備えており、
    ボンディングワイヤは、第２厚さ領域に接合される、半導体装置。
  2. 表面電極の第１厚さ領域と第２厚さ領域との境界には、スリット部が設けられている、請求項１に記載の半導体装置。
  3. ボンディングワイヤは、超音波ボンディングによって表面電極に接合される、請求項１または２に記載の半導体装置。
JP2012546585A 2010-11-29 2010-11-29 半導体装置 Pending JPWO2012073302A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/071240 WO2012073302A1 (ja) 2010-11-29 2010-11-29 半導体装置

Publications (1)

Publication Number Publication Date
JPWO2012073302A1 true JPWO2012073302A1 (ja) 2014-05-19

Family

ID=46171290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012546585A Pending JPWO2012073302A1 (ja) 2010-11-29 2010-11-29 半導体装置

Country Status (5)

Country Link
US (1) US8836150B2 (ja)
EP (1) EP2648212B1 (ja)
JP (1) JPWO2012073302A1 (ja)
CN (1) CN103229286B (ja)
WO (1) WO2012073302A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6246617B2 (ja) * 2014-02-27 2017-12-13 株式会社豊田中央研究所 表面電極を備えている半導体チップ
JP6665457B2 (ja) * 2015-09-16 2020-03-13 富士電機株式会社 半導体装置
CN112385047B (zh) * 2018-07-12 2023-11-07 罗姆股份有限公司 半导体元件和半导体装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6119136A (ja) * 1984-07-05 1986-01-28 Toshiba Corp 半導体装置のワイヤボンデイング方法およびこれに用いるボンデイングパツド
JPS63141330A (ja) * 1986-12-03 1988-06-13 Nec Corp 半導体集積回路装置
JPH06216188A (ja) * 1993-01-19 1994-08-05 Nec Kansai Ltd 半導体装置およびその製造方法
JPH06350379A (ja) * 1993-06-03 1994-12-22 Tdk Corp 弾性表面波素子リードワイヤ取付部構造
JP2000323519A (ja) * 1999-05-07 2000-11-24 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JP2003257969A (ja) * 2001-12-28 2003-09-12 Toshiba Corp 半導体装置
WO2006046302A1 (ja) * 2004-10-29 2006-05-04 Spansion Llc 半導体装置及びその製造方法
JP2006339408A (ja) * 2005-06-02 2006-12-14 Seiko Epson Corp 半導体装置及びその製造方法
JP2007035909A (ja) * 2005-07-27 2007-02-08 Seiko Epson Corp 電子デバイスおよび電子デバイスの製造方法
JP2010062362A (ja) * 2008-09-04 2010-03-18 Toyota Motor Corp 半導体装置とその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63244853A (ja) * 1987-03-31 1988-10-12 Nec Corp 半導体集積回路装置
DE69321966T2 (de) 1993-12-24 1999-06-02 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania Leistungs-Halbleiterbauelement
JP4221904B2 (ja) 2001-01-29 2009-02-12 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP4060093B2 (ja) 2002-02-28 2008-03-12 Ｔｄｋ株式会社 除電装置
JP2004111885A (ja) * 2002-07-23 2004-04-08 Toshiba Corp 半導体装置
JP4455488B2 (ja) * 2005-12-19 2010-04-21 三菱電機株式会社 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6119136A (ja) * 1984-07-05 1986-01-28 Toshiba Corp 半導体装置のワイヤボンデイング方法およびこれに用いるボンデイングパツド
JPS63141330A (ja) * 1986-12-03 1988-06-13 Nec Corp 半導体集積回路装置
JPH06216188A (ja) * 1993-01-19 1994-08-05 Nec Kansai Ltd 半導体装置およびその製造方法
JPH06350379A (ja) * 1993-06-03 1994-12-22 Tdk Corp 弾性表面波素子リードワイヤ取付部構造
JP2000323519A (ja) * 1999-05-07 2000-11-24 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JP2003257969A (ja) * 2001-12-28 2003-09-12 Toshiba Corp 半導体装置
WO2006046302A1 (ja) * 2004-10-29 2006-05-04 Spansion Llc 半導体装置及びその製造方法
JP2006339408A (ja) * 2005-06-02 2006-12-14 Seiko Epson Corp 半導体装置及びその製造方法
JP2007035909A (ja) * 2005-07-27 2007-02-08 Seiko Epson Corp 電子デバイスおよび電子デバイスの製造方法
JP2010062362A (ja) * 2008-09-04 2010-03-18 Toyota Motor Corp 半導体装置とその製造方法

Also Published As

Publication number Publication date
WO2012073302A1 (ja) 2012-06-07
CN103229286B (zh) 2015-12-16
EP2648212B1 (en) 2019-07-03
EP2648212A1 (en) 2013-10-09
EP2648212A4 (en) 2014-05-07
CN103229286A (zh) 2013-07-31
US20130241084A1 (en) 2013-09-19
US8836150B2 (en) 2014-09-16

Similar Documents

Publication Publication Date Title
JP5122762B2 (ja) 電力用半導体素子、その製造方法及びその駆動方法
US10170433B2 (en) Insulated circuit board, power module and power unit
JP5605095B2 (ja) 半導体装置
JP5343982B2 (ja) 半導体装置
JP6515694B2 (ja) 半導体装置
JP5720647B2 (ja) 半導体装置及びその製造方法
JP2016171150A (ja) 半導体装置
JP6027511B2 (ja) 半導体装置
JPWO2018016029A1 (ja) 半導体装置およびその製造方法
JP2018093135A (ja) 半導体装置及びその製造方法
WO2012073302A1 (ja) 半導体装置
JP2013016580A (ja) 半導体装置及びその製造方法
JP2009164288A (ja) 半導体素子及び半導体装置
JP2015109292A (ja) 半導体モジュール
JP7226186B2 (ja) 半導体装置
JP5574639B2 (ja) 半導体装置およびその製造方法
JP2009117755A (ja) 半導体装置
JP2009071044A (ja) 半導体装置とその製造方法
JP2015173225A (ja) 半導体装置およびその製造方法
JP2006216596A (ja) 半導体装置およびその製造方法
JP2013149834A (ja) 半導体装置
WO2013140621A1 (ja) 半導体装置およびその製造方法
JP2020096081A (ja) 半導体モジュール
JP2022146647A (ja) 半導体装置および半導体装置の製造方法
JP2023044582A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150707