JP4221904B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4221904B2
JP4221904B2 JP2001020103A JP2001020103A JP4221904B2 JP 4221904 B2 JP4221904 B2 JP 4221904B2 JP 2001020103 A JP2001020103 A JP 2001020103A JP 2001020103 A JP2001020103 A JP 2001020103A JP 4221904 B2 JP4221904 B2 JP 4221904B2
Authority
JP
Japan
Prior art keywords
electrode film
film
bonding
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001020103A
Other languages
English (en)
Other versions
JP2002222826A (ja
Inventor
良成 池田
菊地　　昌宏
吉越　　康二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2001020103A priority Critical patent/JP4221904B2/ja
Publication of JP2002222826A publication Critical patent/JP2002222826A/ja
Application granted granted Critical
Publication of JP4221904B2 publication Critical patent/JP4221904B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H01L2224/48456—Shape
    • H01L2224/48458—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85206—Direction of oscillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、ボンディングワイヤを半導体チップの電極膜にボンディングしたＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）モジュールなどの半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
図７は、ＩＧＢＴモジュールの要部断面図である。パッケージ構造は、ヒートシンク７２と回路パターニングされた銅薄膜が固着した絶縁基板７１（Ｄｉｒｅｃｔ Ｂｏｎｄｉｎｇ Ｃｏｐｐｅｒ基板）およびＩＧＢＴが形成された半導体チップ２００がそれぞれ半田７３、７４で接合され、この一体となったものを樹脂成形されたケース７５に固着した構造である。そして、半導体チップ２００とボンディングワイヤ６２、６３および絶縁基板７１を水分や湿気および塵から保護する目的で、ケース７５内はゲル７７が封止されている。半導体チップ２００の電極膜にはワイヤボンディングが行われ、半導体チップ２００の裏面は、絶縁基板７３上の回路パターニングされた銅薄膜に半田接合されている。
【０００３】
図８は、ボンディングワイヤを固着した半導体チップの要部拡大断面図であり、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図、同図（ｃ）は同図（ｂ）のＡ部の拡大図である。尚、平面図は半導体基板表面を示し、要部断面図はアルミワイヤ６２が固着した半導体チップ２００を示す。
【０００４】
半導体チップ２００は、半導体基板５１（例えばシリコン）の上に、ゲート酸化膜５４、ポリシリコンのゲート電極５５、層間絶縁膜５６、電極膜５７、さらにその上に図示しない保護膜が形成された構成となっている。そして、電極膜５７には電気的接続を確保するためにボンディングワイヤであるアルミワイヤ６２が超音波接合されている。また、半導体基板５１には、ウエル領域５２、エミッタ領域５３が形成され、ゲート酸化膜５４は、チャネル形成箇所上は、薄いゲート酸化膜５４ａ、それ以外の箇所は厚いゲート酸化膜５４ｂで形成され、テラスゲート構造５８となっている。
【０００５】
従来のＩＧＢＴなどの半導体チップ２００では、電極膜５７はアルミ・シリコン膜で形成され、そのセル構造はストライプ構造であり、電極膜の膜厚Ｗ0 は２〜３μｍの厚さである。半導体チップ２００のゲート構造は、テラスゲート構造５８を採用しており、その電極膜５７の表面は、平坦でなく、テラスゲート構造５８の厚いゲート酸化膜５４ｂ上の電極膜５７の表面はストライプ状の凸部５９となっている。
【０００６】
このストライプ状の凹凸をした電極膜５７の表面に、φ３００μｍ未満のアルミワイヤ６２が、このストライプ状の凸部５９の長手方向６５と直交するように超音波振動させて、ボンディングされている。この固着箇所６３の形状は、振動方向に長い楕円形をしており、そのため、図８（ａ）のように、この楕円の長軸方向６４はストライプ状の凸部５９の長手方向６５と直交する。
【０００７】
アルミワイヤ６２の直径が３００μｍ未満では、アルミ・シリコンで形成された電極膜の膜厚Ｗ0 を３μｍ程度以下にしても、ボンディング時に半導体チップ２００を構成する層間絶縁膜５６や半導体基板５１のＣ部やＤ部で発生する機械的な応力を十分小さくできていた。
【０００８】
【発明が解決しようとする課題】
しかし、最近、工程時間の短縮と製品のコストダウンのために、アルミワイヤ６２の直径を３００μｍ以上の太線化し、アルミワイヤ６２の本数を削減することが検討されている。このアルミワイヤ６２の太線化は、超音波ボンディング時に半導体チップ２００に発生する機械的応力を増大させるため、層間絶縁膜５６や半導体基板５１にクラック６０（破壊）が導入され易くなる。通常、このクラック６０の発生箇所は、ヒール側６３ｂよりトウ側６３ａの方が多く、このクラック６０の進入開始場所は、テラスゲート構造５８のＣ部やＤ部が多い。
【０００９】
このような機械的損傷は、半導体チップ２００の電気的特性不良、例えば、漏れ電流増大によるゲート特性不良（ゲート耐圧不良）などのチップ不良を発生させる。このチップ不良の発生率が増大すると、アルミワイヤ６２の太線化により、製造工数の低減が図られたとしても、チップ不良率が増大することにより、ＩＧＢＴモジュールのコストダウンは見込めなくなる。
【００１０】
また、機械的損傷が軽微で、ボンディング工程後の電気特性チェックで不良とならなかった場合でも、固着が不十分で、接合性が良好でない場合には、実使用時（スイッチング）の温度の上昇と降下の繰返しなどのパワーサイクルにより、ボンディング時の半導体チップ２００の表面構造６１（具体的には層間絶縁膜５６や半導体基板５１）にマイクロクラックが発生し、それを起点として、パワーサイクルにより大きなクラックに発展し、層間絶縁膜５６や半導体基板５１を破壊させたり、またアルミワイヤ６２と電極膜５７との固着部（接合部）を剥離させたりする。最悪の場合、半導体チップ２００が動作しなくなる。
【００１１】
尚、表面構造６１とは、ゲート酸化膜５４、ゲート電極５５、層間絶縁膜５６および電極膜５７で構成された部分をいう。
この発明の目的は、前記の課題を解決して、太線化されたボンディングワイヤを有し、半導体チップに機械的損傷がなく、ボンディングワイヤと半導体チップの接合状態が安定した半導体装置とその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
前記の目的を達成するために、拡散領域を有する半導体基板上に絶縁膜を介して形成した電極膜と、該電極膜に超音波ボンディングで接合したボンディングワイヤを有する半導体装置において、前記電極膜をストライプ状の凸部を有するアルミ・シリコン膜で形成し、該電極膜と直径が３００μｍ以上６００μｍ以下のボンディングワイヤとの接合面は楕円形をなし、該楕円形の接合面の長軸方向が、該凸部の長手方向に対して２０度以下の角度である構成とする。
【００１３】
また、前記電極膜の凸部が、ＭＯＳデバイスのストライプセル構造のテラスゲート部である。
【００１４】
また、拡散領域を有する半導体基板上に絶縁膜を介して形成した電極膜と、該電極膜に超音波ボンディングで接合したボンディングワイヤを有する半導体装置の製造方法において、前記電極膜をストライプ状の凸部を有するアルミ・シリコン膜で形成し、直径が３００μｍ以上６００μｍ以下のボンディングワイヤを前記凸部の長手方向に対して２０度以下の角度で超音波振動をさせて接合するとよい。
【００１５】
また、半導体チップの表面に形成された電極膜の厚さを３．５μｍ以上とすることで、アルミワイヤが超音波接合方式で半導体素子にワイヤボンディングされた場合でも、厚膜化された電極膜によって、電極膜より下に形成される層間絶縁膜が受ける超音波振動で発生する応力を緩和し、チップ不良の発生を抑えることができる。
また、ストライプセル構造（ストライプ状の凸部の電極膜）の長手方向に平行な方向にワイヤを超音波接合することで、ストライプセル構造の段差形状による影響（応力集中）を避けることが可能となり、ボンディング工程でのチップ不良の発生を抑えることができる。
【００１７】
【発明の実施の形態】
図１は、この発明の参考例の半導体装置であり、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図、同図（ｃ）は同図（ｂ）のＡ部の拡大図である。ここでは、ワイヤが固着した半導体チップの図で、図８に相当した図を示す。尚、平面図はｎ半導体基板１の表面を示し、要部断面図はワイヤが固着した半導体チップ１００を示す。
【００１８】
ｎ半導体基板１の一方の主面の表面層にｐウエル領域２を形成し、ｐウエル領域２の表面層にｎエミッタ領域３を形成する。ｐウエル領域２とｎエミッタ領域３はストライプ構造をしている。
ｎエミッタ領域３に挟まれたｐウエル領域２上およびｎ半導体基板１上にゲート絶縁膜４を介してゲート電極５を形成する。ゲート構造５は、チャネルが形成されない箇所のゲート絶縁膜４ｂの膜厚を厚くしたテラスゲート構造８とする。ゲート電極５上に層間絶縁膜６を形成し、コンタクトホールを開けた後、エミッタ電極である電極膜７を、シリコンが微量（１％程度）に混入したアルミ・シリコン膜で形成する。この電極膜７の表面は、平坦でなく、テラスゲート構造８の厚いゲート酸化膜４ｂ上の電極膜７の表面はストライプ状の凸部９となっている。
【００１９】
一方、図示しない他方の主面（裏面）の表面層にｎバッファ領域を形成し、ｎバッファ領域の表面層にｐコレクタ領域を形成し、ｐコレクタ領域上にエミッタ電極を形成する。
前記した電極膜７の表面に、図示しない超音波ボンダーにより、アルミワイヤ１２を加圧し超音波振動させて固着（接合）する。このとき、図２のように、超音波振動の振動方向１６はストライプ構造１０の長手方向１５に直角の方向であり、この直角方向は、アルミワイヤ１２と電極膜７との固着箇所１３（接合面）の長軸方向１４と一致する。
【００２０】
この固着箇所１３の平面形状は、超音波振動方向１６に長い楕円形となり、従って、この楕円の長軸方向と振動方向も一致する。また、この楕円形の接合面で、アルミワイヤ１２の自由端１２ａ側がトウ側１３ａであり アルミワイヤ１２が図示しない超音波ボンダーに収納される側がヒール側１３ｂとなる。
この電極膜７は、膜厚Ｗが３．５μｍ以上で１０μｍ以下のアルミ・シリコン膜であり、この膜厚Ｗは、成膜装置の成膜時間あるいは成膜回数を制御することで、所定の厚い膜厚にする。また、ボンディングワイヤであるアルミワイヤ１２の直径は、３００μｍ以上で６００μｍ以下である。
【００２１】
このように、電極膜の膜厚Ｗを３．５μｍ以上とすることで、超音波ボンディング時に層間絶縁膜６やｎ半導体基板１に発生する応力を低減できて、従来の膜厚Ｗ0 で、Ｃ部やＤ部に発生していたクラック６０を無くすることができる。しかし、膜厚Ｗを１０μｍを超して増大させても、応力の低減効果は少なく、一方、製造コストは増大するために、膜厚Ｗは１０μｍ以下がよい。つぎに、具体的な応力解析データについて説明する。
【００２２】
図３は、電極膜の膜厚をパラメータとした有限要素法（ＦＥＭ）による応力解析の結果を示した図である。応力解析はシミュレーションで行った。図の横軸は半導体チップ１００の電極膜の膜厚Ｗであり、３μｍから１０μｍまでの範囲とした。また、縦軸は層間絶縁膜６に発生する応力（単位面積当たり）である。
膜厚Ｗを増大させるほど、層間絶縁膜６に発生する応力は緩和される。勿論、ｎ半導体基板１に加わる応力も緩和される。このように、応力が緩和されるのは、電極膜７が、座布団のような働きをして、電極膜の膜厚Ｗが厚くなるほど、クッション作用が大きくなるためである。従って、膜厚Ｗを増やせば、アルミワイヤ１２に加える加圧力および超音波パワーを大きくすることができて、アルミワイヤ１２の直径を大きくすることができる。
【００２３】
尚、図３は、アルミワイヤ１２の直径が４００μｍの場合であるが、直径が６００μｍまで増大させても、図３の関係は殆ど変わらない。
図４は、アルミ・シリコンの電極膜の膜厚とチップ不良が発生する超音波パワーとの関係を示す図である。図の横軸は半導体チップ１００の膜厚Ｗであり、３μｍから１０μｍまで範囲とした。また、縦軸はチップ不良が発生する超音波パワーである。チップ不良とは、前記したようにゲート耐圧不良のことである。
【００２４】
膜厚Ｗを増せば、チップ不良が発生する超音波パワーを増加させることができる。これは、図３で示すように、膜厚Ｗを増せば、層間絶縁膜６に発生する応力が緩和されるためである。
また、ゲート耐圧が良好な半導体装置を用いて、温度差７５℃で１０万回のパワーサイクル試験を行った結果、このパワーサイクル試験に耐えるようにするためには、アルミワイヤ１２に加える超音波パワーが８Ｗ以上必要であることが分かった。この試験に合格するということは、半導体装置のパワーサイクル耐量が確保されるということであり、このことは、電極膜７とアルミワイヤ１２が、良好な接合性（十分大きい接合面積）を確保しているということを意味する。つまり、接合性を確保するためには、超音波パワーを８Ｗ以上とする必要があるということである。
【００２５】
以上より、ボンディング時のチップ不良の発生を抑え、且つ、アルミワイヤ１２と電極膜７との接合性（パワーサイクル耐量）を確保するには、電極膜の膜厚Ｗを３．５μｍ以上とする必要がある。
一方、前記したように、この膜厚Ｗを１０μｍを超して大きくしても、層間絶縁膜６に発生する応力の低減効果が小さく、製造コストが増大する丈なので、膜厚Ｗは１０μｍ以下でよい。
【００２６】
また、アルミワイヤ１２の直径を大きくすると、十分な接合面積（固着箇所１３の面積）を確保する必要があり、超音波パワーを上げる必要がある。この超音波パワーを上げてもチップ不良を発生させないためには、図４に示すように電極膜の膜厚Ｗを大きくすると勿論よい。そのために、アルミワイヤ１２の直径を３００μｍから６００μｍに大きくした場合は、３００μｍの場合より、電極膜の膜厚Ｗを大きくした方が好ましいことは勿論である。
この参考例によれば、電極膜の膜厚を３．５μｍ以上に厚膜化することで、太線化したアルミワイヤをボンディングする際に、層間絶縁膜に発生する応力を緩和することができて、ボンディング工程時の半導体チップへの機械的損傷が抑えられ、チップ不良の発生が抑えられ、接合状態の安定した半導体装置の供給ができる。
【００２７】
図５は、この発明の実施例の半導体装置であり、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図、同図（ｃ）は同図（ａ）のＹ−Ｙ線で切断した要部断面図、同図（ｄ）は、同図（ｂ）のＢ部の拡大図である。
図１との違いは、超音波の振動方向１６が、ストライプ状の凸部９の長手方向１５に平行させて、アルミワイヤ１３を電極膜７にボンディングする点である。この場合、楕円形の接合面（固着箇所１３）の長軸方向１４がストライプ構造１０の長手方向１５と平行になる。このときの長手方向１５に対して長軸方向１４（振動方向１６と一致）の角度θ（図６に示す）は零となる。また、この角度θは２０度以下であれば、振動による応力の直角成分（長手方向に対して）が小さい。勿論、この角度θが小さい程、直角成分が小さくなるために好ましい。
【００２８】
図５において、電極膜の膜厚Ｗを５μｍにして、アルミワイヤ１２の直径を４００μｍにしたとき、層間絶縁膜６に発生する応力は、２０．６×９．８Ｎ／ｍｍ2である。この値は、図３の三角印で示した。図３から分かるように、ストライプ状の凸部９の長手方向と平行に超音波振動させる（ボンディングする）ことにより、層間絶縁膜６に発生する応力は直角にボンディングするよりも、約２０％低減できる。このことは、層間絶縁膜６に発生する応力が、低減することで、層間絶縁膜６に導入されるクラックが少なくなり、チップ不良発生率が低くなる。また、超音波振動の方向をストライプ状の凸部の長手方向１５に対して直角方向にした場合と同じ応力とすると、超音波パワーを上げることができる。その結果、接合面積（固着面積）を増大させることができて、半導体装置のパワーサイクル耐量を高めることができる。
【００２９】
第１、第２実施例のように、半導体チップの電極膜７を厚膜化すること、ボンディング方向をストライプセル構造（ストライプ状の凸部９）と平行にすることで、ボンディング時に半導体チップの表面構造１１（層間絶縁膜６やｎ半導体基板１）に発生する応力を緩和できて、初期欠陥のない高品質な半導体装置を提供できる。尚、これらの実施例は、当然、電気的配線にワイヤボンディングを使用している半導体装置に共通したものである。
【００３１】
【発明の効果】
ボンディング時の超音波振動の方向をストライプセル構造の長手方向とほぼ平行にすることで、太線化したアルミワイヤをボンディングする際に、層間絶縁膜に発生する応力を緩和できて、ボンディング工程時の半導体チップへの機械的損傷が抑えられ、チップ不良の発生が抑えられ、接合状態の安定した半導体装置の供給ができる。
【図面の簡単な説明】
【図１】 この発明の参考例の半導体装置であり、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図、（ｃ）は（ｂ）のＡ部の拡大図
【図２】 超音波振動の方向を示す図
【図３】 電極膜の膜厚をパラメータとした有限要素法（ＦＥＭ）による応力解析の結果を示した図
【図４】 アルミ・シリコンの電極膜の膜厚とチップ不良が発生する超音波パワーとの関係を示す図
【図５】 この発明の実施例の半導体装置であり、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図、（ｃ）は（ａ）のＹ−Ｙ線で切断した要部断面図、（ｄ）は、（ｂ）のＢ部の拡大図
【図６】 超音波振動の方向を示す図
【図７】 ＩＧＢＴモジュールの要部断面図
【図８】 ボンディングワイヤを固着した半導体チップの要部拡大断面図であり、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図、（ｃ）は（ｂ）のＡ部の拡大図

Claims (3)

  1. 拡散領域を有する半導体基板上に絶縁膜を介して形成した電極膜と、該電極膜に超音波ボンディングで接合したボンディングワイヤを有する半導体装置において、前記電極膜をストライプ状の凸部を有するアルミ・シリコン膜で形成し、該電極膜と直径が３００μｍ以上６００μｍ以下のボンディングワイヤとの接合面は楕円形をなし、該楕円形の接合面の長軸方向が、該凸部の長手方向に対して２０度以下の角度であることを特徴とする半導体装置。
  2. 前記電極膜の凸部が、ＭＯＳデバイスのストライプセル構造のテラスゲート部であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 拡散領域を有する半導体基板上に絶縁膜を介して形成した電極膜と、該電極膜に超音波ボンディングで接合したボンディングワイヤを有する半導体装置の製造方法において、前記電極膜をストライプ状の凸部を有するアルミ・シリコン膜で形成し、直径が３００μｍ以上６００μｍ以下のボンディングワイヤを前記凸部の長手方向に対して２０度以下の角度で超音波振動をさせて接合することを特徴とする半導体装置の製造方法。
JP2001020103A 2001-01-29 2001-01-29 半導体装置およびその製造方法 Expired - Lifetime JP4221904B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001020103A JP4221904B2 (ja) 2001-01-29 2001-01-29 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001020103A JP4221904B2 (ja) 2001-01-29 2001-01-29 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008259161A Division JP2009004819A (ja) 2008-10-06 2008-10-06 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2002222826A JP2002222826A (ja) 2002-08-09
JP4221904B2 true JP4221904B2 (ja) 2009-02-12

Family

ID=18885869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001020103A Expired - Lifetime JP4221904B2 (ja) 2001-01-29 2001-01-29 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4221904B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324798A (ja) * 2001-04-25 2002-11-08 Nissan Motor Co Ltd 電極構造
JP2005310844A (ja) 2004-04-16 2005-11-04 Toshiba Corp パワー半導体モジュール
JP2006228948A (ja) * 2005-02-17 2006-08-31 Toyota Industries Corp 半導体装置
DE102005028951B4 (de) 2005-06-22 2018-05-30 Infineon Technologies Ag Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
US8207612B2 (en) 2007-11-09 2012-06-26 Sanken Electric Co., Ltd. Semiconductor device and manufacturing method thereof
JP5494293B2 (ja) * 2010-06-30 2014-05-14 三菱電機株式会社 ワイヤボンディング方法、半導体装置の製造方法
US8836150B2 (en) 2010-11-29 2014-09-16 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2013038319A (ja) * 2011-08-10 2013-02-21 Showa Denko Kk 炭化珪素半導体装置及びその製造方法
JP5978589B2 (ja) * 2011-10-18 2016-08-24 富士電機株式会社 パワー半導体装置の製造方法
JP5506899B1 (ja) * 2012-12-25 2014-05-28 三菱電機エンジニアリング株式会社 超音波接合方法及び超音波接合装置
JP5916651B2 (ja) * 2013-03-19 2016-05-11 三菱電機株式会社 電力用半導体装置の製造方法
JP6056968B2 (ja) * 2013-05-10 2017-01-11 富士電機株式会社 半導体装置
JP2018060879A (ja) * 2016-10-04 2018-04-12 ラピスセミコンダクタ株式会社 半導体装置
US20230116738A1 (en) * 2020-03-25 2023-04-13 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN112002645B (zh) * 2020-06-24 2022-12-09 西安理工大学 一种提高SiC功率芯片键合线功率循环能力的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS555129A (en) * 1978-06-26 1980-01-16 Hitachi Ltd Bonding wedge for ultrasonic bonder
JPS63166273A (ja) * 1986-12-27 1988-07-09 Tdk Corp 縦形半導体装置
JP4095706B2 (ja) * 1998-03-27 2008-06-04 株式会社日立製作所 半導体装置
JP4231580B2 (ja) * 1999-02-05 2009-03-04 株式会社日立製作所 半導体装置
JP2001007149A (ja) * 1999-06-24 2001-01-12 Nec Corp 高出力半導体装置

Also Published As

Publication number Publication date
JP2002222826A (ja) 2002-08-09

Similar Documents

Publication Publication Date Title
JP4221904B2 (ja) 半導体装置およびその製造方法
JP4294405B2 (ja) 半導体装置
JP2009147103A (ja) 半導体装置およびその製造方法
JP2002222913A (ja) 半導体装置およびその製造方法
JP2001110986A (ja) マルチチップパッケージ構造をもつ電力素子及びその製造方法
JP6448388B2 (ja) 電力用半導体装置
JP6230238B2 (ja) 半導体装置及びその製造方法
JP2007335632A (ja) 半導体装置
JPH088395A (ja) パワーデバイスチップの実装構造
EP1369911A1 (en) Method of manufacturing semiconductor device
JP3216305B2 (ja) 半導体装置
WO2011030368A1 (ja) 半導体装置とその製造方法
JP2009004819A (ja) 半導体装置およびその製造方法
JP2005101293A (ja) 半導体装置
JP3608393B2 (ja) 半導体装置
JPH06302639A (ja) パワー半導体装置
JP2006135270A (ja) 半導体装置およびその製造方法
JP2020159995A (ja) 半導体装置、半導体装置の製造方法、及び半導体装置の検査方法
JP2003318216A (ja) ワイヤボンディング方法
JPH0786328A (ja) 半導体集積回路装置及びその製造方法
JPS61292947A (ja) 半導体装置
JPH1032218A (ja) 半導体装置
JP2007042702A (ja) 半導体装置
JPH07142490A (ja) 半導体集積回路装置およびその製造方法
JP3961125B2 (ja) 半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081028

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081110

R150 Certificate of patent or registration of utility model

Ref document number: 4221904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131128

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term