JP5978589B2 - パワー半導体装置の製造方法 - Google Patents

パワー半導体装置の製造方法 Download PDF

Info

Publication number
JP5978589B2
JP5978589B2 JP2011228942A JP2011228942A JP5978589B2 JP 5978589 B2 JP5978589 B2 JP 5978589B2 JP 2011228942 A JP2011228942 A JP 2011228942A JP 2011228942 A JP2011228942 A JP 2011228942A JP 5978589 B2 JP5978589 B2 JP 5978589B2
Authority
JP
Japan
Prior art keywords
wire
semiconductor device
aluminum
power semiconductor
added
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011228942A
Other languages
English (en)
Other versions
JP2013089763A (ja
Inventor
外薗　洋昭
洋昭 外薗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2011228942A priority Critical patent/JP5978589B2/ja
Publication of JP2013089763A publication Critical patent/JP2013089763A/ja
Application granted granted Critical
Publication of JP5978589B2 publication Critical patent/JP5978589B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

この発明は、半導体チップの表面電極に接続するボンディングワイヤにＧｄ元素添加のアルミニウムワイヤを用いたパワー半導体装置の製造方法に関する。
車載用半導体装置などには小型化、高性能化が求められている。近年、シリコン半導体基板に代わってＳｉＣ半導体基板で形成される半導体チップが開発されている。このＳｉＣ半導体基板の半導体チップは２００℃付近で使用されるため、ボンディングワイヤもその高温に耐えるものが必要になってきた。
車載用のパワー素子は低コストで大電流を流すため、ボンディングワイヤの素材としてはアルミニウムをベースに微量のＮｉ（ニッケル）元素を添加したアルミニウムやＳｉ（シリコン）添加のアルミニウムが用いられている。
しかし、このＮｉ元素添加のアルミニウムワイヤやＳｉ元素添加のアルミニウムワイヤでは２００℃を超える高温環境で使用することは困難である。
そのため、微量なＧｄ（ガドリニウム）元素をＡｌ（アルミニウム），Ａｕ（金），Ａｇ（銀），Ｃｕ（銅）などに添加して高温環境に耐えるようにしたワイヤが特許文献１に記載されている。
また、特許文献２、３では、ボンディングワイヤの添加元素による信頼性の向上が記載されており、ＩＣ，ＬＳＩ用途の半導体装置であり、ワイヤの主成分はＡｕ，Ａｇ，Ｃｕを対象としている。
また、特許文献４、５では、ボンディングワイヤを変形加工することで接合面積を拡大し信頼性を向上することが記載されている。
特開２００９−３０１４６号公報 特開２００２−３５９２６１号公報 特開平２−２６３４４６号公報 特開平１１−３３０１３４号公報 特開２００３−３０３８４５号公報
しかし、特許文献１では、これらのワイヤは主にＩＣの回路配線を目的としており、パワー半導体装置に適用した例は記載されていない。また、Ａｕ，Ａｇ，ＣｕなどのワイヤはＡｌワイヤに比べてコスト高である。
また、特許文献２〜５では、ワイヤの主成分をＡｌとし、Ｇｄ元素を添加したボンディングワイヤを適用したパワー半導体装置については記載されていない。
この発明の目的は、前記の課題を解決して、高温環境に対して使用可能なＧｄ元素を添加したアルミニウムワイヤを有する低コストのパワー半導体装置の製造方法を提供することにある。
前記目的を達成するために、特許請求の範囲の請求項１に記載の発明によれば、半導体チップの表面電極にワイヤがボンディングされるパワー半導体装置の製造方法において、前記表面電極である０．５重量％〜３重量％のＳｉ元素が添加されたアルミニウム膜に０．００５重量％〜１重量％のＧｄ元素が添加されたアルミニウムワイヤが超音波振動でボンディングされる工程と、前記アルミニウムワイヤと前記アルミニウム膜のボンディングされた接合部が、２００℃〜４００℃の高温で熱時効処理される工程と、前記アルミニウムワイヤと前記アルミニウム膜のボンディングされた前記接合部が、不活性ガス雰囲気（例えば、Ｎ２雰囲気）で、１℃／ｍｉｎ以下の温度勾配で冷却される工程と、を含む製造方法とする。
この発明によれば、アルミニウムに微量のＧｄ元素を添加したボンディングワイヤを用い、ボンディング接合部を２００℃〜４００℃の熱時効処理と、その後に冷却速度が１℃／ｍｉｎ以下の徐冷を行なうことにより、２００℃以上の高温環境に耐え、Ｇｄ元素添加のアルミニウムワイヤを有する低コストのパワー半導体装置の製造方法を提供することができる。
この発明の第１実施例のパワー半導体装置の要部断面図である。 この発明の第２実施例のパワー半導体装置の要部製造工程断面図である。 図２に続く、この発明の第２実施例のパワー半導体装置の要部製造工程断面図である。 図３に続く、この発明の第２実施例のパワー半導体装置の要部製造工程断面図である。 図４に続く、この発明の第２実施例のパワー半導体装置の要部製造工程断面図である。
実施の形態を以下の実施例で説明する。
＜実施例１＞
図１は、この発明の第１実施例のパワー半導体装置の要部断面図である。このパワー半導体装置１００は、放熱ベース板１と、この放熱ベース板１上に高温半田などの接合材２で固着した導電パターン付き絶縁基板３とからなる。また、この導電パターン付き絶縁基板３の導電パターン４ａ上にドレイン電極６ａが高温半田などの接合材８で固着したＳｉＣ−ＭＯＳＦＥＴチップ５ａと、導電パターン付き絶縁基板３の導電パターン４ａ上にカソード電極６ｂが高温半田８で固着したＳｉＣ−ダイオードチップ５ｂとからなる。このＳｉＣ−ＭＯＳＦＥＴチップ５ａとＳｉＣ−ダイオードチップ５ｂは互いに逆並列接続され、インバータ回路などの１アームとして用いられる。また、ＳｉＣ−ＭＯＳＦＥＴチップ５ａのソース電極７ａ、ＳｉＣ−ダイオードチップ５ｂのアノード電極７ｂにボンディングで接続するＧｄ元素添加のアルミニウムワイヤ（ワイヤ１０）と、これらを収納し放熱ベース板１に固着するケース１３からなる。前記したＳｉＣ半導体基板を用いた半導体チップ（ＳｉＣ−ＭＯＳＦＥＴチップ５ａ，ＳｉＣ−ダイオードチップ５ｂ）のほかにＧａＮ半導体基板などのワイドキャップ半導体基板を用いた半導体チップがある。また、このワイドギャップ半導体チップとＳｉ半導体チップが混在して格納されたパワー半導体装置も対象である。
前記の表面電極（ソース電極７ａやアノード電極７ｂ）は、０．５重量％〜３重量％のＳｉ元素が添加されたアルミニウム膜である。０．５重量％未満では、例えば層間絶縁膜を通し下地のシリコン基板にアルミニウムが拡散して行くので好ましくない。また、３重量％超になると、シリコン粒界が大きくなりボンディングしたとき、下地のシリコン基板にダメージを与えるので好ましくない。
また、ワイヤ１０は０．００５重量％〜１重量％のＧｄ元素が添加されたアルミニウムワイヤで、線径は例えば２５０μｍである。０．００５重量％未満になると耐腐食性が低下して好ましくない。また、１重量％超では硬度が増大しボンディング時にダメージが導入されるの好ましくない。また、アルミニウムは９９．９９重量％以上の純アルミニウムに前記の重量％のＧｄ元素を添加した。
また、前記Ｇｄ元素添加のアルミニウムワイヤ（ワイヤ１０）を前記Ｓｉ添加のアルミニウム膜で形成された表面電極（ソース電極７ａやアノード電極７ｂ）にボンディングした後、２００℃〜４００℃の高温で０．５時間〜３時間の熱時効処理を行なう。熱時効処理温度が２００℃未満では時効処理効果が小さくなり、４００℃超では、導電パターンと半導体チップを接合する接合材２，８である例えば高温半田が損傷を受けるので好ましくない。また、熱時効処理時間が０．５時間未満では時効処理効果が小さく、３時間超では処理時間が長すぎて、製造コストが増大するので好ましくない。
前記の熱時効処理の後に、不活性ガス雰囲気であるＮ２雰囲気で、１℃／ｍｉｎ以下の冷却速度で徐冷して、熱ひずみの導入を抑制しながら冷却する。また、好ましくは０．５℃／ｍｉｎ以下とするとよい。
このように、前記のＧｄ元素添加のアルミニウムワイヤをボンディングワイヤとして用い、さらに熱時効処理や徐冷処理をすることで、２００℃以上の高温環境に耐えるＧｄ元素添加のボンディングワイヤを有する低コストのパワー半導体装置を提供できる。
また、Ｇｄ元素の他にＮｉ元素やＳｉ元素などを添加することにより機械的特性の安定および耐腐食性向上を一層図ることができる。
前記したパワー半導体装置は、例えば、ワイドギャップ素子であるＳｉＣ半導体基板やＧａＮ半導体基板を用いて形成されるショットキーダイオード，ｐｎダイオード，ＭＯＳＦＥＴ，ＩＧＢＴおよびバイポーラトランジスタなどである。しかし、Ｓｉ半導体基板を用いた半導体素子に適用しても構わない。
尚、図中の符号で、４ｂは導電パターン、６は裏面電極、９は外部導出端子、１３はケース、１４は保護材のゲルである。
＜実施例２＞
図２〜図５は、この発明の第２実施例のパワー半導体装置の製造方法を示し、工程順に示した要部製造工程断面図である。
図２において、放熱ベース板１に導電パターン付き絶縁基板３を高温半田２で固着し、導電パターン４ａ上に半導体チップ５（ＳｉＣ−ＭＯＳＦＥＴチップ５ａとＳｉＣ−Ｄｉチップ５ｂ）を高温半田８で固着し、半導体チップ上に表面電極７（ソース電極７ａとアノード電極７ｂ）を形成する。この表面電極７は、０．５重量％〜３重量％のＳｉ元素が添加されたアルミニウム膜で形成される。０．５質量％未満では、ワイヤ１０のＡｌ原子がシリコン基板上の絶縁膜を貫通してシリコン基板に拡散されるので好ましくない。
また、３質量％超では、表面電極７を形成するアルミニウム膜の結晶粒が大きくなり硬度も高くなり、ボンディングされる接合部１０ａ下のシリコン基板にクラックが入りやすくなるので好ましくない。
つぎに、図３において、表面電極７にワイヤ１０を超音波振動でボンディングする。ワイヤ１０は、０．００５重量％〜１重量％のＧｄ元素が添加されたアルミニウムワイヤである。０．００５重量％未満では添加量が少なすぎて、耐食性の低下を招くため好ましくない。１重量％超では、ワイヤ１０の強度が高くなり、ボンディングされる接合部１０ａ下のシリコン基板にクラックが入りやすくなるので好ましくない。ここではワイヤ１０を表面電極７にボンディングしたものをユニット１００ａと称す。
つぎに、図４において、ユニット１００ａを加熱炉１１に入れてワイヤ１０と表面電極７の接合部１０ａに対して熱時効処理を行う。この熱時効処理は温度が２００℃〜４００℃、時間が０．５時間〜３時間，Ｎ２雰囲気１２で行なう。熱時効処理温度が２００℃未満では、残留する加工ひずみ量が多すぎて好ましくない。一方、４００℃超では接合材２，８が軟化（または溶融）するので好ましくない。
つぎに、図５において、加熱炉１１にユニット１００ａを入れたまま、炉冷する。炉冷の条件は１℃／ｍｉｎ以下である。この冷却速度は、好ましくは０．５℃／ｍｉｎ以下とさらに緩やかにするよい。冷却速度が１℃／ｍｉｎ超では、熱ひずみの導入量が多くなりこのましくない。
最後に、加熱炉から取り出したユニット１００ａにケース１３を被せて、ゲル１４を充填して図１に示したパワー半導体装置１００が完成する。
１ 放熱ベース板
２、８ 高温半田
３ 導電パターン付き絶縁基板
４ａ、４ｂ 導電パターン
５ 半導体チップ
５ａ ＳｉＣ−ＭＯＳＦＥＴチップ
５ｂ ＳｉＣ−Ｄｉチップ
６ 裏面電極
７ 表面電極
７ａ ソース電極
７ｂ アノード電極
９ 外部導出端子
１０ ワイヤ
１１ 加熱炉
１２ Ｎ２雰囲気
１３ ケース
１４ ゲル
１００ 半導体装置
１００ａ ユニット

Claims (1)

  1. 半導体チップの表面電極にボンディングワイヤがボンディングされるパワー半導体装置において、
    前記表面電極である０．５重量％〜３重量％のシリコン元素が添加されたアルミニウム膜に０．００５重量％〜１重量％のガドリニウム元素が添加されたアルミニウムワイヤが超音波振動でボンディングされる工程と、
    前記アルミニウムワイヤと前記アルミニウム膜のボンディングされた接合部が、２００℃〜４００℃の高温で熱時効処理される工程と、
    前記アルミニウムワイヤと前記アルミニウム膜のボンディングされた前記接合部が、不活性ガス雰囲気で、１℃／ｍｉｎ以下の冷却速度で冷却される工程と、
    を含むことを特徴とするパワー半導体装置の製造方法。
JP2011228942A 2011-10-18 2011-10-18 パワー半導体装置の製造方法 Expired - Fee Related JP5978589B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011228942A JP5978589B2 (ja) 2011-10-18 2011-10-18 パワー半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011228942A JP5978589B2 (ja) 2011-10-18 2011-10-18 パワー半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013089763A JP2013089763A (ja) 2013-05-13
JP5978589B2 true JP5978589B2 (ja) 2016-08-24

Family

ID=48533384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011228942A Expired - Fee Related JP5978589B2 (ja) 2011-10-18 2011-10-18 パワー半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5978589B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6269573B2 (ja) * 2015-05-18 2018-01-31 株式会社デンソー 半導体装置
JP6384406B2 (ja) * 2015-06-18 2018-09-05 株式会社デンソー 半導体装置
JP7135930B2 (ja) * 2019-02-20 2022-09-13 株式会社デンソー 半導体モジュールとそれを用いた電力変換装置
CN115989570A (zh) * 2020-08-31 2023-04-18 日铁新材料股份有限公司 Al布线材料

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61179839A (ja) * 1985-02-04 1986-08-12 Furukawa Electric Co Ltd:The 半導体素子ボンデイング用アルミニウム線材
JPH07135234A (ja) * 1993-11-09 1995-05-23 Hitachi Ltd パワー半導体モジュール
JP3055511B2 (ja) * 1997-12-02 2000-06-26 日本電気株式会社 半導体装置の製造方法
JP4221904B2 (ja) * 2001-01-29 2009-02-12 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP5790196B2 (ja) * 2011-06-23 2015-10-07 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2013089763A (ja) 2013-05-13

Similar Documents

Publication Publication Date Title
Yamada et al. Reliability of wire-bonding and solder joint for high temperature operation of power semiconductor device
JP2023040253A (ja) パワー半導体装置およびその製造方法
CN107210241B (zh) 功率半导体装置
JP6983187B2 (ja) 電力用半導体装置
JP6537627B2 (ja) 電力用半導体装置
JP4893096B2 (ja) 回路基板およびこれを用いた半導体モジュール
JP2008041752A (ja) 半導体モジュールおよび半導体モジュール用放熱板
JP2008545279A (ja) サージ能力が向上されたショットキーダイオード
JP2014082367A (ja) パワー半導体装置
JP5978589B2 (ja) パワー半導体装置の製造方法
JP2007299973A (ja) 回路基板およびこれを用いた半導体モジュール
Zhang et al. A method for improving the thermal shock fatigue failure resistance of IGBT modules
JP5218621B2 (ja) 回路基板およびこれを用いた半導体モジュール
JP5370460B2 (ja) 半導体モジュール
JP6440903B2 (ja) 半導体装置およびその製造方法
JP6303776B2 (ja) 半導体装置
US8432024B2 (en) Integrated circuit including bond wire directly bonded to pad
JP5808295B2 (ja) モジュール
JPWO2015118790A1 (ja) 接合材の製造方法、接合方法、および電力用半導体装置
JP5790196B2 (ja) 半導体装置の製造方法
JP2007027261A (ja) パワーモジュール
JP2015072959A (ja) 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法
JP2012015313A (ja) 半導体素子を有する半導体装置
JP2020136331A (ja) 半導体装置及びその製造方法
JP7127641B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150907

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160602

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160711

R150 Certificate of patent or registration of utility model

Ref document number: 5978589

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees