JP5790196B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5790196B2
JP5790196B2 JP2011139018A JP2011139018A JP5790196B2 JP 5790196 B2 JP5790196 B2 JP 5790196B2 JP 2011139018 A JP2011139018 A JP 2011139018A JP 2011139018 A JP2011139018 A JP 2011139018A JP 5790196 B2 JP5790196 B2 JP 5790196B2
Authority
JP
Japan
Prior art keywords
wire
semiconductor device
bonding
surface electrode
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011139018A
Other languages
English (en)
Other versions
JP2013008758A (ja
Inventor
外薗　洋昭
洋昭 外薗
酒井　茂
酒井　　茂
知紘 西村
知紘 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2011139018A priority Critical patent/JP5790196B2/ja
Priority to CN201210210563.4A priority patent/CN102842516B/zh
Publication of JP2013008758A publication Critical patent/JP2013008758A/ja
Application granted granted Critical
Publication of JP5790196B2 publication Critical patent/JP5790196B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7855—Mechanical means, e.g. for severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Wire Bonding (AREA)

Description

この発明は、半導体装置の製造方法に係り、特に、半導体チップの表面電極へのワイヤボンディング方法に関するものである。
近年では自動車機器制御装置または電気自動車駆動制御装置等は、小型軽量化が要求されている。その駆動制御装置はバッテリー等の直流電源からモータを駆動する交流を得るために、大電流を高速スイッチングする半導体装置が用いられている。その大電力化、すなわち、電子部品の動作電流の増大に対応して、半導体装置内の各半導体チップ間、半導体チップと半導体チップが固着している導電パターン付き絶縁基板間などの電気的接続にはアルミニウムを主成分とするワイヤが用いられる。
このような半導体装置においては、小型軽量化と共に高機能化や耐環境性などの観点から過酷なヒートサイクル、パワーサイクルに耐え、高寿命であることが要求されている。
この要求を満足するための一つの接合方法であるワイヤボンディング技術にも高い信頼性が求められる。
図１０は、従来の半導体装置２００の要部構成図である。この半導体装置はＩＧＢＴモジュールの例である。
図１１は、超音波ボンディング装置３００の概略図である。この超音波ボンディング装置３００は超音波ワイヤボンダとも言われる。
図１０において、５１は放熱ベース板、５２は半田、５３は導電パターン付き絶縁基板、５４ａ，５４ｂは導電パターン、５５は半導体チップ、５６は裏面電極、５７は表面電極、５８は半田、５９は外部導出端子、６０はワイヤ、６３はケース、６４はゲル、２００は従来の半導体装置である。この半導体装置２００は、ここではパワーモジュールを例に挙げた。図１０において、左側の半導体チップ５５（Ｃ）は例えばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）であり、右側の半導体チップ５５（Ｄ）はフリーホーリングダイオードであり、互いに逆並列接続されている。
また、図１１において、７６はワイヤホルダ、７７はワイヤクランプ、７８はワイヤカッター、７９は超音波ホーン、８０は支持アーム、８１はボンディングツールホルダ、８２はボンディングツール、３００は超音波ボンディング装置である。
ワイヤ６０は図示しないワイヤ供給ユニットからワイヤホルダ７６を通じてボンディングツール８２に供給される。ボンディングツール８２を１ｓｔボンディング位置である半導体チップ５５上に移動する。つぎに、ワイヤクランプ７７およびボンディングツール８２を操作して、ワイヤ６０の先端を半導体チップ５５の表面電極５７に押し付ける。つぎに、加圧した状態で図示しない超音波振動ユニットより発生した超音波振動を超音波ホーン７９を介してボンディングツール７２に伝達する。
これによりワイヤ６０が半導体チップ５５の表面電極５７に接合される。次に弧状のループ部を形成するようにワイヤ６０を供給しながら２ｎｄボンディング部である導電パターン５４ｂにボンディングツール７２を移動させる。前記と同様のボンディング操作を行い、ワイヤ６０と導電パターン５４ｂを接合する。その後、ワイヤカッター７８でワイヤ６０を切断する。この一連の操作により半導体チップ５５同士および導電パターン５４ｂとの間がワイヤ６０で電気的に接続される。
半導体装置２００の構造として高温動作時の故障にいたる箇所については、モジュールの構成、使用材料によって一概には断定できない。
しかし、半導体チップ５５の表面電極５７上にワイヤ６０をボンディングする構造の故障にいたる箇所に着目すると、このワイヤ６０に起因する場合が少なくない。したがって、半導体チップ５５の表面電極５７とワイヤ６０との接合部６０ａの信頼性を上げることは半導体装置２００の信頼性を向上させる上から重要である。
ワイヤボンディングによる接合部６０ａの信頼性向上のために、例えば特許文献１では、ワイヤループ部を変形加工することが開示されている。この方法により、パワーサイクル、ヒートサイクル試験時の発生応力を低減して耐量を向上させることが記載されている。
また、特許文献２では、１ｓｔボンドの前に予めワイヤ先端部を変形加工した状態で、ボンディングすることが開示されている。この方法により、接合部の接合面積を高め、耐量向上が図れることが記載されている。
また、ボンディングワイヤでは耐腐食性を持たせるために、微量のＮｉを添加したＡｌワイヤが材料として広く用いられており、製造条件によって組成、組織状態が制御されている。
また、特許文献３では、電極パッドを有する半導体素子と中継パッドを有する基板とを接合し、電極パッドおよび中継パッドにワイヤを超音波接合する。この基板を放熱板にリフロー半田付するとともに、電極パッドとワイヤとの接合部に熱時効処理を施して接合耐久性を向上させることが記載されている。
また、特許文献４では、半導体素子上の電極パッドにワイヤボンディングされたアルミニウムワイヤ接合部の結晶粒の大きさを均一にすることで、熱応力によるクラックの進展が抑制されることで熱サイクルによるワイヤ接合部の劣化を抑制し、信頼性の高い半導体装置を提供できることが記載されている。
特開２００３−３０３８４５号公報 特開平１１−３３０１３４号公報 特開２００４−１７９４８４号公報 特開平７−１３５２３４号公報
しかし、上記のワイヤボンディングによる荷重、超音波による加工の後、接合部６０ａのワイヤ６０の組織は加工ひずみにより結晶粒が微細化して接合部６０ａの硬度が高くなる。その粒サイズはワイヤボンディングによる接合部６０ａの上部母材（ワイヤ６０）において、例えばサブμｍ〜数μｍ程度と微細になっている。この粒サイズが微細になっている接合部６０ａを熱時効処理することで、粒サイズを粗大化して、パワーサイクル耐量を向上させることができる。
しかし、この熱時効処理で高温保持された後、ワイヤ６０がボンディングされた半導体チップ５５を室温まで冷却すると、冷却条件によっては、半導体チップ５５の表面電極５７とワイヤ６０との接合部６０ａに熱ひずみが導入されて、ワイヤ６０母材の結晶粒が再度微細化し硬度が高くなる。
接合部６０ａの硬度が高くなると、接合部６０ａのパワーサイクル耐量が低下する。その結果、パワーモジュールである半導体装置２００の信頼性が低下する。
また、前記の特許文献１〜４には、ワイヤボンディングした後、熱時効処理を行い、その後の冷却において、冷却速度を小さくすることで、熱ひずみの導入を抑制し、半導体チップの表面電極とワイヤの接合部の信頼性を高めることについては記載されていない。
この発明の目的は、前記の課題を解決して、熱時効処理温度からの冷却速度を適正にすることで、半導体チップの表面電極とワイヤの接合部の信頼性を高めることができる半導体装置の製造方法を提供することである。
前記の目的を達成するために、特許請求の範囲の請求項１に記載の発明によれば、半導体チップの表面電極にアルミニウムワイヤがボンディングされた半導体装置の製造方法において、前記アルミニウムワイヤを前記表面電極にボンディングした後、前記アルミニウムワイヤと前記表面電極を２００℃以上、３００℃以下の高温に保持し、前記アルミニウムワイヤの結晶粒を最低粒径が１０μｍ以上で平均粒径が１５〜１００μｍとなるように処理する工程（熱時効処理工程）と、１℃／ｍｉｎ以下の冷却速度で前記ワイヤを冷却する工程（徐冷工程）と、を含む半導体装置の製造方法とする。
また、特許請求の範囲の請求項２記載の発明によれば、請求項１に記載の発明において、前記冷却速度が、０．５℃／ｍｉｎ以下であるとよい。
また、特許請求の範囲の請求項３記載の発明によれば、請求項１または２に記載の発明において、前記アルミニウムワイヤの素材が、０．０３質量％以下のＮｉ元素が添加されたアルミニウムもしくは純アルミニウムであるとよい。
また、特許請求の範囲の請求項４に記載の発明によれば、請求項１〜３のいずれか一項に記載の発明において、前記表面電極の素材が、微量のＳｉ元素が添加されたアルミニウムであるとよい。
この発明によれば、Ｎｉ添加のアルミニウムワイヤを半導体チップのＡｌ−Ｓｉ電極膜にボンディングした後、３００℃以下の高温で熱時効処理し、その後、１℃／ｍｉｎ以下の冷却速度で徐冷することにより、ボンディング時の加工ひずみを除去し、熱時効処理後の冷却時に導入される熱ひずみを抑制することができる。
加工ひずみが除去され、熱ひずみの導入が防止されることで、パワーサイクル試験の故障寿命を延ばすことができて、目標の３万回以上の故障サイクル数を達成することができて、高い信頼性を有する半導体装置を提供することができる。
この発明の一実施例の半導体装置の要部製造工程断面図である。 図１に続く、この発明の一実施例の半導体装置の要部製造工程断面図である。 図２に続く、この発明の一実施例の半導体装置の要部製造工程断面図である。 図３に続く、この発明の一実施例の半導体装置の要部製造工程断面図である。 図４に続く、この発明の一実施例の半導体装置の要部製造工程断面図である。 図５に続く、この発明の一実施例の半導体装置の要部製造工程断面図である。 ワイヤ単体（熱処理なし）の硬度を基準１００として、接合部１０ａの硬度変化を示す図である。 ユニット１００ｂの冷却曲線を示す図であり、（ａ）は冷却速度を３００℃／ｍｉｎにした場合の図、（ｂ）は冷却速度を０．５℃／ｍｉｎにした場合の図である。 パワーサイクル試験による検証実験結果を示す図である。 従来の半導体装置２００の要部構成図である。 超音波ボンディング装置３００の概略図である。
実施の形態を以下の実施例で説明する。
＜実施例＞
図１〜図６は、この発明の一実施例の半導体装置の製造方法であり、工程順に示した要部製造工程断面図である。この半導体装置は、例えば、ＩＧＢＴチップとダイオードが逆並列接続されたパワーモジュールなどである。
まず、図１に示すように、放熱ベース１上に接合材２で固着した導電パターン付き絶縁基板３の導電パターン４ａに半導体チップ５の裏面電極６を接合材８で固着する。また、導電パターン４ｂに外部導出端子９が固着している。この放熱ベース板１、導電パターン付き絶縁基板３、半導体チップ５および外部導出端子９からなる構成物をユニット１００ａと称し、このユニット１００ａはパワーモジュール１００の主要構成を成している。尚、左側の半導体チップ５（Ａ）は、例えばＩＧＢＴチップであり、符号の７はエミッタ電極を示す。右側の半導体チップ５（Ｂ）は、例えばｐｎダイオードチップであり、符号の７はアノード電極を示す。また、半導体チップ５はＳｉＣ半導体基板で製作されたＭＯＳＦＥＴやショットキーダイオードの場合もある。接合材２，８としては、後述の熱時効処理温度に耐えるように高温半田などである。
つぎに、図２に示すように、このユニット１００ａを構成する半導体チップ５の表面電極７にワイヤ１０を図１１に示す従来の超音波ボンディング装置３００を用いてボンディングで接合する。このワイヤ１０が表面電極７に接続されたユニットをユニット１００ｂとする。表面電極７は、例えば１質量％程度の微量のＳｉ元素が添加されたアルミニウム膜（通称Ａｌ−Ｓｉと称せられる）でその厚さは例えば５μｍ程度である。Ｓｉの添加量は０．５質量％〜３質量％の範囲が好ましい。０．５質量％未満では、ワイヤ１０のＡｌ原子がシリコン基板上の絶縁膜を貫通してシリコン基板に拡散されるので好ましくない。
また、３質量％超では、表面電極７を形成するアルミニウム膜の結晶粒が大きくなり硬度も高くなり、ボンディングされる接合部１０ａ下のシリコン基板にクラックが入りやすくなるので好ましくない。
また、ワイヤ１０は０．０３質量％以下のＮｉ添加のアルミニウムワイヤが好ましい。Ｎｉの添加量が０．０３質量％超では硬度が高くなり、ボンディング時に導入される加工ひずみ量が多くなり好ましくない。尚、半導体チップ５（Ａ）のゲートパッド７ａと接続するゲートワイヤは図が煩雑になるので図示しない。
つぎに、図３に示すように、ワイヤ１０を表面電極７にボンディングで接合した後、ユニット１００ｂを恒温槽などの加熱炉１１に入れ、一定時間ワイヤ１０の熱時効処理を行う。このときの熱時効処理条件は、例えばＮ２雰囲気１２で、加熱温度（接合部１０ａの温度）は２００℃で、加熱時間は１時間とする。この熱時効処理により、ボンディング時の加工ひずみによる応力が緩和され、ボンディング直後に微細化された結晶粒が粗大化する。この結晶粒の粗大化は熱時効処理温度、熱時効処理時間等に依存する。ここでは個々の結晶粒の最低粒径が１０μｍ以上で平均粒径が１５〜１００μｍ程度となるように熱時効処理を行う。このようにワイヤ母材の結晶粒を粗大化することによって、表面電極７とワイヤ１０の界面付近（接合部１０ａ）において、ワイヤ１０の硬度が低下し表面電極７とワイヤ１０の固着強度が増大し熱疲労が起こり難くなる。
つぎに、図４に示すように、熱時効処理の後に、ユニット１００ｂを加熱炉１１内で１００℃になるまで徐冷する。図８（ｂ）に示すように、そのときの冷却速度（温度勾配）は、０．５℃／ｍｉｎより緩やかな速度で徐冷（炉冷）する。
ここで、０．５℃／ｍｉｎより緩やかな速度で徐冷するためには、例えば、加熱炉１１の熱源を停止したり、加熱力（熱源のパワー）を弱めたりして、炉内の熱が炉外に逃げていく量と、炉内に供給される量を調整しながら所定の速度で炉温を下降させればよい。
また、加熱炉の保温性が高く、加熱炉１１内の１００℃に到達するまでの時間が長くなる場合（冷却速度が０．５℃／ｍｉｎより大幅に緩やかな場合には、熱源を停止するだけでなく、温度が所定速度で下降するように、微量の外気を導入するなどして加熱炉１１内の温度を下げればよい。
つぎに、図８（ｂ）に示すように、加熱炉１１の温度が１００℃以下になった時点でユニット１００ｂを加熱炉１１から取り出して、点線の矢印１１ａで示すようにユニット１００ｂを急冷する。１００℃以下では熱ひずみの導入が抑えられるので急冷できる。
ここで、急冷とは、加熱炉１１内の温度を急速（０．５℃／ｍｉｎより急な速度勾配）に低下させることをいう。例えば、加熱炉１１を外気に開放して、室温の大気を導入することで加熱炉１１内の温度を下げることができる。
また急冷することで、加熱炉１１からユニット１００ｂを取り出すまでの処理時間を短縮できて生産性が向上し、製造コストを低減することができる。
つぎに、図６に示すように、ユニット１００ｂ上にケース１３を被せて、ケース１３内に保護材として例えばゲル１４を充填し、外部導出端子９をケース１３上から露出させてパワーモジュールである半導体装置１００が出来上がる。この半導体装置１００が、本発明の製造方法を用いて製作される半導体装置である。
Ｎｉ添加のアルミニウムで形成されたワイヤ１０をアルミシリコン（Ａｌ−Ｓｉ）膜で形成された表面電極７に超音波ボンディングし、その後、熱時効処理温度を３００℃以下で２００℃以上とし、冷却速度を１℃／ｍｉｎ以下とすることで、ワイヤ１０と表面電極７の接合部１０ａへの熱ひずみの導入が防止される。その結果、パワーサイクル試験で故障サイクル数（故障にいたるまでのサイクル数）を３万回以上とすることができる。この故障サイクル数（３万回）は一つの目標として定めた回数である。
前記の熱時効処理温度が３００℃超とすると、半導体チップ５を導電パターン付き絶縁基板３に固着する例えば高温半田などの接合材８や導電パターン付き絶縁基板３を放熱ベース板１に固着する例えば高温半田などの接合材２が軟化（または溶融）するため好ましくない。また、２００℃未満では、ボンディング時の加工ひずみが熱時効処理で十分除去されないため好ましくない。その結果、熱時効処理温度は２００℃〜３００℃の範囲がよい。さらに好ましくは２００℃〜２５０℃がよい。
また、熱時効処理後の冷却において、冷却速度が１℃／ｍｉｎ超の冷却では熱ひずみが導入されて、硬度が高くなり、パワーサイクル試験で目標とする３万回以上の故障サイクル数を達成できない。そのため、１℃／ｍｉｎ以下とし、さらに好ましくは、０．５℃／ｍｉｎ以下がよい。この徐冷は炉冷で行なってもよい。
前記の熱時効処理の過程において、加熱保持後の冷却速度により接合部１０ａには再び半導体チップ５とワイヤ１０との線膨張係数の差に起因する応力（熱ひずみ）が発生する。そのため、前記したように冷却速度を制御する必要がある。
図７は、ワイヤ単体（熱処理なし）の硬度を基準１００として、接合部１０ａの硬度変化を示す図である。
これは、ボンディングした後の熱時効処理の有無と冷却速度によるワイヤ１０と表面電極７の接合部１０ａの硬度変化を示す図である。
図８は、ユニット１００ｂの冷却曲線を示す図であり、同図（ａ）は冷却速度を３００℃／ｍｉｎにした場合の図、同図（ｂ）は冷却速度を０．５℃／ｍｉｎにした場合の図である。同図（ａ）は、熱時効処理後（加熱保持後）にユニット１００ｂを加熱炉１１外にて強制的に冷却した。同図（ｂ）は熱時効処理後、ユニット１００ｂを加熱炉１１内で冷却した。
図７より、熱時効処理温度を２００℃とした場合、ボンディング後のワイヤ１０と表面電極７およびワイヤ１０と導電パターン４ｂの接合部１０ａは、加工ひずみの導入により硬度がワイヤ単体に比べて約２０％（変化率１００→１２１）高くなる。これを熱時効処理することで硬度の低下が見られ、冷却速度を０．５℃／ｍｉｎにすると、ボンディングしないワイヤ単体の硬度とほぼ同等で硬度変化は殆どない（変化率１００→１０４）になる。また、この冷却速度を１℃／ｍｉｎ超になると熱ひずみが発生し硬度が高くなるので、冷却速度は１℃／ｍｉｎ以下とする。
また、冷却速度が３００℃／ｍｉｎでは熱ひずみが発生するため、ワイヤ単体に比べて硬度が１４％（変化率１００→１１４）高くなる。
また、熱時効処理温度を２５０℃とした場合、冷却速度を０．５℃／ｍｉｎとすると、ボンディングしないワイヤ単体の硬度とほぼ同等（変化率１００→９８）になる。さらに、図示しないが、熱時効処理温度を３００℃に上昇させた場合もボンディングしないワイヤ単体の硬度とほぼ同等になる。但し、３００℃超に熱時効処理温度を上昇させると前記したように接合材２，８が軟化するため好ましくない。
図９は、パワーサイクル試験による検証実験結果を示す図である。パワーサイクル試験条件は、最低接合部温度（Ｔｊ（ｍｉｎ））＝２５℃、最高接合部温度（Ｔｊ（ｍａｘ））＝１７５℃、オン期間＝１ｓｅｃ、オフ期間＝９ｓｅｃである。熱時効処理を行っていない従来サンプルの故障サイクル数を基準１００とし、熱時効処理後に炉冷（冷却速度が０．５℃／ｍｉｎ）と急冷（３００℃／ｍｉｎ）したサンプルの故障サイクル数の変化率（故障変化率）を示す。
熱時効処理温度を２００℃とした場合、冷却速度を０．５℃／ｍｉｎにすると、従来サンプルの故障変化率に対して４６％高くなり（故障変化率１００→１４６）、故障サイクル数が目標の３万回を達成できる。また、図示しないが、冷却速度を１℃／ｍｉｎにした場合も故障サイクル数が目標の３万回を達成できる。また、冷却速度が３００℃／ｍｉｎでは故障変化率が１５％（故障変化率１００→１１５）高くなり、故障サイクル数は目標の３万回を達成できない。
また、熱時効処理温度を２５０℃とした場合、冷却速度を０．５℃／ｍｉｎにすると、従来サンプルの故障変化率に対して４３％高くなり（故障変化率１００→１４３）、故障サイクル数は目標の３万回は達成できる。また。熱時効処理温度が２００℃と２５０℃で故障変化率は１４６と１４３でほぼ同等である。
この検証結果より熱時効処理と徐冷により故障までのサイクル数（故障サイクル数）が伸びており、パワーサイクル耐量の向上に繋がっていることが確認された。また、冷却速度が１℃／ｍｉｎにした場合、目標の故障サイクル数を達成できることが確認された。さらに、冷却速度０．５℃／ｍｉｎによりパワーサイクル耐量の一層の向上が確認された。
尚、前記の検証実験では微量のＮｉ添加のアルミワイヤを用いたが、添加物のない純アルミワイヤでも同様の結果を得ることが出来た。
以上のことをまとめると、ワイヤ母材として微量のＮｉ添加のアルミニウムワイヤを用い、表面電極７として微量のＳｉ添加のアルミニウム膜を用いた場合に、熱時効処理温度が２００℃〜３００℃、冷却速度が１℃／ｍｉｎ以下とすることで、故障サイクル数が目標の３万回を達成できる。
１ 放熱ベース板
２，８ 接合材
３ 導電パターン付き絶縁基板
４ａ，４ｂ 導電パターン
５ 半導体チップ
６ 裏面電極
７ 表面電極
９ 外部導出端子
１０ ワイヤ
１０ａ 接合部
１１ 加熱炉
１２ Ｎ２雰囲気
１３ ケース
１４ ゲル

Claims (4)

  1. 半導体チップの表面電極にアルミニウムワイヤがボンディングされた半導体装置の製造方法において、
    前記アルミニウムワイヤを前記表面電極にボンディングした後、前記アルミニウムワイヤと前記表面電極を２００℃以上、３００℃以下の高温に保持し、前記アルミニウムワイヤの結晶粒を最低粒径が１０μｍ以上で平均粒径が１５〜１００μｍとなるように処理する工程と、
    １℃／ｍｉｎ以下の冷却速度で前記アルミニウムワイヤを徐冷する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記冷却速度が０．５℃／ｍｉｎ以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記アルミニウムワイヤの素材が、０．０３質量％以下のＮｉ元素が添加されたアルミニウムもしくは純アルミニウムであることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記表面電極の素材が、微量のＳｉ元素が添加されたアルミニウムであることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
JP2011139018A 2011-06-23 2011-06-23 半導体装置の製造方法 Active JP5790196B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011139018A JP5790196B2 (ja) 2011-06-23 2011-06-23 半導体装置の製造方法
CN201210210563.4A CN102842516B (zh) 2011-06-23 2012-06-20 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011139018A JP5790196B2 (ja) 2011-06-23 2011-06-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013008758A JP2013008758A (ja) 2013-01-10
JP5790196B2 true JP5790196B2 (ja) 2015-10-07

Family

ID=47369757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011139018A Active JP5790196B2 (ja) 2011-06-23 2011-06-23 半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP5790196B2 (ja)
CN (1) CN102842516B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5978589B2 (ja) * 2011-10-18 2016-08-24 富士電機株式会社 パワー半導体装置の製造方法
CN103794578A (zh) * 2014-01-24 2014-05-14 嘉兴斯达微电子有限公司 一种高频大功率碳化硅mosfet模块

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63293933A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd ワイヤボンディング方法およびワイヤボンディング装置
JP2865973B2 (ja) * 1993-05-11 1999-03-08 株式会社カイジョー ワイヤループ変形防止ワイヤボンディング装置
JPH07135234A (ja) * 1993-11-09 1995-05-23 Hitachi Ltd パワー半導体モジュール
JP3055511B2 (ja) * 1997-12-02 2000-06-26 日本電気株式会社 半導体装置の製造方法
JPH11330134A (ja) * 1998-05-12 1999-11-30 Hitachi Ltd ワイヤボンディング方法およびその装置並びに半導体装置
JP2001110840A (ja) * 1999-10-13 2001-04-20 Sony Corp ワイヤボンド装置及び方法
DE112008003425B4 (de) * 2007-12-20 2023-08-31 Aisin Aw Co., Ltd. Verfahren zum Herstellen eines Halbleiterbauelements
JP2010182911A (ja) * 2009-02-06 2010-08-19 Renesas Electronics Corp 半導体装置の製造方法及びワイヤボンダ

Also Published As

Publication number Publication date
CN102842516B (zh) 2015-04-08
CN102842516A (zh) 2012-12-26
JP2013008758A (ja) 2013-01-10

Similar Documents

Publication Publication Date Title
JP2023040253A (ja) パワー半導体装置およびその製造方法
Ramminger et al. Crack mechanism in wire bonding joints
US9748186B2 (en) Semiconductor device and method for manufacturing the semiconductor device
US20170338190A1 (en) Power module
US9818716B2 (en) Power module
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP6336138B2 (ja) 半導体装置
CN102593081A (zh) 包括散热器的半导体器件
CN108231613B (zh) 将电子芯片与连接器主体互连并使连接器主体成形的通用过程
CN109698179B (zh) 半导体装置及半导体装置的制造方法
JP5790196B2 (ja) 半導体装置の製造方法
JP5978589B2 (ja) パワー半導体装置の製造方法
WO2017183222A1 (ja) 半導体装置およびその製造方法
Nishimura et al. Development of ultrasonic welding for IGBT module structure
JP6303776B2 (ja) 半導体装置
US8432024B2 (en) Integrated circuit including bond wire directly bonded to pad
JP5866075B2 (ja) 接合材の製造方法、接合方法、および電力用半導体装置
JP7450769B2 (ja) 半導体装置の製造方法、半導体装置用基板の製造方法、半導体装置及び電力変換装置
JP6020496B2 (ja) 接合構造体およびその製造方法
Rittner et al. Robust top side contact technology on power semiconductors-results from the public funded projectpropower'
JP2016143826A (ja) 電力用半導体装置、超音波接合方法および超音波接合装置
US10522638B2 (en) Semiconductor chip and power module, and manufacturing method of the same
US11430744B2 (en) Die-attach method to compensate for thermal expansion
CN105428264B (zh) 半导体装置的制造方法
Bhatt et al. Optimization of Ultrasonic and Thermosonic Wire-Bonding Parameters on Au/Ni Plated PCB Substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150720

R150 Certificate of patent or registration of utility model

Ref document number: 5790196

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250