CN102842516B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN102842516B
CN102842516B CN201210210563.4A CN201210210563A CN102842516B CN 102842516 B CN102842516 B CN 102842516B CN 201210210563 A CN201210210563 A CN 201210210563A CN 102842516 B CN102842516 B CN 102842516B
Authority
CN
China
Prior art keywords
wire
semiconductor device
surface electrode
heat aging
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210210563.4A
Other languages
English (en)
Other versions
CN102842516A (zh
Inventor
外园洋昭
酒井茂
西村知紘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN102842516A publication Critical patent/CN102842516A/zh
Application granted granted Critical
Publication of CN102842516B publication Critical patent/CN102842516B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7855—Mechanical means, e.g. for severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明提供一种半导体器件的制造方法，其通过使来自热时效处理温度的冷却速度适当，能够提高半导体芯片的表面电极与金属丝的接合部的可靠性。在将添加Ni的铝金属丝（10）键合在半导体芯片（5）的Al-Si电极膜（表面电极7）之后，在300℃以下的高温下进行热时效处理，然后，按照1℃/min以下的冷却速度进行逐渐冷却，由此能够除去键合时的加工应变，抑制热时效处理后的冷却时所导入的热应变，从而能够提供具有高可靠性的半导体器件（100）。

Description

半导体器件的制造方法
技术领域
本发明涉及一种半导体器件的制造方法，特别是涉及一种向半导体芯片的表面电极上的金属丝键合方法。
背景技术
最近几年，要求汽车仪器控制装置或者电动汽车驱动控制装置等小型轻量化。所述驱动控制装置为了从电池等直流电源获取驱动电动机的交流（电），使用对大电流进行高速开关的半导体器件。对应该大电力化、即电子部件的动作电流的增大，在半导体器件内的各个半导体芯片间、半导体芯片和半导体芯片紧固的带导电图案绝缘基板间等的电连接中使用以铝为主要成分的金属丝。
在这种半导体器件中，从小型轻量化并且高功能化和耐环境性等观点来看，要求承受严酷的热循环、功率循环，并且要求高寿命。
在作为用于满足该要求的一个接合方法的金属丝键合技术中海要求高的可靠性。
图10是现有的半导体器件200的主要部分结构图。该半导体器件是IGBT模块的例子。
图11是超声波键合装置300的概略图。该超声波键合装置300还称作超声波接线机（wire bonder）。
在图10中，51是散热底板，52是焊锡，53是带导电图案绝缘基板，54a、54b是导电图案，55是半导体芯片，56是背面电极，57是表面电极，58是焊锡，59是外部导出端子，60是金属丝，63是外壳，64是凝胶，200是现有的半导体器件。该半导体器件200此处列举功率模块为例。在图10中，左侧的半导体芯片55（C）例如是IGBT（绝缘门极型双极晶体管），右侧的半导体芯片55（D）是续流二极管，彼此反并联连接。
另外，在图11中，76是金属丝保持件，77是金属丝夹，78是金属丝切割机，79是超声波喇叭，80是支承臂，81是键合工具保持件，82是键合工具，300是超声波键合装置。
金属丝60从未图示的金属丝供给单元通过金属丝保持件76被供给到键合工具82。键合工具82在作为第一（1st）键合位置的半导体芯片55上移动。接着，操作金属丝夹77和键合工具82，将金属丝60的前端按压在半导体芯片55的表面电极57上。接着，在加压了的状态下从未图示的超声波振动单元产生的超声波振动经由超声波喇叭79传达到键合工具72。
由此，金属丝60被接合在半导体芯片55的表面电极57。接着，按照形成弧状的环形部的方式供给金属丝60，并且使键合工具72移动至作为第二（2nd）键合部的导电图案54b。进行与前述同样的键合操作，将金属丝60与导电图案54b接合。然后，用金属丝切割机78切断金属丝60。根据该一系列操作，半导体芯片55彼此以及与导电图案54b之间被金属丝60电连接。
作为半导体器件200的构造，对于导致高温操作时的故障的位置，不能根据模块的结构、使用材料一概地断定。
但是，着眼于导致在半导体芯片55的表面电极57上键合有金属丝60的构造的故障的位置时，起因于该金属丝60的情况不少。因此，提高半导体芯片55的表面电极与金属丝60的接合部60a的可靠性在提高半导体器件200的可靠性方面非常重要。
为了提高金属丝键合的接合部60a的可靠性，例如在专利文献1中，展示了对金属丝环形部进行变形加工的方法。还记载了根据该方法，降低功率循环、热循环试验时产生的应力以提高容量。
另外，在专利文献2中，展示了在第一个键合（bond）之前预先对金属丝前端部进行变形加工后的状态下进行键合的情况。还记载了根据该方法，能够实现提高接合部的接合面积、提高容量。
另外，在键合金属丝中为了使其具有耐腐蚀性，广泛使用添加有微量的Ni的Al金属丝作为材料，根据制造条件来控制组成、组织状态。
另外，在专利文献3中还记载了，将具有电极片（pad）的半导体元件与具有中继片（pad，垫）的基板接合，在电极片和中继片上通过进行超声波接合来接合金属丝。将该基板回流锡焊在散热板上，并且对电极片与金属丝的接合部实施热时效处理，以提高接合持久性。
另外，在专利文献4中还记载了，能够提供一种可靠性高的半导体器件，其通过使被键合在半导体元件上的电极片上的铝金属丝接合部的结晶颗粒的大小变得均一，能够通过抑制热应力引起的断裂的加剧来抑制热循环引起的金属丝接合部的劣化。
现有技术文献
专利文献
专利文献1：日本特开2003-303845号公报
专利文献2：日本特开平11-330134号公报
专利文献3：日本特开2004-179484号公报
专利文献4：日本特开平7-135234号公报
发明内容
发明要解决的课题
但是，在利用上述金属丝键合产生的荷重、利用超声波进行的加工后，接合部60a的金属丝60的组织因加工应变，结晶颗粒细微化，接合部60a的硬度增大。该颗粒尺寸在金属丝键合的接合部60a的上部母材（金属丝60）中，例如细微成亚（sub）μm～数μm左右。对该颗粒尺寸变得细微的接合部60a实施热时效处理，由此颗粒尺寸粗大化，能够提高功率循环容量。
但是，在该热时效处理中被保持高温后，将键合有金属丝60的半导体芯片55冷却至室温时，根据冷却条件，热应变被导入半导体芯片55的表面电极57和金属丝60的接合部60a，金属丝60母材的结晶颗粒再次细微化，硬度增大。
接合部60a的硬度增大时，接合部60a的功率循环容量下降。其结果是，作为功率模块的半导体器件200的可靠性下降。
另外，在前述专利文献1～4中并未记载：在金属丝键合后进行热时效处理，在其后的冷却中，通过降低冷却速度，来抑制热应变的导入，提高半导体芯片的表面电极与金属丝的接合部的可靠性。
本发明的目的在于，解决前述的课题，提供一种半导体器件的制造方法，即，通过使来自热时效处理温度的冷却速度适当，能够提高半导体芯片的表面电极与金属丝的接合部的可靠性。
用于解决课题的方法
为了达到前述的目的，根据技术方案的范围的第一方面所述的发明，是在半导体芯片的表面电极键合有金属丝的半导体器件的制造方法，包括：将所述金属丝键合在所述表面电极上后，将前述金属丝和前述表面电极保持在200℃以上、300℃以下的高温的工序（热时效处理工序）；和按照1℃/min以下的冷却速度冷却前述金属丝的工序（渐冷工序）。
另外，根据技术方案的第二方面所述的发明，在第一方面所述的发明中，前述冷却速度是0.5℃/min以下。
另外，根据技术方面的第三方面所述的发明，在第一或第二方面所述的发明中，前述金属丝的原材料是添加有0.03质量%以下的Ni元素的铝或者纯铝。
另外，根据技术方面的第四方面所述的发明，在第一～第三方面任意一项所述的发明中，前述表面电极的原材料是添加有微量Si元素的铝。
发明效果
根据本发明，将添加Ni的铝金属丝键合在半导体芯片的Al-Si电极膜上后，在300℃以下的高温下进行热时效处理，然后，按照1℃/min以下的冷却速度实施慢慢冷却，由此，能够除去键合时的加工应变，能够抑制在热时效处理后的冷却时所导入的热应变。
通过除去加工应变、防止导入热应变，能够延长功率循环试验的故障寿命，并且能够达到目标三万次以上的故障循环数，能够提供高可靠性的半导体器件。
附图说明
图1是本发明的一个实施例的半导体器件的主要部分制造工序截面图。
图2是接着图1的本发明的一个实施例的半导体器件的主要部分制造工序截面图。
图3是接着图2的本发明的一个实施例的半导体器件的主要部分制造工序截面图。
图4是接着图3的本发明的一个实施例的半导体器件的主要部分制造工序截面图。
图5是接着图4的本发明的一个实施例的半导体器件的主要部分制造工序截面图。
图6是接着图5的本发明的一个实施例的半导体器件的主要部分制造工序截面图。
图7是以金属丝单体（无热处理）的硬度作为基准100，表示接合部10a的硬度变化的图。
图8是表示组件100b的冷却曲线的图，（a）是冷却速度为300℃/min时的图，（b）是冷却速度为0.5℃/min时的图。
图9是表示功率循环试验的检验实验结果的图。
图10是现有的半导体器件200的主要部分结构图。
图11是超音波键合装置300的概略图。
符号说明
1散热底板
2、8接合材料
3带导电图案绝缘基板
4a、4b导电图案
5半导体芯片
6背面电极
7表面电极
9外部导出端子
10金属丝
10a接合部
11加热炉
12N2气氛围
13外壳（case）
14凝胶
具体实施方式
在以下的实施例中说明实施方式。
＜实施例＞
图1～图6是本发明的一个实施例的半导体器件的制造方法，是按照工序步骤表示的主要部分制造工序截面图。该半导体器件例如是IGBT芯片和二极管反并联连接的功率模块等。
首先，如图1所示，在被接合材料2固定在散热底板1上的带导电图案绝缘基板3的导电图案4a上，用接合材料8固定半导体芯片5的背面电极6。另外，在导电图案4b上固定有外部导出端子9。将该由散热底板1、带导电图案绝缘基板3、半导体芯片5和外部导出端子9构成的构件称作组件100a，该组件100a构成功率模块100的主要结构。此外，左侧的半导体芯片5（A）例如是IGBT芯片，符号7表示发射极电极。右侧的半导体芯片5（B）例如是pn二极管芯片，符号7表示阳极电极。另外，半导体芯片5也有用SiC半导体基板制作的MOSFET和肖特基二极管的情况。作为接合材料2、8是高温焊锡，以承受后述的热时效处理温度。
接着，如图2所示，使用图11所示的现有的超声波键合装置300将金属丝10键合在构成上述组件100a的半导体芯片5的表面电极7。该金属丝10与表面电极7连接的组件称作组件100b。表面电极7例如是添加有1质量%左右的微量的Si元素的铝膜（通称Al-Si），其厚度例如是5μm。Si的添加量优选0.5质量%～3质量%的范围。未满0.5质量%时，金属丝10的Al原子能够贯通硅基板上的绝缘膜而在硅基板上扩散，因此并不优选。
另外，超过3质量%时，形成表面电极7的铝膜的结晶颗粒变大，硬度也增强，在被键合的接合部10a下的硅基板上容易出现裂纹，因此并不优选。
另外，金属丝10优选0.03质量%以下的添加Ni的铝金属丝。Ni的添加量超过0.03质量%时，硬度增强，在键合时所导入的加工应变量增多，并不优选。此外，与半导体芯片5（A）的栅极片7a连接的栅极金属丝的图示复杂，所以未图示。
接着，如图3所示，在通过键合将金属丝10接合在表面电极7之后，将组件100b放入恒温槽等加热炉11中，进行一定时间的金属丝10的热时效处理。此时的热时效处理条件例如是N2气氛围12、加热温度（接合部10a的温度）为200℃、加热时间为1小时。根据该热时效处理，键合时的加工应变所产生的应力得以缓解，刚键合后被细微化的结晶颗粒粗大化。该结晶颗粒的粗大化依赖于热时效处理温度、热时效处理时间等。此处，按照各个结晶颗粒的最低粒径成为10μm以上、平均粒径成为15～100μm左右的方式进行热时效处理。这样，通过使金属丝母材的结晶颗粒粗大化，在表面电极7和金属丝10的界面附近（接合部10a），金属丝10的硬度降低并且表面电极7与金属丝10的紧固强度增大不易发生热疲劳。
接着，如图4所示，在热时效处理后，将组件100b在加热炉11内逐渐冷却为100℃。如图8（b）所示，此时的冷却速度（温度梯度）按照比0.5℃/min慢的速度逐渐冷却（炉冷）。
此处，为了按照比0.5℃/min慢的速度逐渐冷却，例如能够停止加热炉11的热源，减弱加热力（热源的功率），来调整炉内的热量跑到炉外的量和供给到炉内的量，并且以规定的速度使炉温下降。
另外，在加热炉的保温性高、加热炉11内到达100℃的时间延长的情况下（冷却速度与0.5℃/min相比大幅变慢的情况下），不仅停止热源，以温度按照规定速度下降的方式导入微量的外界空气等，使加热炉11内的温度下降即可。
接着，如图8（b）所示，在加热炉11的温度变成100℃以下的时刻将组件100b从加热炉11中取出，如虚线箭头11a所示，急速冷却组件100b。由于在100℃下能够抑制热应变的导入，所以能够进行急速冷却。
此处，急速冷却是指使加热炉11内的温度迅速（比0.5℃/min快的速度梯度）下降。例如，将加热炉11向大气开放，导入室温的大气，由此能够降低加热炉11内的温度。
另外，通过急速冷却能够缩短从加热炉11取出组件100b的处理时间，提高生产性，能够降低制造成本。
接着，如图6所示，在组件100b上盖上外壳（case）13，在外壳13内例如填充凝胶14作为保护材料，使外部导出端子9从外壳13上露出，于是作为功率模块的半导体器件100制作完成。该半导体器件100是使用本发明的制造方法而制作的半导体器件。
将用添加Ni的铝形成的金属丝10超声波键合在用铝硅（Al-Si）膜形成的表面电极7，然后，使热时效处理温度在300℃以下200℃以上，使冷却速度在1℃/min以下，由此防止向金属丝10与表面电极7的接合部10a导入热应变。其结果是，能够使在功率循环试验中故障循环数（发生故障之前的循环数）为三万以上。该故障循环数（三万次）是作为一个目标而设定的次数。
前述的热时效处理温度超过300℃时，将半导体芯片5固定在带导电图案绝缘基板3上的例如高温焊锡等接合材料8和将带导电图案绝缘基板3固定在散热底板1上的例如高温焊锡等接合材料2软化（或者熔化），因此并不优选。另外，未满200℃时，键合时的加工应变在热时效处理中未被充分除去，因此并不优选。其结果是，热时效处理温度优选在200℃～300℃的范围。更优选200℃～250℃。
另外，在热时效处理后的冷却中，冷却速度超过1℃/min的冷却中导入热应变，而硬度增大，在功率循环试验中无法达到作为目标的三万次以上的故障循环数。因此，将冷却速度设定在1℃/min以下，更优选0.5℃/min以下。该逐渐冷却也可以在炉冷中进行。
在前述的热时效处理的过程中，根据加热保持后的冷却速度，在接合部10a再次产生由半导体芯片5与金属丝10的线膨胀系数之差引起的应力（热应变）。因此，需要如前所述来控制冷却速度。
图7是表示以金属丝单体（无热处理）的硬度作为基准100，接合部10a的硬度变化的图。
这是表示键合后的热时效处理的有无和由冷却速度引起的金属丝10与表面电极7的接合部10a的硬度变化的图。
图8是表示组件100b的冷却曲线的图，该图（a）是冷却速度为300℃/min时的图，该图（b）是冷却速度为0.5℃/min时的图。该图（a）在热时效处理后（加热保持后）在加热炉11外强制地冷却了组件100b。该图（b）在热时效处理后在加热炉11内冷却了组件100b。
根据图7，在热时效处理温度为200℃的情况下，键合后的金属丝10与表面电极7以及金属丝10与导电图案4b的接合部10a，因导入加工应变硬度与金属丝单体相比大约变高20%（变化率100→121）。通过对其进行热时效处理而发现硬度下降，并且使冷却速度为0.5℃/min时，与未键合的金属丝单体的硬度大体相等几乎没有硬度变化（变化率100→104）。另外，该冷却速度超过1℃/min时，产生热应变并且硬度增大，因此将冷却速度设定为1℃/min以下。
另外，在冷却速度为300℃/min时产生热应变，因此与金属丝单体相比硬度变高14%（变化率100→114）。
另外，在使热时效处理温度为250℃的情况下，使冷却速度为0.5℃/min时，与未键合的金属丝单体的硬度大体相等（变化率100→98）。此外，虽然未图示，但是在使热时效处理温度上升至300℃的情况下，也与未键合的金属丝单体的硬度大体相等。但是，使热时效处理温度上升至超过300℃时，如前所述接合材料2、8软化，因此并不优选。
图9是表示功率循环试验的检验实验结果的图。功率循环试验条件为：最低接合部温度（Tj（min））＝25℃、最高接合部温度（Tj（max））＝175℃、开启（导通）期间＝1sec、关闭期间＝9sec。表示以未进行热时效处理的现有技术的样品的故障循环数为基准100，并且在热时效处理后进行了炉冷（冷却速度为0.5℃/min）和急速冷却（300℃/min）的样品的故障循环数的变化率（故障变化率）。
在使热时效处理温度为200℃的情况下，使冷却速度为0.5℃/min时，相对于现有技术的样品的故障变化率提高46%（故障变化率100→146），故障循环数能够达到目标的三万次。另外，虽然未图示，但在使冷却速度为1℃/min的情况下，故障循环数也能达到目标的三万次。另外，冷却速度为300℃/min时，故障变化率变高15%（故障变化率100→115），故障循环数无法达到目标的三万次。
另外，在使热时效处理温度为250℃的情况下，使冷却速度为0.5℃/min时，相对于现有技术的样品的故障变化率提高43%（故障变化率100→143），故障循环数能够达到目标的三万次。另外，热时效处理温度在200℃和250℃时故障变化率是146和143大体相等。
根据该检验结果能够确认，因热时效处理和逐渐冷却，故障之前的循环数（故障循环数）增加，引起功率循环容量的提高。另外还能够确认，在冷却速度为1℃/min的情况下，能够达到目标的故障循环数。进而还能够确认，根据冷却速度0.5℃/min，功率循环容量进一步提高。
此外，在前述的检验实验中使用了添加有微量的Ni的铝金属丝，但是使用无添加物的纯铝金属丝也能得到同样的效果。
归纳概括以上的内容，在作为金属丝母材使用添加有微量的Ni的铝金属丝、并且作为表面电极7使用添加有微量的Si的铝膜的情况下，使热时效处理温度为200℃～300℃、冷却速度为1℃/min以下，由此故障循环数能够达到目标的三万次。

Claims (2)

1.一种半导体器件的制造方法，是在半导体芯片的表面电极上键合有金属丝的半导体器件的制造方法，
所述表面电极的原材料是添加有0.5质量％～3质量％的Si元素的铝，
所述金属丝的原材料是添加有0.03质量％以下的Ni元素的铝或者纯铝，
所述半导体器件的制造方法的特征在于，包括：
将所述金属丝键合在所述表面电极上后，将所述金属丝和所述表面电极保持在200℃以上、300℃以下的高温的工序；和
按照1℃/min以下的冷却速度逐渐冷却所述金属丝的工序。
2.如权利要求1所述的半导体器件的制造方法，其特征在于：
所述冷却速度是0.5℃/min以下。
CN201210210563.4A 2011-06-23 2012-06-20 半导体器件的制造方法 Active CN102842516B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-139018 2011-06-23
JP2011139018A JP5790196B2 (ja) 2011-06-23 2011-06-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN102842516A CN102842516A (zh) 2012-12-26
CN102842516B true CN102842516B (zh) 2015-04-08

Family

ID=47369757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210210563.4A Active CN102842516B (zh) 2011-06-23 2012-06-20 半导体器件的制造方法

Country Status (2)

Country Link
JP (1) JP5790196B2 (zh)
CN (1) CN102842516B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5978589B2 (ja) * 2011-10-18 2016-08-24 富士電機株式会社 パワー半導体装置の製造方法
CN103794578A (zh) * 2014-01-24 2014-05-14 嘉兴斯达微电子有限公司 一种高频大功率碳化硅mosfet模块
EP3890010A1 (en) * 2020-04-02 2021-10-06 Mitsubishi Electric R & D Centre Europe B.V. Method and device for increasing the reliability of a power module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2865973B2 (ja) * 1993-05-11 1999-03-08 株式会社カイジョー ワイヤループ変形防止ワイヤボンディング装置
CN101800182A (zh) * 2009-02-06 2010-08-11 株式会社瑞萨科技 用于制造半导体器件和接线键合器的方法
CN101933139A (zh) * 2007-12-20 2010-12-29 爱信艾达株式会社 半导体装置及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63293933A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd ワイヤボンディング方法およびワイヤボンディング装置
JPH07135234A (ja) * 1993-11-09 1995-05-23 Hitachi Ltd パワー半導体モジュール
JP3055511B2 (ja) * 1997-12-02 2000-06-26 日本電気株式会社 半導体装置の製造方法
JPH11330134A (ja) * 1998-05-12 1999-11-30 Hitachi Ltd ワイヤボンディング方法およびその装置並びに半導体装置
JP2001110840A (ja) * 1999-10-13 2001-04-20 Sony Corp ワイヤボンド装置及び方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2865973B2 (ja) * 1993-05-11 1999-03-08 株式会社カイジョー ワイヤループ変形防止ワイヤボンディング装置
CN101933139A (zh) * 2007-12-20 2010-12-29 爱信艾达株式会社 半导体装置及其制造方法
CN101800182A (zh) * 2009-02-06 2010-08-11 株式会社瑞萨科技 用于制造半导体器件和接线键合器的方法

Also Published As

Publication number Publication date
JP5790196B2 (ja) 2015-10-07
JP2013008758A (ja) 2013-01-10
CN102842516A (zh) 2012-12-26

Similar Documents

Publication Publication Date Title
US9818716B2 (en) Power module
CN105706236B (zh) 电极端子、电力用半导体装置以及电力用半导体装置的制造方法
US20170338190A1 (en) Power module
US20150380368A1 (en) Semiconductor device and method for manufacturing the semiconductor device
CN102437138B (zh) 半导体装置
CN1812083A (zh) 半导体器件及其制造方法
CN105720046A (zh) 半导体模块以及半导体装置
US10615131B2 (en) Semiconductor device with high quality and reliability wiring connection, and method for manufacturing the same
CN102593081A (zh) 包括散热器的半导体器件
WO2011040313A1 (ja) 半導体モジュールおよびその製造方法
JP2003163315A (ja) モジュール
US20110186999A1 (en) Semiconductor device and method for manufacturing the same
CN102842516B (zh) 半导体器件的制造方法
Nishimura et al. Development of ultrasonic welding for IGBT module structure
WO2017037837A1 (ja) 半導体装置およびパワーエレクトロニクス装置
JP2015023226A (ja) ワイドギャップ半導体装置
JP5978589B2 (ja) パワー半導体装置の製造方法
WO2013058020A1 (ja) 半導体装置および半導体装置製造方法
JP2009088330A (ja) 半導体モジュール
JP2011061105A (ja) 接続構造、パワーモジュール及びその製造方法
JP2021097113A (ja) 半導体装置
CN105428264A (zh) 半导体装置的制造方法
WO2024058211A1 (ja) 銅ボンディングワイヤ、銅ボンディングワイヤの製造方法及び半導体装置
JP6090721B2 (ja) パワー半導体用アルミニウムワイヤ及び該アルミニウムワイヤを用いた半導体装置、並びに該アルミニウムワイヤの探索方法
WO2022163695A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant